JPH07147219A - パターンの形成方法 - Google Patents
パターンの形成方法Info
- Publication number
- JPH07147219A JPH07147219A JP5293565A JP29356593A JPH07147219A JP H07147219 A JPH07147219 A JP H07147219A JP 5293565 A JP5293565 A JP 5293565A JP 29356593 A JP29356593 A JP 29356593A JP H07147219 A JPH07147219 A JP H07147219A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- exposure
- patterns
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ポジ型およびネガ型レジストのいずれをも用
いることができ、レジストの解像限界より微細なパター
ンを形成することができるようにする。 【構成】 所定のマスクパターンを用いて基板上のフォ
トレジストを複数回露光してフォトレジストパターンを
形成する方法において、複数の露光パターンによりフォ
トレジストを露光してフォトレジストパターンを形成し
た後、プラズマアッシングを用いてこのフォトレジスト
パターンを微細化するという工程をとる。
いることができ、レジストの解像限界より微細なパター
ンを形成することができるようにする。 【構成】 所定のマスクパターンを用いて基板上のフォ
トレジストを複数回露光してフォトレジストパターンを
形成する方法において、複数の露光パターンによりフォ
トレジストを露光してフォトレジストパターンを形成し
た後、プラズマアッシングを用いてこのフォトレジスト
パターンを微細化するという工程をとる。
Description
【０００１】
【産業上の利用分野】本発明は、超大集積回路（ＵＬＳ
Ｉ）の微細配線の形成等に適用して好適なパターンの形
成方法に係わる。
Ｉ）の微細配線の形成等に適用して好適なパターンの形
成方法に係わる。
【０００２】
【従来の技術】配線の微細化はＵＬＳＩの製造方法にお
いて重要な技術である。従来は基本的にリソグラフィの
解像限界で配線の線幅及び間隔の微細化レベルが決定さ
れていた。即ち、露光装置の解像限界に律速され、解像
限界以上の微細配線の形成は不可能であった。
いて重要な技術である。従来は基本的にリソグラフィの
解像限界で配線の線幅及び間隔の微細化レベルが決定さ
れていた。即ち、露光装置の解像限界に律速され、解像
限界以上の微細配線の形成は不可能であった。
【０００３】これを解決するために、特開昭６０−１８
６０１７号公報では、複数のレチクルを用いて同一のレ
ジストに各レチクルの像を多重露光してから現像する微
細パターンの形成方法が提案されている。
６０１７号公報では、複数のレチクルを用いて同一のレ
ジストに各レチクルの像を多重露光してから現像する微
細パターンの形成方法が提案されている。
【０００４】また、特開昭６３−５８８２５号公報で
は、露光マスクのパターンの間隔が最小解像線幅以下の
パターンを形成する場合、露光マスクのパターンの間隔
が最小解像線幅より大となる複数のパターンの組に分割
して露光する方法が記載されている。
は、露光マスクのパターンの間隔が最小解像線幅以下の
パターンを形成する場合、露光マスクのパターンの間隔
が最小解像線幅より大となる複数のパターンの組に分割
して露光する方法が記載されている。
【０００５】しかし、特開昭６０−１８６０１７号に開
示された技術は多重露光のみによって微細パターンを形
成するため、実際のレジストパターン形成の微細化に限
界がある。またその制御性がばらつくという問題があ
る。
示された技術は多重露光のみによって微細パターンを形
成するため、実際のレジストパターン形成の微細化に限
界がある。またその制御性がばらつくという問題があ
る。
【０００６】さらに、ポジ型レジストを用いる場合、解
像限界以下の間隔で複数のパターンを集積化して形成す
ることができない。
像限界以下の間隔で複数のパターンを集積化して形成す
ることができない。
【０００７】一方、特開昭６３−５８８２５号に開示さ
れた技術は露光パターンの間隔が最小解像線幅より小で
あるパターンの形成には有効であるが、パターン自体を
露光装置の最小解像線幅以下にするものではない。
れた技術は露光パターンの間隔が最小解像線幅より小で
あるパターンの形成には有効であるが、パターン自体を
露光装置の最小解像線幅以下にするものではない。
【０００８】
【発明が解決しようとする課題】本発明は、ポジ型およ
びネガ型レジストのいずれをも用いることができ、レジ
ストの解像限界より微細なパターンを形成することがで
きるようにする。
びネガ型レジストのいずれをも用いることができ、レジ
ストの解像限界より微細なパターンを形成することがで
きるようにする。
【０００９】
【課題を解決するための手段】第１の本発明方法は、所
定のマスクパターンを用いて基体上のフォトレジストを
複数回露光してフォトレジストパターンを形成する方法
において、複数の露光パターンによりフォトレジストを
露光してフォトレジストパターンを形成した後、プラズ
マアッシングを用いてこのフォトレジストパターンを微
細化するという工程をとる。
定のマスクパターンを用いて基体上のフォトレジストを
複数回露光してフォトレジストパターンを形成する方法
において、複数の露光パターンによりフォトレジストを
露光してフォトレジストパターンを形成した後、プラズ
マアッシングを用いてこのフォトレジストパターンを微
細化するという工程をとる。
【００１０】第２の本発明方法は、上述の第１の本発明
方法において、そのフォトレジストパターンの隣合うパ
ターンの線幅または隣合うパターンの間隔が複数の露光
パターンの最小線幅または最小間隔以下とする。
方法において、そのフォトレジストパターンの隣合うパ
ターンの線幅または隣合うパターンの間隔が複数の露光
パターンの最小線幅または最小間隔以下とする。
【００１１】第３の本発明方法は、上述の第１の本発明
方法において、複数の露光パターンが重ならない配置と
する。
方法において、複数の露光パターンが重ならない配置と
する。
【００１２】第４の本発明方法は、上述の第１の本発明
方法において、複数の露光パターンが一部分重なる配置
とする。
方法において、複数の露光パターンが一部分重なる配置
とする。
【００１３】第５の本発明方法は、上述の第１の本発明
方法いおいて、フォトレジストを露光してフォトレジス
トパターンを形成するにして、複数回の露光量の総和に
よってフォトレジストパターンを形成するように各回の
露光強度を閾値レベルより低く選ぶ方法を採る。
方法いおいて、フォトレジストを露光してフォトレジス
トパターンを形成するにして、複数回の露光量の総和に
よってフォトレジストパターンを形成するように各回の
露光強度を閾値レベルより低く選ぶ方法を採る。
【００１４】第６の本発明方法は、上述の第５の本発明
方法において、フォトレジストパターンの隣合うパター
ンの線幅または隣合うパターンの間隔を複数の露光パタ
ーンの最小線幅または最小間隔以下とする。
方法において、フォトレジストパターンの隣合うパター
ンの線幅または隣合うパターンの間隔を複数の露光パタ
ーンの最小線幅または最小間隔以下とする。
【００１５】第７の本発明方法は、上述の第５および第
６の本発明方法において、複数の露光パターンが一部分
重なる配置とする方法を採る。
６の本発明方法において、複数の露光パターンが一部分
重なる配置とする方法を採る。
【００１６】
【作用】本発明方法では、フォトレジストパターン形成
後プラズマアッシングにより微細化を行うので、微細化
が容易なだけでなく、フォトレジストパターン形成時の
パターンサイズが設計値どうりでない場合でもプラズマ
アッシングにより所望のサイズにコントロールできる。
後プラズマアッシングにより微細化を行うので、微細化
が容易なだけでなく、フォトレジストパターン形成時の
パターンサイズが設計値どうりでない場合でもプラズマ
アッシングにより所望のサイズにコントロールできる。
【００１７】さらに、本発明方法によれば、光強度を調
節して露光することによりポジ型レジストを用いること
ができる。
節して露光することによりポジ型レジストを用いること
ができる。
【００１８】
【実施例】本発明方法の基本的方法は、複数の露光パタ
ーンによりフォトレジストを露光してフォトレジストパ
ターンを形成した後、プラズマアッシングを用いてこの
フォトレジストパターンを微細化するというものであ
る。
ーンによりフォトレジストを露光してフォトレジストパ
ターンを形成した後、プラズマアッシングを用いてこの
フォトレジストパターンを微細化するというものであ
る。
【００１９】本発明の実施例を図面を参照して説明す
る。図１〜図３を参照して本発明方法の一実施例を説明
する。０．３５μｍのラインアンドスペースのパターン
を形成できるエキシマレーザーＫｒＦ（２４８ｎｍ）の
通常のリソグラフィ技術（Ｎ．Ａ．＝０．４５の場合）
を用いてフォトレジストパターンを形成する場合につい
て説明する。
る。図１〜図３を参照して本発明方法の一実施例を説明
する。０．３５μｍのラインアンドスペースのパターン
を形成できるエキシマレーザーＫｒＦ（２４８ｎｍ）の
通常のリソグラフィ技術（Ｎ．Ａ．＝０．４５の場合）
を用いてフォトレジストパターンを形成する場合につい
て説明する。
【００２０】実施例１ 先ず、図１（ｃ）に示すように、基体１上にネガ型フォ
トレジスト２を塗布形成し、これを図１（ａ）に示すよ
うに、第１のマスクＭ1 を介してエキシマレーザ用いて
第１の露光を行って、互いに間隔Ｄ1 が０．４５μｍ離
間した幅Ｗ1 が０．３５μｍの第１の露光部Ｅ1A, Ｅ1B
・・・を形成する。
トレジスト２を塗布形成し、これを図１（ａ）に示すよ
うに、第１のマスクＭ1 を介してエキシマレーザ用いて
第１の露光を行って、互いに間隔Ｄ1 が０．４５μｍ離
間した幅Ｗ1 が０．３５μｍの第１の露光部Ｅ1A, Ｅ1B
・・・を形成する。
【００２１】次に、図１（ｂ）に示すように、第１のマ
スクＭ1 を上述の第１の露光位置を基準点Ｐとし、これ
から距離Ｌ＝０．４μｍずらし、これを第２のマスクＭ
2 とする。このとき距離Ｌは、両マスクＭ1 およびＭ2
が位置的に重なり合わないように選定する。そして、こ
のマスクＭ2 を介して同様のエキシマレーザによって第
２の露光を行って先に形成した第１の露光部Ｅ1A, Ｅ
1B ・・・間に第２の露光部Ｅ2A，Ｅ2B・・・を形成す
る。
スクＭ1 を上述の第１の露光位置を基準点Ｐとし、これ
から距離Ｌ＝０．４μｍずらし、これを第２のマスクＭ
2 とする。このとき距離Ｌは、両マスクＭ1 およびＭ2
が位置的に重なり合わないように選定する。そして、こ
のマスクＭ2 を介して同様のエキシマレーザによって第
２の露光を行って先に形成した第１の露光部Ｅ1A, Ｅ
1B ・・・間に第２の露光部Ｅ2A，Ｅ2B・・・を形成す
る。
【００２２】図では説明を簡単にするためにマスクＭ1
（マスクＭ2 ）と、これによる各露光パターンＥ
（Ｅ1A, Ｅ2B ・・・，Ｅ2A，Ｅ2B・・・）１：１のも
のを示したが、縮小投影露光装置等によって任意に縮小
することができることは言うまでもない。
（マスクＭ2 ）と、これによる各露光パターンＥ
（Ｅ1A, Ｅ2B ・・・，Ｅ2A，Ｅ2B・・・）１：１のも
のを示したが、縮小投影露光装置等によって任意に縮小
することができることは言うまでもない。
【００２３】その後、フォトレジスト２を現像して、図
２に示すように、フォトレジストパターン３を得る。こ
のフォトレジストパターン３は、そのフォトレジスト部
の幅Ｗp ＝０．３５μｍで、隣合うフォトレジスト部と
の間隔Ｄp ＝０．０５μｍとなっている。これを酸素プ
ラズマ中にさらしてフォトレジスト部の幅ＷpS＝．２μ
ｍになるように片側０．０７５μｍずつアッシングを行
う。
２に示すように、フォトレジストパターン３を得る。こ
のフォトレジストパターン３は、そのフォトレジスト部
の幅Ｗp ＝０．３５μｍで、隣合うフォトレジスト部と
の間隔Ｄp ＝０．０５μｍとなっている。これを酸素プ
ラズマ中にさらしてフォトレジスト部の幅ＷpS＝．２μ
ｍになるように片側０．０７５μｍずつアッシングを行
う。
【００２４】酸素プラズマアッシングは例えば次の条件
で行うことができる。 装置：平行平板型プラズマエッチチャー 電極温度：５５℃ 使用ガス：Ｏ2 ガス ２０ＳＣＣＭ 圧力：２７Ｐａ ＲＦ( 高周波) パワー：１００Ｗ
で行うことができる。 装置：平行平板型プラズマエッチチャー 電極温度：５５℃ 使用ガス：Ｏ2 ガス ２０ＳＣＣＭ 圧力：２７Ｐａ ＲＦ( 高周波) パワー：１００Ｗ
【００２５】この結果、フォトレジスト部の間隔が広が
ってその間隔ＤpSは０．２μｍなり、図３に示すように
０．２μｍのラインアンドスペースの最終フォトレジス
トパターン４を形成できる。
ってその間隔ＤpSは０．２μｍなり、図３に示すように
０．２μｍのラインアンドスペースの最終フォトレジス
トパターン４を形成できる。
【００２６】そして、このように酸素プラズマアッシン
グを行う場合、そのエッチング量の選定は、容易かつ正
確に行うことができる。
グを行う場合、そのエッチング量の選定は、容易かつ正
確に行うことができる。
【００２７】そして、このようにして形成した最終フォ
トレジストパターン４をマスクとしてこれの下に予め例
えば金属層（図示せず）を形成しておき、この金属層を
エッチングすれば、０．２μｍのラインアンドスペース
の金属配線を形成することができる。
トレジストパターン４をマスクとしてこれの下に予め例
えば金属層（図示せず）を形成しておき、この金属層を
エッチングすれば、０．２μｍのラインアンドスペース
の金属配線を形成することができる。
【００２８】尚、上述した最終フォトレジストパターン
４は、金属配線の形成を行う場合のエッチングマスクと
した場合であるが、他の例えばコンタクトホールを形成
するに際してのエッチングマスクとして用いる場合に適
用することもできる。
４は、金属配線の形成を行う場合のエッチングマスクと
した場合であるが、他の例えばコンタクトホールを形成
するに際してのエッチングマスクとして用いる場合に適
用することもできる。
【００２９】また、上述した実施例では、図２で示す露
光、現像後のフォトレジストパターン３が所望の形状に
形成できた場合であるが、フォトレジストパターン３の
間隔Ｄp がかなり小である場合、図４に示すようにフォ
トレジスト部間の微細な間隔にフォトレジストが残るパ
ターン５となることもある。しかしながら、この場合で
も、本発明方法ではプラズマアッシングを施す工程を経
ることから所望の最終フォトレジストパターン４を形成
することができる。
光、現像後のフォトレジストパターン３が所望の形状に
形成できた場合であるが、フォトレジストパターン３の
間隔Ｄp がかなり小である場合、図４に示すようにフォ
トレジスト部間の微細な間隔にフォトレジストが残るパ
ターン５となることもある。しかしながら、この場合で
も、本発明方法ではプラズマアッシングを施す工程を経
ることから所望の最終フォトレジストパターン４を形成
することができる。
【００３０】次に、本発明をポジ型フォトレジストを用
いる場合の一実施例を図５〜図８を参照して説明する。
この実施例においても、第１および第２の露光処理をお
こなうものであるが、この場合これら露光によるパター
ンが一部重なるようにし、他部においては、現像の閾値
以下となるように選定する。
いる場合の一実施例を図５〜図８を参照して説明する。
この実施例においても、第１および第２の露光処理をお
こなうものであるが、この場合これら露光によるパター
ンが一部重なるようにし、他部においては、現像の閾値
以下となるように選定する。
【００３１】実施例２ この場合においても、図５に示すように、基体１上にポ
ジ型フォトレジスト６を塗布する。そしてこのフォトレ
ジスト６に対し、図５（ａ）で示すように、第１のマス
クＭ1 を介して第１の露光を行う。この第１のマスクＭ
1 は間隔Ｄ1 ＝０．４５μｍをもって離間した幅Ｗ1 ＝
０．３５μｍの遮光部を有する。図５（ｃ）は、図５
（ｄ）で示すフォトレジスト６上における各位置に対応
させた相対光強度を示し、図５（ｄ）に示すように、第
１のマスクＭ1 によるフォトレジスト６上の露光領域Ｅ
1A ,Ｅ1B, ・・・に対して所定の露光強度で、すなわち
例えば図５（ｃ）中破線で示す通常の現像に必要とする
露光強度の１／２の露光強度ａ1 で露光する。つまり、
この露光強度は、この露光のみではその後に現像を行っ
ても、この露光部を現像除去できない程度、すなわち現
像による除去の閾値以下の強度とする。
ジ型フォトレジスト６を塗布する。そしてこのフォトレ
ジスト６に対し、図５（ａ）で示すように、第１のマス
クＭ1 を介して第１の露光を行う。この第１のマスクＭ
1 は間隔Ｄ1 ＝０．４５μｍをもって離間した幅Ｗ1 ＝
０．３５μｍの遮光部を有する。図５（ｃ）は、図５
（ｄ）で示すフォトレジスト６上における各位置に対応
させた相対光強度を示し、図５（ｄ）に示すように、第
１のマスクＭ1 によるフォトレジスト６上の露光領域Ｅ
1A ,Ｅ1B, ・・・に対して所定の露光強度で、すなわち
例えば図５（ｃ）中破線で示す通常の現像に必要とする
露光強度の１／２の露光強度ａ1 で露光する。つまり、
この露光強度は、この露光のみではその後に現像を行っ
ても、この露光部を現像除去できない程度、すなわち現
像による除去の閾値以下の強度とする。
【００３２】そして、次に、図５（ｂ）で示すように、
例えばこの第１のマスクＭ1 の露光位置を基準点Ｐと
し、この基準点Ｐから第１のマスクＭ1 を例えば距離Ｌ
＝０．４μｍずらして第２のマスクＭ2 とする。このと
き距離Ｌは、両マスクＭ1 およびＭ2 が位置的に重なり
合わないように選定する。そして、この第２のマスクＭ
2 を用いて第２の露光を、例えば第１の露光時と同様に
例えば通常の１／２の強度として図５（ｃ）中鎖線で示
す露光強度ａ2 をもって行い、露光領域Ｅ2A, Ｅ 2B・・
・を形成する。
例えばこの第１のマスクＭ1 の露光位置を基準点Ｐと
し、この基準点Ｐから第１のマスクＭ1 を例えば距離Ｌ
＝０．４μｍずらして第２のマスクＭ2 とする。このと
き距離Ｌは、両マスクＭ1 およびＭ2 が位置的に重なり
合わないように選定する。そして、この第２のマスクＭ
2 を用いて第２の露光を、例えば第１の露光時と同様に
例えば通常の１／２の強度として図５（ｃ）中鎖線で示
す露光強度ａ2 をもって行い、露光領域Ｅ2A, Ｅ 2B・・
・を形成する。
【００３３】この第１および第２の２回の露光の結果、
第１および第２のマスクＭ1 およびＭ2 による露光が重
なる領域ＥAA, ＥAB, ＥBB・・・では相対光強度がこれ
ら露光の総和による図５（ｃ）の実線波形で示す通常の
露光レベルｃ程度となり、それ以外の部分では１／２の
光強度となる。
第１および第２のマスクＭ1 およびＭ2 による露光が重
なる領域ＥAA, ＥAB, ＥBB・・・では相対光強度がこれ
ら露光の総和による図５（ｃ）の実線波形で示す通常の
露光レベルｃ程度となり、それ以外の部分では１／２の
光強度となる。
【００３４】尚、この場合においても説明を簡単にする
ためにマスクＭ1 と露光領域を１：１の関係で示した
が、前述したと同様に、縮小投影露光装置等によって任
意に縮小することができることは言うまでもない。
ためにマスクＭ1 と露光領域を１：１の関係で示した
が、前述したと同様に、縮小投影露光装置等によって任
意に縮小することができることは言うまでもない。
【００３５】これら第１および第２の露光の後、露光強
度が通常レベルｃの露光による部分のみが除去され、相
対光強度が１／２以下の露光強度での露光領域のみが残
される条件でフォトレジスト６の現像を行う。このよう
にすると図６に示すように露光が通常の露光強度にすな
わち充分な露光がなされた領域ＥAA, ＥAB, ＥBB・・・
が除去され、領域Ｅ1A ,Ｅ1B, ・・・およびＥ2A, Ｅ2B
・・・のみによるフォトレジストパターン７が形成され
る。
度が通常レベルｃの露光による部分のみが除去され、相
対光強度が１／２以下の露光強度での露光領域のみが残
される条件でフォトレジスト６の現像を行う。このよう
にすると図６に示すように露光が通常の露光強度にすな
わち充分な露光がなされた領域ＥAA, ＥAB, ＥBB・・・
が除去され、領域Ｅ1A ,Ｅ1B, ・・・およびＥ2A, Ｅ2B
・・・のみによるフォトレジストパターン７が形成され
る。
【００３６】このパターン７は、フォトレジストの幅が
０．３５μｍで隣合うフォトレジストパターンとの間隔
が０．０５μｍとなっている。これを酸素プラズマ中に
さらしてフォトレジストの幅ＷpS＝０．２μｍになるよ
うに片側０．０７５μｍづつプラズマアッシングする。
０．３５μｍで隣合うフォトレジストパターンとの間隔
が０．０５μｍとなっている。これを酸素プラズマ中に
さらしてフォトレジストの幅ＷpS＝０．２μｍになるよ
うに片側０．０７５μｍづつプラズマアッシングする。
【００３７】この場合の酸素プラズマアッシング条件
は、前述の実施例と同様でよい。この結果、フォトレジ
ストの間隔が０．２μｍに広がり、図７に示すように
０．２μｍのラインアンドスペースの最終フォトレジス
トパターン８を形成できる。
は、前述の実施例と同様でよい。この結果、フォトレジ
ストの間隔が０．２μｍに広がり、図７に示すように
０．２μｍのラインアンドスペースの最終フォトレジス
トパターン８を形成できる。
【００３８】このフォトレジストパターン８をマスクと
して、予め例えばこれの下に形成しておいた下地の金属
層（図示せず）をエッチングすれば０．２μｍのライン
アンドスペースの金属配線を形成することができる。
して、予め例えばこれの下に形成しておいた下地の金属
層（図示せず）をエッチングすれば０．２μｍのライン
アンドスペースの金属配線を形成することができる。
【００３９】この場合においても、この最終フォトレジ
ストパターン８をコンタクトホールの形成に使うことも
可能である。
ストパターン８をコンタクトホールの形成に使うことも
可能である。
【００４０】また、この実施例の場合にも、図８に示す
ように微細な間隔にレジストが残ったパターン９のよう
になることがあるが、この場合においてもプラズマアッ
シングによって所望の最終レジストパターン８を形成す
ることが可能である。
ように微細な間隔にレジストが残ったパターン９のよう
になることがあるが、この場合においてもプラズマアッ
シングによって所望の最終レジストパターン８を形成す
ることが可能である。
【００４１】そして、上述した本発明方法において、露
光、現像処理で形成したフォトレジストパターン３およ
び７の各パターンの幅ＷpSおよび間隔ＤpS を、フォト
リソグラフィの解像限界で決まる最小の幅および間隔に
選定することによって最終フォトレジストパターン４お
よび８をより微細化することができる。
光、現像処理で形成したフォトレジストパターン３およ
び７の各パターンの幅ＷpSおよび間隔ＤpS を、フォト
リソグラフィの解像限界で決まる最小の幅および間隔に
選定することによって最終フォトレジストパターン４お
よび８をより微細化することができる。
【００４２】
【発明の効果】上述したように本発明によれば、リソグ
ラフィの解像限界より微細なパターンを形成することが
できるので、これによって微細な配線形成や微細なコン
タクトホールの形成をすることができ、ＵＬＳＩの高集
積化と性能向上が可能となる。
ラフィの解像限界より微細なパターンを形成することが
できるので、これによって微細な配線形成や微細なコン
タクトホールの形成をすることができ、ＵＬＳＩの高集
積化と性能向上が可能となる。
【００４３】また、フォトレジストパターン形成後にプ
ラズマアッシングによりその微細化を行うので、微細化
が容易なだけでなく、フォトレジストパターン形成時の
パターンサイズが設計値どうりでない場合でもプラズマ
アッシングにより所望のサイズにコントロールできる。
ラズマアッシングによりその微細化を行うので、微細化
が容易なだけでなく、フォトレジストパターン形成時の
パターンサイズが設計値どうりでない場合でもプラズマ
アッシングにより所望のサイズにコントロールできる。
【００４４】また、本発明方法によれば、光強度を調節
して露光することによりポジ型レジストを用いることが
できる。
して露光することによりポジ型レジストを用いることが
できる。
【００４５】また、本発明方法の実施においては、なん
ら特別な技術や装置を必要としないものであり、既存の
通常の技術と装置を用いて行うことができという実用上
の利益がある。
ら特別な技術や装置を必要としないものであり、既存の
通常の技術と装置を用いて行うことができという実用上
の利益がある。
【図１】本発明方法の一実施例の露光工程の説明図であ
る。（ａ）は、第１の露光工程での第１のマスクの配置
図である。（ｂ）は、第２の露光工程での第２のマスク
の配置図である。（ｃ）は、フォトレジストの露光状態
を示す図である。
る。（ａ）は、第１の露光工程での第１のマスクの配置
図である。（ｂ）は、第２の露光工程での第２のマスク
の配置図である。（ｃ）は、フォトレジストの露光状態
を示す図である。
【図２】本発明方法の一実施例のフォトレジストの現像
後のパターンを示す図である。
後のパターンを示す図である。
【図３】本発明方法の一実施例の最終フォトレジストパ
ターンを示す図である。
ターンを示す図である。
【図４】本発明方法の一実施例のフォトレジストの現像
後のパターンを示す図である。
後のパターンを示す図である。
【図５】本発明方法の他の一実施例の露光工程の説明図
である。（ａ）は、第１の露光工程での第１のマスクの
配置図である。（ｂ）は、第２の露光工程での第２のマ
スクの配置図である。（ｃ）は、第１および第２の露光
工程の露光強度を示す図である。（ｄ）は、フォトレジ
ストの露光状態を示す図である。
である。（ａ）は、第１の露光工程での第１のマスクの
配置図である。（ｂ）は、第２の露光工程での第２のマ
スクの配置図である。（ｃ）は、第１および第２の露光
工程の露光強度を示す図である。（ｄ）は、フォトレジ
ストの露光状態を示す図である。
【図６】本発明方法の他の一実施例のフォトレジストの
現像後のパターンを示す図である。
現像後のパターンを示す図である。
【図７】本発明方法の他の一実施例の最終フォトレジス
トパターンを示す図である。
トパターンを示す図である。
【図８】本発明方法の他の一実施例のフォトレジストの
現像後のパターンを示す図である。
現像後のパターンを示す図である。
１ 基板 ２，６ フォトレジスト ３，７ フォトレジストパターン ４，８ 最終のフォトレジストパターン Ｍ1 ，Ｍ2 マスク
Claims (7)
- 【請求項１】 所定のマスクパターンを用いて基体上の
フォトレジストを複数回露光してフォトレジストパター
ンを形成する方法において、 複数の露光パターンにより上記フォトレジストを露光し
てフォトレジストパターンを形成した後、プラズマアッ
シングを用いて上記フォトレジストパターンを微細化す
ることを特徴とするパターンの形成方法。 - 【請求項２】 上記フォトレジストパターンの隣合うパ
ターンの線幅または隣合うパターンの間隔が上記複数の
露光パターンの最小線幅または最小間隔以下としたこと
を特徴とする請求項１に記載のパターンの形成方法。 - 【請求項３】 上記複数の露光パターンが重ならない配
置としたことを特徴とする請求項１に記載のパターンの
形成方法。 - 【請求項４】 上記複数の露光パターンが一部分重なる
配置としたことを特徴とする請求項１に記載のパターン
の形成方法。 - 【請求項５】 上記フォトレジストを露光してフォトレ
ジストパターンを形成する際、複数回の露光量の総和に
よってフォトレジストパターンを形成するように各回の
露光強度を閾値レベルより低く選ぶことを特徴とする請
求項１に記載のパターンの形成方法。 - 【請求項６】 上記フォトレジストパターンの隣合うパ
ターンの線幅または隣合うパターンの間隔を上記複数の
露光パターンの最小線幅または最小間隔以下としたこと
を特徴とする請求項５に記載のパターン形成方法。 - 【請求項７】 上記複数の露光パターンが一部分重なる
配置としたことを特徴とする請求項５または６に記載の
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293565A JPH07147219A (ja) | 1993-11-24 | 1993-11-24 | パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5293565A JPH07147219A (ja) | 1993-11-24 | 1993-11-24 | パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147219A true JPH07147219A (ja) | 1995-06-06 |
Family
ID=17796397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5293565A Pending JPH07147219A (ja) | 1993-11-24 | 1993-11-24 | パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147219A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008172211A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009004799A (ja) * | 2003-04-24 | 2009-01-08 | Asml Netherlands Bv | リソグラフィ処理方法およびそれにより製造したデバイス |
| JP2009110986A (ja) * | 2007-10-26 | 2009-05-21 | Tokyo Electron Ltd | エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 |
| US7901149B2 (en) | 2006-07-26 | 2011-03-08 | Tokyo Electron Limited | Substrate processing method, program, computer-readable recording medium, and substrate processing system |
| US7977038B2 (en) | 2006-12-21 | 2011-07-12 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon |
| WO2011099221A1 (ja) * | 2010-02-09 | 2011-08-18 | 東京エレクトロン株式会社 | 基板処理方法 |
| US8007968B2 (en) | 2006-07-28 | 2011-08-30 | Tokyo Electron Limited | Substrate processing method, program, computer-readable storage medium and substrate processing system |
| US8023099B2 (en) | 2007-11-29 | 2011-09-20 | Tokyo Electron Limited | Substrate processing system and substrate processing method for double patterning with carrier block, process section, and interface block |
| US8083959B2 (en) | 2006-12-27 | 2011-12-27 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable storage medium |
| US8105738B2 (en) | 2010-04-30 | 2012-01-31 | Tokyo Electron Limited | Developing method |
| US8110325B2 (en) | 2010-02-12 | 2012-02-07 | Tokyo Electron Limited | Substrate treatment method |
| US8367308B2 (en) | 2010-02-12 | 2013-02-05 | Tokyo Electron Limited | Substrate processing method |
-
1993
- 1993-11-24 JP JP5293565A patent/JPH07147219A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004799A (ja) * | 2003-04-24 | 2009-01-08 | Asml Netherlands Bv | リソグラフィ処理方法およびそれにより製造したデバイス |
| US7901149B2 (en) | 2006-07-26 | 2011-03-08 | Tokyo Electron Limited | Substrate processing method, program, computer-readable recording medium, and substrate processing system |
| US8007968B2 (en) | 2006-07-28 | 2011-08-30 | Tokyo Electron Limited | Substrate processing method, program, computer-readable storage medium and substrate processing system |
| US8587763B2 (en) | 2006-12-21 | 2013-11-19 | Tokyo Elctron Limited | Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon |
| US7977038B2 (en) | 2006-12-21 | 2011-07-12 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable recording medium recording program thereon |
| US8083959B2 (en) | 2006-12-27 | 2011-12-27 | Tokyo Electron Limited | Substrate processing method, substrate processing system, and computer-readable storage medium |
| JP2008172211A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| US8198183B2 (en) | 2007-10-26 | 2012-06-12 | Tokyo Electron Limited | Forming method of etching mask, control program and program storage medium |
| JP2009110986A (ja) * | 2007-10-26 | 2009-05-21 | Tokyo Electron Ltd | エッチングマスクの形成方法、制御プログラム及びプログラム記憶媒体 |
| US8023099B2 (en) | 2007-11-29 | 2011-09-20 | Tokyo Electron Limited | Substrate processing system and substrate processing method for double patterning with carrier block, process section, and interface block |
| JP2011165896A (ja) * | 2010-02-09 | 2011-08-25 | Tokyo Electron Ltd | 基板処理方法 |
| WO2011099221A1 (ja) * | 2010-02-09 | 2011-08-18 | 東京エレクトロン株式会社 | 基板処理方法 |
| US8110325B2 (en) | 2010-02-12 | 2012-02-07 | Tokyo Electron Limited | Substrate treatment method |
| US8367308B2 (en) | 2010-02-12 | 2013-02-05 | Tokyo Electron Limited | Substrate processing method |
| US8105738B2 (en) | 2010-04-30 | 2012-01-31 | Tokyo Electron Limited | Developing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2919004B2 (ja) | パターン形成方法 | |
| US20020068243A1 (en) | Method of forming opening in wafer layer | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JPH06289594A (ja) | 放射感知層のパターン化に使用するレチクルおよび放射感知層をパターン化する方法 | |
| JPH08328235A (ja) | フォトマスク及びその製造方法 | |
| JPH07147219A (ja) | パターンの形成方法 | |
| KR100835486B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US7291425B2 (en) | Radiation patterning tools, and methods of forming radiation patterning tools | |
| JP4497259B2 (ja) | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 | |
| US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
| US6680163B2 (en) | Method of forming opening in wafer layer | |
| JP2002323746A (ja) | 位相シフトマスク及び、それを用いたホールパターン形成方法 | |
| JPH06163365A (ja) | 半導体装置の製造方法 | |
| KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| US6620564B2 (en) | Method for patterning semiconductors through adjustment of image peak side lobes | |
| JP2003075983A (ja) | 文字記号部を有する基板とその文字記号部の加工方法 | |
| KR100390963B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20040046702A (ko) | 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법 | |
| KR20020051109A (ko) | 하프톤 마스크의 제조 방법 | |
| KR20020090487A (ko) | 쉐도우 패턴을 갖는 포토 마스크 | |
| KR950000862B1 (ko) | 리소그래피(Lithography) 공정에 의한 미세패턴 형성방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH11251536A (ja) | 半導体装置の製造方法 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 |