JPH06163365A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06163365A JPH06163365A JP4314495A JP31449592A JPH06163365A JP H06163365 A JPH06163365 A JP H06163365A JP 4314495 A JP4314495 A JP 4314495A JP 31449592 A JP31449592 A JP 31449592A JP H06163365 A JPH06163365 A JP H06163365A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist film
- light source
- semiconductor substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70408—Interferometric lithography; Holographic lithography; Self-imaging lithography, e.g. utilizing the Talbot effect
Abstract
(57)【要約】
【目的】半導体基板上のフォトレジスト膜にパターンを
形成する場合、レンズの開口数によって制限されるパタ
ーンの解像度を向上させる。 【構成】同一光源から発した光を複数本に分割し、フォ
トレジスト膜３を塗布した半導体基板１上に異る方向か
ら照射する。これにより、フォトレジスト膜３上に光の
干渉縞を形成し露光を行う。干渉縞のピッチは光源の波
長よりも短くすることができるため、従来より微細な加
工が可能となる。
形成する場合、レンズの開口数によって制限されるパタ
ーンの解像度を向上させる。 【構成】同一光源から発した光を複数本に分割し、フォ
トレジスト膜３を塗布した半導体基板１上に異る方向か
ら照射する。これにより、フォトレジスト膜３上に光の
干渉縞を形成し露光を行う。干渉縞のピッチは光源の波
長よりも短くすることができるため、従来より微細な加
工が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にリソグラフィー工程の露光方法に関する。
関し、特にリソグラフィー工程の露光方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造工程において、
フォトレジスト膜に回路パターンを形成する露光方法で
は、主に縮小投影型露光装置が用いられている。
フォトレジスト膜に回路パターンを形成する露光方法で
は、主に縮小投影型露光装置が用いられている。
【０００３】縮小投影型露光装置は、図３に示すよう
に、光源１１と、クロム膜で回路パターンの形成された
フォトマスク１２と、縮小投影レンズ１３と、半導体基
板１４をのせるステージ１５とコンデンサレンズ１６等
を有している。光源１１から発した光１０は、フォトマ
スク１２と縮小投影レンズ１３を通り、フォトレジスト
膜を形成した半導体基板１４に照射される。縮小投影レ
ンズ１３の焦点位置は、フォトマスク１２のクロムパタ
ーンの形成された下側の面と半導体基板１４の表面にあ
るため、フォトマスク１２上のパターン像が半導体基板
１４上のフォトレジスト膜に転写される。
に、光源１１と、クロム膜で回路パターンの形成された
フォトマスク１２と、縮小投影レンズ１３と、半導体基
板１４をのせるステージ１５とコンデンサレンズ１６等
を有している。光源１１から発した光１０は、フォトマ
スク１２と縮小投影レンズ１３を通り、フォトレジスト
膜を形成した半導体基板１４に照射される。縮小投影レ
ンズ１３の焦点位置は、フォトマスク１２のクロムパタ
ーンの形成された下側の面と半導体基板１４の表面にあ
るため、フォトマスク１２上のパターン像が半導体基板
１４上のフォトレジスト膜に転写される。
【０００４】
【発明が解決しようとする課題】この従来の縮小投影露
光装置を用いた露光方法は、解像度ｄが次の式で表わせ
る。
光装置を用いた露光方法は、解像度ｄが次の式で表わせ
る。
【０００５】ｄ＝Ｋ・λ／ＮＡ ここで、λは光源の波長、ＮＡは投影レンズの開口数、
Ｋはプロセスによって決まるファクターである。水銀灯
のｉ線を光源として用いた場合、λは３６５ｎｍとな
り、また、ＮＡは０．５程度、Ｋは０．８〜０．５が通
常用いられている。従って、解像度ｄは最小でも０．３
６５μｍと光源の波長程度となる。従ってこれ以上の解
像度を得ることができないため微細なパターンが形成で
きず、半導体装置の集積度の向上が困難になるという問
題点があった。
Ｋはプロセスによって決まるファクターである。水銀灯
のｉ線を光源として用いた場合、λは３６５ｎｍとな
り、また、ＮＡは０．５程度、Ｋは０．８〜０．５が通
常用いられている。従って、解像度ｄは最小でも０．３
６５μｍと光源の波長程度となる。従ってこれ以上の解
像度を得ることができないため微細なパターンが形成で
きず、半導体装置の集積度の向上が困難になるという問
題点があった。
【０００６】また、レンズとマスクを使用しているた
め、それぞれの製造誤差がウェハー上に形成されるパタ
ーンの位置ずれの要因となるという問題点もある。
め、それぞれの製造誤差がウェハー上に形成されるパタ
ーンの位置ずれの要因となるという問題点もある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、同一光源から発した光を複数本の光束に分
け、これをフォトレジストを塗布した半導体基板上に異
る方向から照射して干渉光により露光し、パターン形成
するものである。
造方法は、同一光源から発した光を複数本の光束に分
け、これをフォトレジストを塗布した半導体基板上に異
る方向から照射して干渉光により露光し、パターン形成
するものである。
【０００８】
【作用】半導体基板表面に垂線を立て、この垂線を含む
平面内でこの垂線に対して＋α，−βの角度で半導体基
板表面に入射する同一光源から発する２本の光束が作る
干渉は、半導体基板表面でＰのピッチを有する。ここで
Ｐはλ／（ｓｉｎα＋ｓｉｎβ）で表わせる。λは光の
波長である。α，βをそれぞれ８０°とすると、Ｐ≒λ
／２となり、波長の半分のピッチの干渉稿を半導体基板
表面に形成することができる。
平面内でこの垂線に対して＋α，−βの角度で半導体基
板表面に入射する同一光源から発する２本の光束が作る
干渉は、半導体基板表面でＰのピッチを有する。ここで
Ｐはλ／（ｓｉｎα＋ｓｉｎβ）で表わせる。λは光の
波長である。α，βをそれぞれ８０°とすると、Ｐ≒λ
／２となり、波長の半分のピッチの干渉稿を半導体基板
表面に形成することができる。
【０００９】この干渉光をフォトレジストを塗布した半
導体基板上に形成することにより、光の波長より微細な
平行なパターンを形成することができる。さらに、この
方法はマスク及びマスクに形成されたパターンの像を縮
小投影露光するためのレンズを必要としないため、マス
クの製造誤差及びレンズの製造誤差や収差による誤差が
存在しない。従って誤差の少ないパターンを形成でき
る。
導体基板上に形成することにより、光の波長より微細な
平行なパターンを形成することができる。さらに、この
方法はマスク及びマスクに形成されたパターンの像を縮
小投影露光するためのレンズを必要としないため、マス
クの製造誤差及びレンズの製造誤差や収差による誤差が
存在しない。従って誤差の少ないパターンを形成でき
る。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｅ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ）〜（ｅ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１１】まず、図１（ａ）に示すように、シリコン
等の半導体基板１上に形成され、これからパターンを形
成しようとするポリシリコン膜２の上にネガ形フォトレ
ジスト膜３を塗布法により形成する。基板のチップ領域
の中央部に微細な平行線のパターンを形成し、周辺部に
ラフなランダムパターンを形成する場合、通常のフォト
リソグラフィー法を用いて、周辺領域４を全面露光す
る。
等の半導体基板１上に形成され、これからパターンを形
成しようとするポリシリコン膜２の上にネガ形フォトレ
ジスト膜３を塗布法により形成する。基板のチップ領域
の中央部に微細な平行線のパターンを形成し、周辺部に
ラフなランダムパターンを形成する場合、通常のフォト
リソグラフィー法を用いて、周辺領域４を全面露光す
る。
【００１２】次に図１（ｂ）に示すように、同一光源か
ら発した光を半透明ミラーで二つに分解し半導体基板１
の上に左右から照射する。左右の光５Ａ，５Ｂの増幅さ
れた干渉光がフォトレジスト膜３を感光させるため、現
像後は図１（ｃ）に示すように基板の中央部に平行線状
のレジストパターン３Ａが形成される。光源に水銀灯の
ｉ線を用いた場合、このレジストパターンの幅は約１８
０ｎｍとなる。
ら発した光を半透明ミラーで二つに分解し半導体基板１
の上に左右から照射する。左右の光５Ａ，５Ｂの増幅さ
れた干渉光がフォトレジスト膜３を感光させるため、現
像後は図１（ｃ）に示すように基板の中央部に平行線状
のレジストパターン３Ａが形成される。光源に水銀灯の
ｉ線を用いた場合、このレジストパターンの幅は約１８
０ｎｍとなる。
【００１３】次に図１（ｄ）に示すように、このレジス
トパターン３Ａをマスクとし下層のポリシリコン膜２を
エッチングする。次にマスクとして用いたフォトレジス
ト膜３を除去し、再びフォトレジスト膜６を塗布する。
トパターン３Ａをマスクとし下層のポリシリコン膜２を
エッチングする。次にマスクとして用いたフォトレジス
ト膜３を除去し、再びフォトレジスト膜６を塗布する。
【００１４】次に図１（ｅ）に示すように、通常のフォ
トリソグラフィー法を用いて周辺部のフォトレジスト膜
６にパターンを形成したのち、下層のポリシリコン膜２
を再度エッチングする。
トリソグラフィー法を用いて周辺部のフォトレジスト膜
６にパターンを形成したのち、下層のポリシリコン膜２
を再度エッチングする。
【００１５】以下このフォトレジスト膜６を除去する
と、ポリシリコン膜２には、中央部に平行線パターン２
Ａ，周辺部にランダムパターン２Ｂが形成される。この
中央部の平行線パターン２Ａは図１（ｂ）において、右
上，左上から同一光源より発する光５Ａ，５Ｂを照射す
る際の基板面からの光の入射角度を小さくすることによ
り、より微細な幅のものとすることができる。
と、ポリシリコン膜２には、中央部に平行線パターン２
Ａ，周辺部にランダムパターン２Ｂが形成される。この
中央部の平行線パターン２Ａは図１（ｂ）において、右
上，左上から同一光源より発する光５Ａ，５Ｂを照射す
る際の基板面からの光の入射角度を小さくすることによ
り、より微細な幅のものとすることができる。
【００１６】本実施例において、ネガ形フォトレジスト
膜３の周辺部を露光する工程と、中央部を露光する工程
は逆にしてもかまわない。また、ポリシリコン膜の周辺
部をパターニングする工程と中央部をパターニングする
工程を逆にしてもかまわない。いずれであっても同じ効
果が得られる。
膜３の周辺部を露光する工程と、中央部を露光する工程
は逆にしてもかまわない。また、ポリシリコン膜の周辺
部をパターニングする工程と中央部をパターニングする
工程を逆にしてもかまわない。いずれであっても同じ効
果が得られる。
【００１７】図２（ａ），（ｂ）は本発明の第２の実施
例を説明するための半導体チップの平面図である。
例を説明するための半導体チップの平面図である。
【００１８】本第２の実施例は第１の実施例と同じ工程
を用いるが、第１の実施例において、ネガ形フォトレジ
スト膜３を塗布した後周辺部を露光し、この後、中央部
を露光する際同一光源から発する光５を、図２（ａ）の
紙面上左右からだけでなく、上下から基板１に斜めに光
５を照射する。
を用いるが、第１の実施例において、ネガ形フォトレジ
スト膜３を塗布した後周辺部を露光し、この後、中央部
を露光する際同一光源から発する光５を、図２（ａ）の
紙面上左右からだけでなく、上下から基板１に斜めに光
５を照射する。
【００１９】これにより、現像後図２（ｂ）に示すよう
に、フォトレジストからなるホール状のパターン７がチ
ップ領域の中央部に得られる。以下このパターンをマス
クとして下層のポリシリコン膜をエッチングする。この
方法は露光光の波長の１／２程度の幅を有するホールの
くり返しパターンを形成するのに有効である。
に、フォトレジストからなるホール状のパターン７がチ
ップ領域の中央部に得られる。以下このパターンをマス
クとして下層のポリシリコン膜をエッチングする。この
方法は露光光の波長の１／２程度の幅を有するホールの
くり返しパターンを形成するのに有効である。
【００２０】
【発明の効果】以上説明したように本発明は、フォトマ
スク及び投影レンズを使用せずに、同一光源から発する
複数の光束によって作られる干渉縞によりフォトレジス
ト膜の露光を行うため、従来より微細な加工を行うこと
ができ、しかも、マスクの欠陥やマスク，レンズの製造
誤差より生ずるフォトレジストパターンの理想形状から
のずれを取り除くことができる。このため半導体装置の
集積度を向上させることができるという効果がある。
スク及び投影レンズを使用せずに、同一光源から発する
複数の光束によって作られる干渉縞によりフォトレジス
ト膜の露光を行うため、従来より微細な加工を行うこと
ができ、しかも、マスクの欠陥やマスク，レンズの製造
誤差より生ずるフォトレジストパターンの理想形状から
のずれを取り除くことができる。このため半導体装置の
集積度を向上させることができるという効果がある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの平面図。
チップの平面図。
【図３】従来例を説明するための露光装置の構成図。
１ 半導体基板 ２ ポリシリコン膜 ２Ａ 平行線パターン ３ フォトレジスト膜 ３Ａ レジストパターン ４ 周辺領域 ５，５Ａ，５Ｂ 光 ６ フォトレジスト膜 ７ ホール状パターン １０ 光 １１ 光源 １２ フォトマスク １３ 縮小投影レンズ １４ 半導体基板 １５ ステージ
Claims (1)
- 【請求項１】 フォトレジスト膜を形成した半導体基板
上に、回路パターンの形成されたフォトマスクを介する
ことなく同一光源から発した複数本の光束を異る方向か
ら照射し干渉光を形成して前記フォトレジスト膜を露光
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314495A JPH06163365A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4314495A JPH06163365A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163365A true JPH06163365A (ja) | 1994-06-10 |
Family
ID=18053990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4314495A Pending JPH06163365A (ja) | 1992-11-25 | 1992-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163365A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005054119A2 (en) | 2003-12-01 | 2005-06-16 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating three-dimensional nanoscale structures |
| US8934965B2 (en) | 2011-06-03 | 2015-01-13 | The Board Of Trustees Of The University Of Illinois | Conformable actively multiplexed high-density surface electrode array for brain interfacing |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9554484B2 (en) | 2012-03-30 | 2017-01-24 | The Board Of Trustees Of The University Of Illinois | Appendage mountable electronic devices conformable to surfaces |
| US9691873B2 (en) | 2011-12-01 | 2017-06-27 | The Board Of Trustees Of The University Of Illinois | Transient devices designed to undergo programmable transformations |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
| US9936574B2 (en) | 2009-12-16 | 2018-04-03 | The Board Of Trustees Of The University Of Illinois | Waterproof stretchable optoelectronics |
| US9986924B2 (en) | 2010-03-17 | 2018-06-05 | The Board Of Trustees Of The University Of Illinois | Implantable biomedical devices on bioresorbable substrates |
| US10441185B2 (en) | 2009-12-16 | 2019-10-15 | The Board Of Trustees Of The University Of Illinois | Flexible and stretchable electronic systems for epidermal electronics |
| US10918298B2 (en) | 2009-12-16 | 2021-02-16 | The Board Of Trustees Of The University Of Illinois | High-speed, high-resolution electrophysiology in-vivo using conformal electronics |
| US10925543B2 (en) | 2015-11-11 | 2021-02-23 | The Board Of Trustees Of The University Of Illinois | Bioresorbable silicon electronics for transient implants |
-
1992
- 1992-11-25 JP JP4314495A patent/JPH06163365A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1700161A2 (en) * | 2003-12-01 | 2006-09-13 | Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating three-dimensional nanoscale structures |
| EP1700161A4 (en) * | 2003-12-01 | 2010-12-01 | Univ Illinois | METHOD AND DEVICES FOR PRODUCING THREE-DIMENSIONAL STRUCTURES ON NANOMASS STABLES |
| WO2005054119A2 (en) | 2003-12-01 | 2005-06-16 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating three-dimensional nanoscale structures |
| US9768086B2 (en) | 2004-06-04 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US11088268B2 (en) | 2004-06-04 | 2021-08-10 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US10374072B2 (en) | 2004-06-04 | 2019-08-06 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9761444B2 (en) | 2004-06-04 | 2017-09-12 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9936574B2 (en) | 2009-12-16 | 2018-04-03 | The Board Of Trustees Of The University Of Illinois | Waterproof stretchable optoelectronics |
| US10918298B2 (en) | 2009-12-16 | 2021-02-16 | The Board Of Trustees Of The University Of Illinois | High-speed, high-resolution electrophysiology in-vivo using conformal electronics |
| US11057991B2 (en) | 2009-12-16 | 2021-07-06 | The Board Of Trustees Of The University Of Illinois | Waterproof stretchable optoelectronics |
| US10441185B2 (en) | 2009-12-16 | 2019-10-15 | The Board Of Trustees Of The University Of Illinois | Flexible and stretchable electronic systems for epidermal electronics |
| US9986924B2 (en) | 2010-03-17 | 2018-06-05 | The Board Of Trustees Of The University Of Illinois | Implantable biomedical devices on bioresorbable substrates |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
| US10349860B2 (en) | 2011-06-03 | 2019-07-16 | The Board Of Trustees Of The University Of Illinois | Conformable actively multiplexed high-density surface electrode array for brain interfacing |
| US8934965B2 (en) | 2011-06-03 | 2015-01-13 | The Board Of Trustees Of The University Of Illinois | Conformable actively multiplexed high-density surface electrode array for brain interfacing |
| US9691873B2 (en) | 2011-12-01 | 2017-06-27 | The Board Of Trustees Of The University Of Illinois | Transient devices designed to undergo programmable transformations |
| US10396173B2 (en) | 2011-12-01 | 2019-08-27 | The Board Of Trustees Of The University Of Illinois | Transient devices designed to undergo programmable transformations |
| US10052066B2 (en) | 2012-03-30 | 2018-08-21 | The Board Of Trustees Of The University Of Illinois | Appendage mountable electronic devices conformable to surfaces |
| US9554484B2 (en) | 2012-03-30 | 2017-01-24 | The Board Of Trustees Of The University Of Illinois | Appendage mountable electronic devices conformable to surfaces |
| US10357201B2 (en) | 2012-03-30 | 2019-07-23 | The Board Of Trustees Of The University Of Illinois | Appendage mountable electronic devices conformable to surfaces |
| US10925543B2 (en) | 2015-11-11 | 2021-02-23 | The Board Of Trustees Of The University Of Illinois | Bioresorbable silicon electronics for transient implants |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741625A (en) | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JPH03267940A (ja) | マスク及びその製造方法並びにマスクを用いたパターン形成方法 | |
| JP2011199321A (ja) | リソグラフ方法 | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| US20020177078A1 (en) | Proximity correction using shape engineering | |
| JP2980580B2 (ja) | フォトマスクおよび電子コンポーネントの製造方法 | |
| JPH06163365A (ja) | 半導体装置の製造方法 | |
| JP2005534978A (ja) | リム位相シフトマスクの形成方法および該リム位相シフトマスクを使用した半導体デバイスの構築 | |
| JPH11143047A (ja) | フォトマスク及びその製造方法 | |
| JP4804802B2 (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
| JPH0567049B2 (ja) | ||
| US7139064B2 (en) | Optical system for providing a hexapole illumination and method of forming a photoresist pattern on a substrate using the same | |
| US6027865A (en) | Method for accurate patterning of photoresist during lithography process | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| JP2007103835A (ja) | 露光装置及び露光方法 | |
| JPH0817703A (ja) | パターン形成方法 | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPS5914888B2 (ja) | パタ−ン形成方法 | |
| JPH08254813A (ja) | 位相シフトマスク及びそれを用いた半導体装置の製造方法 | |
| JP2000082650A (ja) | 投影露光方法 | |
| JPH0651489A (ja) | ハーフトーン位相シフトフォトマスクの製造方法 | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| KR100919344B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH05198474A (ja) | 投影露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |