KR100919344B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100919344B1
KR100919344B1 KR1020060136125A KR20060136125A KR100919344B1 KR 100919344 B1 KR100919344 B1 KR 100919344B1 KR 1020060136125 A KR1020060136125 A KR 1020060136125A KR 20060136125 A KR20060136125 A KR 20060136125A KR 100919344 B1 KR100919344 B1 KR 100919344B1
Authority
KR
South Korea
Prior art keywords
forming
exposure
photoresist
pattern
semiconductor device
Prior art date
Application number
KR1020060136125A
Other languages
English (en)
Other versions
KR20080061149A (ko
Inventor
임용현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136125A priority Critical patent/KR100919344B1/ko
Publication of KR20080061149A publication Critical patent/KR20080061149A/ko
Application granted granted Critical
Publication of KR100919344B1 publication Critical patent/KR100919344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 노광 공정시 포커스 거리를 조절하여 노광 지역과 비노광 지역의 패턴 역전 형성을 이용하여 이중 노광 공정을 실시함으로써, 하나의 포토 마스크를 이용하여 용이하게 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
미세 패턴, 노광 공정, 포토 마스크, 디포커스(defocus)

Description

반도체 소자의 미세패턴 형성방법{Method of forming a micro pattern in a semiconductor device}
도 1a 내지 도 1d는 종래 기술에 따른 이중 노광 기술을 이용한 반도체 소자의 미세 패턴을 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 이중 노광 기술을 이용한 반도체 소자의 미세 패턴을 형성 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 101 : 식각 대상층
102 : 반사 방지막 103 : 제1 포토 레지스트 패턴
104 : 제2 포토 레지스트 패턴 105 : 렌즈 시스템
106 : 포토 마스크
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 이중 노 광 방법을 이용한 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
일반적으로, 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체소자는 수많은 미세패턴들로 이루어져 있으며, 이와 같은 미세패턴들은 포토리소그라피(photolithography) 공정을 통해 형성된다. 포토리소그라피 공정을 이용해서 미세패턴을 형성하기 위해서는, 먼저 패터닝하고자 하는 대상막 위에 포토레지스트막을 코팅한다. 다음에 통상의 노광공정을 수행하여 포토레지스트막의 일부분에 대한 용해도를 변화시킨다. 그리고 현상공정을 수행하여 용해도가 변화되거나 또는 변화되지 않은 부분을 제거함으로써, 대상막의 일부 표면을 노출시키는 포토레지스트막패턴을 형성한다. 이후에 이 포토레지스트막패턴을 식각마스크로 한 식각으로 대상막의 노출부분을 제거한 후에 포토레지스트막패턴을 스트립(strip)함으로써 대상막패턴을 형성할 수 있다.
이와 같은 포토리소그라피 공정에 있어서, 해상도(Resolution)와 촛점심도(DOF; Depth Of Focus)는 중요한 두 가지 이슈(issue)로 알려져 있다. 이중 해상도(R)는 아래의 수학식 1과 같이 나타낼 수 있다. 아래 수학식 1에서 k1은 포토레지스트막의 종류, 두께 등에 의해 결정되는 상수이고, λ는 사용하는 광원의 파장이며, 그리고 NA(Numerical Aperture)는 노광장비의 개구수(Numerical Aperture)를 의미한다.
R= K1·λ/NA
상기 수학식 1에서 알 수 있듯이, 사용하는 광원의 파장(λ)이 짧을수록, 그리고 노광장비의 개구수(NA)가 클수록 웨이퍼 상에 보다 작은 패턴들을 구현할 수 있다. 그러나 사용하는 광원의 파장(λ)과 노광장비의 개구수(NA)는 한계를 나타내는 반면에, 소자의 집적도는 급속도로 증가하고 있다. 이에 따라 여러 가지 방법들을 사용하여 해상도와 촛점심도를 향상시키고자 하는 해상도 증대 기술(RET; Resolution Enhancement technique)이 적용되고 있다. 이와 같은 해상도 증대 기술에는 위상반전마스크(PSM; Phase Shift Mask), 변형조명계(OAI; Off-Axis Illumination), 광학적근접보정(OPC; Optical Proximity Correction) 등이 포함될 수 있으며, 이 외에도 웨이퍼상에 매우 작은 패턴을 구현할 수 있도록 하는 이중노광 기술(DET; Double Exposure Technique)이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 이중 노광 기술을 이용한 반도체 소자의 미세 패턴을 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상에 식각 대상층(11) 및 반사방지막(12)이 형성한 후, 포토 레지스트 물질을 도포한다. 이 후, 제1 포토 마스크(15)를 이용한 노광 및 현상 공정을 진행하여 제1 포토 레지스트 패턴(13)을 형성한다.
도 1b를 참조하면, 제1 포토 레지스트 패턴을 이용한 식각 공정을 진행하여 반사 방지막 및 식각 대상층(11)을 1차 식각한 후, 스트립 공정을 진행하여 포토 레지스트 패턴 및 반사 방지막을 제거한다.
도 1c를 참조하면, 1차 식각된 식각 대상층(11)을 포함한 전체 구조 상에 반사 방지막(16)을 증착한 후 포토 레지스트를 도포한다. 이 후, 제2 포토 마스 크(18)를 이용한 노광 및 현상 공정을 진행하여 제2 포토 레지스트 패턴(17)을 형성한다.
도 1d를 참조하면, 제2 포토 레지스트 패턴을 이용한 식각 공정을 진행하여 반사 방지막 및 식각 대상층(11)을 2차 식각한 후, 스트립 공정을 진행하여 제2 포토 레지스트 패턴 및 반사 방지막을 제거하여 미세 패턴(11)을 형성한다.
상술한 종래 기술에 따른 미세 패턴 형성 방법은 다수의 포토 마스크가 필요하며, 다수의 마스크를 정확하게 정렬하여야 하므로 마진이 부족하여 미세 패턴의 불량이 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 노광 공정시 포커스 거리를 조절하여 노광 지역과 비노광 지역의 패턴 역전 형성을 이용하여 이중 노광 공정을 실시함으로써, 하나의 포토 마스크를 이용하여 용이하게 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 메세 패턴 형성 방법은 반도체 기판 상에 식각 대상층 및 반사 방지막을 순차적으로 형성하는 단계와, 상기 반사 방지막 상에 포토 레지스트를 도포한 후, 포토 마스크와 렌즈 시스템을 이용한 제1 노광 및 현상 공정을 진행하여 제1 포토 레지스트 패턴들을 형성하는 단계와, 상기 제1 포토 레지스트 패턴을 포함한 전체 구조 상에 포토 레지스트를 도포한 후, 상기 포토 마스크 및 상기 렌즈 시스템과 상기 반도체 기판이 장착된 웨이퍼 스테이지 사이의 거리를 조절하여 제2 노광 및 현상 공정을 실시하여 상기 제1 포토레지스트 패턴들 사이에 제2 포토 레지스트 패턴을 형성하는 단계, 및 상기 제1 및 제2 포토 레지스트 패턴을 이용한 식각 공정으로 상기 식각 대상층을 식각하여 미세 패턴을 형성하는 단계를 포함한다.
상기 제2 노광 공정은 상기 거리를 조절하여 상기 반도체 기판 상에 조사되는 빛을 디포커싱시켜 노광 지역과 비노광 지역을 역전시킨다. 상기 제2 노광 공정은 상기 웨이퍼 스테이지를 위 또는 아래로 0.01㎛ 내지 1.00㎛ 거리를 이동시켜 실시한다. 상기 제1 및 제2 포토 레지스트 패턴들 사이의 거리는 0.001㎛ 내지 5.00㎛이다. 상기 제2 노광 공정은 상기 제1 노광 공정보다 0.1mj 내지 10.0mj의 에너지가 더 큰 빛을 사용하여 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 2a 내지 도 2d는 본 발명의 일실시 예에 따른 이중 노광 기술을 이용한 반도체 소자의 미세 패턴을 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상에 식각 대상층(101) 및 반사 방지막(102)을 순차적으로 형성한다. 반사 방지막(102)은 노광 공정 시 빛이 난반사되어 패턴 불량이 발생하는 것을 방지한다. 이 후, 반사 방지막(102)을 포함한 전체 구조 상에 포토 레지스트 물질을 도포한다. 이 후, 포토 마스크(106)를 이용한 제1 노광 및 현상 공정을 실시하여 제1 포토 레지스트 패턴(103)을 형성한다. 이 후, 제1 포토 레지스트 패턴(103)을 포함한 전체 구조 상에 포토 레지스트막(104)을 도포한다.
도 2b를 참조하면, 포토 마스크(106)와 웨이퍼 사이의 거리를 상하로 이동시킨 후, 제2 노광 및 현상 공정을 실시하여 제1 포토 레지스트 패턴(103)들 사이의 공간에 제2 포토 레지스트 패턴(104)을 형성한다.
도 2c는 도 2b의 포토 마스크와 웨이퍼 사이의 거리를 상하로 조절하여 디포커스(Defocus) 시키는 것을 설명하기 위한 도면이다. 도 2c를 참조하면, 웨이퍼가 장착된 웨이퍼 스테이지를 상하로 조절하여 노광 공정 시 빛의 디포커스를 조절한다. 이때 웨이퍼에 디포커스 된 빛은 노광 지역과 비노광 지역이 포커싱 될때와 반대가 되는 즉 역전 현상이 발생하게 된다. 이때 노광 공정시 웨이퍼 스테이지의 상하로 이동되는 거리는 0.01㎛ 내지 1.00㎛인 것이 바람직하다. 또한 이때 형성되는 제1 포토 레지스트 패턴(103)과 제2 포토 레지스트 패턴(104)간의 거리는 0.001㎛ 내지 5.00㎛인 것이 바람직하다. 또한 제2 노광 공정시 사용되는 빛은 제1 노광 공정시 사용되는 빛보다 0.1mj 내지 10.0mj의 에너지가 더 큰것이 바람직하다.
도 2d를 참조하면, 제1 포토 레지스트 패턴과 제2 포토 레지스트 패턴을 이용한 식각 공정을 진행하여 반사 방지막과 식각 대상층을 식각하여 미세 패턴(101)을 형성한 후, 스트립 공정을 진행하여 제1 포토 레지스트 패턴과 제2 포토 레지스트 패턴을 제거한다.
상술한 바와 같이 본 발명은 1차 노광 및 현상 공정 후, 웨이퍼 스테이지와 포토 마스크 및 렌즈 시스템 사이의 거리를 조절하여 빛을 디포커싱 시킨 후 제2 노광 및 현상 공정을 진행함으로써, 노광 및 비노광 지역의 역전 현상을 이용하여 미세 패턴을 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면, 노광 공정시 포커스 거리를 조절하여 노광 지역과 비노광 지역의 패턴 역전 형성을 이용하여 이중 노광 공정을 실시함으로써, 하나의 포토 마스크를 이용하여 용이하게 미세 패턴을 형성할 수 있다.

Claims (5)

  1. 반도체 기판 상에 식각 대상층 및 반사 방지막을 순차적으로 형성하는 단계;
    상기 반사 방지막 상에 포토 레지스트를 도포한 후, 포토 마스크와 렌즈 시스템을 이용한 제1 노광 및 현상 공정을 진행하여 제1 포토 레지스트 패턴들을 형성하는 단계;
    상기 제1 포토 레지스트 패턴을 포함한 전체 구조 상에 포토 레지스트를 도포한 후, 상기 포토 마스크 및 상기 렌즈 시스템과 상기 반도체 기판이 장착된 웨이퍼 스테이지 사이의 거리를 조절하여 제2 노광 및 현상 공정을 실시하여 상기 제1 포토레지스트 패턴들 사이에 제2 포토 레지스트 패턴을 형성하는 단계; 및
    상기 제1 및 제2 포토 레지스트 패턴을 이용한 식각 공정으로 상기 식각 대상층을 식각하여 미세 패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제2 노광 공정은 상기 거리를 조절하여 상기 반도체 기판 상에 조사되는 빛을 디포커싱시켜 노광 지역과 비노광 지역을 역전시키는 반도체 소자의 미세 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 제2 노광 공정은 상기 웨이퍼 스테이지를 위 또는 아래로 0.01㎛ 내지 1.00㎛ 거리를 이동시켜 실시하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 포토 레지스트 패턴들 사이의 거리는 0.001㎛ 내지 5.00㎛인 반도체 소자의 미세 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 제2 노광 공정은 상기 제1 노광 공정보다 0.1mj 내지 10.0mj의 에너지가 더 큰 빛을 사용하여 실시하는 반도체 소자의 미세 패턴 형성 방법.
KR1020060136125A 2006-12-28 2006-12-28 반도체 소자의 미세패턴 형성방법 KR100919344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136125A KR100919344B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136125A KR100919344B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20080061149A KR20080061149A (ko) 2008-07-02
KR100919344B1 true KR100919344B1 (ko) 2009-09-25

Family

ID=39813576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136125A KR100919344B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100919344B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067553A (ko) * 1996-03-06 1997-10-13 김광호 반도체 장치의 미세패턴형성방법
KR20020030600A (ko) * 2000-10-19 2002-04-25 박종섭 감광막 콘택 홀 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067553A (ko) * 1996-03-06 1997-10-13 김광호 반도체 장치의 미세패턴형성방법
KR20020030600A (ko) * 2000-10-19 2002-04-25 박종섭 감광막 콘택 홀 형성방법

Also Published As

Publication number Publication date
KR20080061149A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100799527B1 (ko) 복합 광학 리소그래피를 위한 방법 및 디바이스
US8133661B2 (en) Superimpose photomask and method of patterning
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2007053403A (ja) リソグラフ方法
JP2005129648A (ja) コンタクトホールの形成方法
KR100907898B1 (ko) 반도체 소자 제조 방법
US9651870B2 (en) Method and tool of lithography
JP4804802B2 (ja) フォトマスク及びこれを用いたパターン製造方法
KR100919344B1 (ko) 반도체 소자의 미세패턴 형성방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100861169B1 (ko) 반도체 소자의 형성 방법
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR101023077B1 (ko) 마스크 패턴 형성 방법
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
KR20100042468A (ko) 반도체 소자의 형성 방법
KR100896845B1 (ko) 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법
KR100914296B1 (ko) 어시스트 패턴을 구비한 포토마스크 형성방법
KR20050089291A (ko) 반도체 소자의 미세패턴 형성 방법
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100791213B1 (ko) 반사방지막을 사용한 미세패턴 형성방법
KR100755149B1 (ko) 반도체 소자의 포토레지스트 패턴 형성 방법
KR20040059911A (ko) 반도체 소자의 미세 패턴 형성방법
KR20060018722A (ko) 반도체 장치의 미세 패턴 형성 방법
US20090130572A1 (en) Reticle for forming microscopic pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee