KR100755149B1 - 반도체 소자의 포토레지스트 패턴 형성 방법 - Google Patents

반도체 소자의 포토레지스트 패턴 형성 방법 Download PDF

Info

Publication number
KR100755149B1
KR100755149B1 KR1020060084302A KR20060084302A KR100755149B1 KR 100755149 B1 KR100755149 B1 KR 100755149B1 KR 1020060084302 A KR1020060084302 A KR 1020060084302A KR 20060084302 A KR20060084302 A KR 20060084302A KR 100755149 B1 KR100755149 B1 KR 100755149B1
Authority
KR
South Korea
Prior art keywords
mask
photoresist
pattern
photoresist pattern
bias
Prior art date
Application number
KR1020060084302A
Other languages
English (en)
Inventor
김종두
박세진
이용석
김기호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060084302A priority Critical patent/KR100755149B1/ko
Priority to US11/846,837 priority patent/US20080096136A1/en
Application granted granted Critical
Publication of KR100755149B1 publication Critical patent/KR100755149B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 마스크 바이어스를 조정하여 반도체 소자의 포토레지스트 패턴을 형성한다는 것으로, 이를 위하여 본 발명은, DUV를 이용한 마스크 라이터 장치 또는 전자빔을 이용하여 하는 종래 방법과는 달리, 하부 피식각층이 형성된 반도체 기판 상부 전면에 포토레지스트를 도포하고, 마스크 타겟 임계치수(Mask Target CD)에 따른 마스크 라이터 장치별 마스크 바이어스(Mask bias)를 조정하며, 조정된 마스크 바이어스에 따라 포토레지스트를 현상하여 상기 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴에 따라 하부 피식각층을 식각한 후에 포토레지스트 패턴을 제거함으로써, 반도체 소자의 형성 과정에서 마스크 라이터 장치별로 마스크 바이어스를 조정하여 원하는 패턴의 포토레지스트 패턴을 형성할 수 있는 것이다.
포토리소그래피(Photo-lithography) 공정, 마스크 임계치수(Mask CD), 마스크 바이어스(Mask bias)

Description

반도체 소자의 포토레지스트 패턴 형성 방법{METHOD FOR FORMING MASK PATTERN OF SEMICONDUCTOR DEVICE}
도 1은 종래에 DUV를 이용한 마스크 라이터 장치를 통해 제작된 마스크 패턴을 이용하여 콘택홀을 형성할 경우 코너 라운딩 현상이 발생하는 것을 나타낸 도면,
도 2는 종래에 DUV를 이용한 마스크 라이터 장치 및 전자빔을 이용한 마스크 라이터 장치의 마스크 패턴 면적을 계산하기 위한 조건을 나타낸 도면,
도 3은 종래에 DUV를 이용한 마스크 라이터 장치 및 전자빔을 이용한 마스크 라이터 장치의 마스크 임계치수 차이를 나타낸 도면,
도 4는 본 발명의 바람직한 실시 예에 따라 마스크 바이어스를 조정하여 워하는 마스크 패턴을 형성하는 과정을 나타내는 플로우차트,
도 5는 본 발명에 따라 라운드된 콘택홀을 형성하기 위해 마스크 바이어스를 조정하는 것을 나타낸 도면,
도 6a 내지 도 6f는 본 발명의 다양한 실시 예에 따라 마스크 타겟 임계치수에 대응하여 조정되는 마스크 바이어스에 대해 나타낸 도면,
도 7은 본 발명에 따라 마스크 타겟 임계치수에 따른 마스크 라이터 장치별 마스크 임계치수를 나타낸 도면,
도 8은 본 발명에 따라 DUV를 이용한 마스크 라이터 장치의 마스크 임계치수와 전자빔을 이용한 마스크 라이터 장치의 마스크 임계치수에 대한 비율을 나타낸 도면.
본 발명은 반도체 소자의 포토레지스트 패턴을 형성하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 하부 피식각층을 식각하기 위한 포토레지스트 패턴을 형성하는데 적합한 반도체 소자의 포토레지스트 패턴 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 제조 과정은 증착 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 포함한다.
즉, 반도체 소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착한 후에 사진 공정, 식각 공정 및 이온 주입 공정 등을 통해 패턴을 형성하는데, 미세 패턴을 형성하는 포토리소그래피(Photo-lithography) 공정의 해상력 향상이 반도체 소자의 고집적화를 이루기 위한 핵심 기술이다.
이러한 포토리소그래피(Photo-lithography) 공정은 포토레지스트 패턴을 형성하는 공정 및 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각하여 원하는 형태의 패턴, 예를 들어 콘택홀 등을 형성하는 공정을 포함 하고, 이러한 포토레지스트 패턴은 피식각층 상에 포토레지스트(포토레지스트)을 도포하는 공정, 준비된 노광 마스크를 이용하여 포토레지스트를 노광하는 공정 및 소정의 화학 용액으로 노광되거나 혹은 노광되지 않은 포토레지스트 부분을 제거하는 공정을 포함하여 형성된다.
여기에서, 포토리소그래피(Photo-lithography) 공정으로 구현할 수 있는 패턴의 임계치수(CD : Critical Dimension)는 상술한 노광공정에서 어떤 파장의 광원을 사용하는지에 따라 다르게 나타나며, 이는 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 임계치수가 결정되기 때문이다.
특히, 포토리소그래피 공정의 해상력은 노광 장비의 파장 및 NA(Numerical Aperture)에 따라 많은 영향을 받는데, 노광 마스크에 따른 요인으로는 첫째로, 마스크 형태에 따라 BIM(Binary Intensity Mask)와 PSM(Phase Shift Mask)이 발생하는 요인, 둘째로, 마스크 라이터(Writer) 장치(노광 장치)에 따라 DUV(Deep UV) 레이저와 전자빔(E-beam)을 사용하는 요인 등이 있다. 일 예로서, 크기가 미세한 콘택홀(Contact Hole) 패턴을 형성할 경우 해상력을 높이기 위해 50-KeV 전자빔 및 PSM 마스크를 이용하여 패턴을 형성할 수 있다.
한편, 종래에 DUV 레이저를 이용하여 마스크를 제조할 경우 콘택홀에서 코너 라운딩(Corner Rounding)이 발생하게 되는데, 이러한 코너 라운딩 현상은 회절 현상에 따라 정확한 패턴이 형성되지 않거나, 도 1에 도시한 바와 같이 마스크 임계치수(Mask CD)는 동일하지만 사각형 콘택홀 패턴(Squared Contact Hole Pattern)과 라운드된 콘택홀 패턴(Rounded Contact Hole Pattern)에서의 임계치수는 다르게 나 타나게 된다. 그 원인은 콘택홀 마스크 패턴의 면적 차이로 인한 웨이퍼 공정에서의 영향 때문이다.
여기에서, 콘택홀 마스크 패턴의 면적을 이펙티브 마스크 임계치수(Effective Mask CD : 이하 'EMCD'라 함)라고 하면, EMCD는 아래의 수학식 1과 같이 나타낼 수 있으며, 이러한 EMCD는 웨이퍼의 임계치수를 대신하여 사용될 수 있다.
Figure 112006063517833-pat00001
일 예로서, DUV 레이저를 이용한 마스크 라이터 장치(예컨대, ALTA4300)와 전자빔을 이용한 마스크 라이터 장치(예컨대, EBM3500)의 EFCD(즉, 콘택홀 마스크 패턴의 면적)를 도 2에 도시한 바와 같은 조건에 따라 계산해보면 도 3에 도시한 바와 같이 EFCD의 차이가 나타남을 알 수 있다. 즉, 마스크 라이터 장치에 따른 콘택홀 마스트 패턴의 면적은 코너 반경(r)의 차이로 인해 서로 다르기 때문에 웨이퍼 공정 임계치수도 또한 차이가 발생하게 된다.
따라서, 종래에 DUV 레이저를 이용한 마스크 라이터 장치 또는 전자빔을 이용한 마스크 라이터 장치를 사용하여 콘택홀 마스크 패턴을 형성할 경우 코너 라운딩 현상에 의한 콘택홀 마스크 패턴 면적의 차이가 발생함으로써, 이후 웨이퍼 임계치수가 다르게 나타나는 문제점이 있었고, 이로 인해 후속 공정에서 콘택홀을 형성할 경우 원하는 패턴을 형성하지 못하는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자의 마스크 패턴을 형성할 경우 마스크 바이어스(bias) 조정을 통해 마스크 임계치수를 변화시켜 원하는 패턴을 형성할 수 있는 반도체 소자의 마스크 패턴 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 하부 피식각층을 식각하기 위한 포토레지스트 패턴을 형성하는 방법으로서, 상기 하부 피식각층이 형성된 반도체 기판 상부 전면에 포토레지스트를 도포하는 단계와, 상기 포토레지스트가 도포되면, 마스크 타겟 임계치수(Mask Target CD)에 따른 마스크 라이터 장치별 마스크 바이어스(Mask bias)를 조정하는 단계와, 상기 조정된 마스크 바이어스에 따라 상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트 패턴을 형성하는 단계와, 상기 형성된 포토레지스트 패턴에 따라 상기 하부 피식각층을 식각한 후에 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 반도체 소자의 포토레지스트 패턴 형성 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 하부 피식각층이 형성된 반도체 기판 상부 전면에 포토레지스트를 도포하고, 마스크 타겟 임계치수(Mask Target CD)에 따른 마스크 라이터 장치별 마스크 바이어스(Mask bias)를 조정하며, 조정된 마스크 바이어스에 따라 포토레지스트를 노광 및 현상하여 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴에 따라 하부 피식각층을 식각한 후에 포토레지스트 패턴을 제거한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 4는 본 발명의 바람직한 실시 예에 따라 마스크 바이어스를 조정하여 워하는 마스크 패턴을 형성하는 과정을 나타내는 플로우차트이다. 이하 설명에서는 포토레지스트 패턴과 마스크 패턴을 동일한 개념으로 하여 설명한다.
도 4를 참조하면, 피식각층이 형성된 반도체 기판 상에 스핀 코팅 등의 방식으로 포토레지스트를 도포한다(단계402). 이러한 포토레지스트 도포는 세정, 건조 등을 포함하는 전처리 공정, HMDS(Hexamethyl-disilazane) 등을 이용한 밀착성 향상제 도포 처리 공정, 포토레지스트 도포 공정 및 용제를 제거하는 소프트 베이크 공정을 포함하여 수행될 수 있다.
그리고, 노광 공정을 수행하기 전에 원하는 패턴에 따라 마스크 라이터 장치(노광 장치)별로 마스크 바이어스를 조정한다(단계404). 이러한 마스크 바이어스를 조정하는 상세한 과정은 아래에 후술한다.
다음에, 마스크 라이터 장치(노광 장치)를 이용하여 조정된 마스크 바이어스에 따라 포토레지스트를 노광한다(단계406). 이러한 마스크 라이터 장치로는 예를 들면, DUV를 이용한 장치(예컨대, ALTA4300), 전자빔을 이용한 장치(예컨대, EBM3500) 등이 있다.
또한, 노광된 포토레지스트를 현상하여 원하는 패턴의 포토레지스트 패턴(마스크 패턴)을 형성한다(단계408). 이러한 포토레지스트 패턴(마스크 패턴)의 현상은 예를 들어 포지티브(positive)형 포토레지스트의 경우 감광 부분을 제거하는 현상 공정, 포토레지스트를 경화시키는 하드 베이크 공정 및 UV를 통해 포토레지스트를 경화시키는 UV 큐어 공정을 포함하여 수행될 수 있다.
그리고, 형성된 포토레지스트 패턴에 따라 하부막(즉, 반도체 기판 상에 형성된 피식각층)을 식각하여 원하는 패턴의 하부막 패턴(예를 들면, 콘택홀, 금속 배선 등)을 형성한다(단계410).
이어서, 하부막 패턴을 형성하기 위한 포토레지스트 패턴을 제거한다(단계412). 여기에서, 포토레지스트 패턴의 제거는 예를 들어 O2, N2, Ar 등의 가스를 이용한 애싱 공정을 통해 수행될 수 있다.
한편, 상술한 단계404에서의 마스크 바이어스를 조정하는 과정에 대해 상세히 설명하면, 도 5는 본 발명에 따라 라운드된 콘택홀을 형성하기 위해 마스크 바이어스를 조정하는 것을 나타낸 도면으로서, 마스크 패턴의 목표 임계치수(Taget CD)에 따라 마스크 패턴을 형성하기 위해 마스크 바이어스를 쉬프트(Shift)하여 조정하고, 이에 따라 코너 라운딩된 콘택홀의 경우 및 사각형 콘택홀의 경우에서 원하는 패턴의 EFCD(마스크 패턴의 면적)를 도출할 수 있도록 한다.
예를 들면, 도 6a는 본 발명의 제 1 실시 예에 따라 원하는 마스크 임계치 수(Mask CD)에 대한 마스크 바이어스(Mask bias)를 나타낸 도면으로서, 마스크 타겟 임계치수(Mask Taget CD)를 0.22㎛로 할 경우 마스크 바이어스를 쉬프트시켜 대략 0.0032㎛ 정도 조정하여 DUV를 이용한 마스크 라이터 장치(예컨대, ALTA4300)의 마스크 임계치수를 이동시킨다. 이에 따른 마스크 바이어스 결과는 도 6b에 도시한 바와 같다.
그리고, 도 6c는 본 발명의 제 2 실시 예에 따라 마스크 바이어스를 조정한 후 마스크 라이터 장치에 따른 마스크 임계치수(Mask CD) 차이를 나타낸 도면으로서, 마스크 바이어스를 쉬프트시켜 대략 0.0032㎛ 정도 조정한 후에 DUV를 이용한 마스크 라이터 장치(예컨대, ALTA4300)와 전자빔을 이용한 마스크 라이터 장치(예컨대, EBM3500)의 마스크 임계치수의 차이가 없음을 알 수 있다.
또한, 도 6d는 본 발명의 제 3 실시 예에 따라 마스크 타겟 임계치수를 0.13㎛로 할 경우 쉬프트 조정하기 위한 마스크 바이어스 결과를 나타낸 도면이고, 도 6e는 본 발명의 제 4 실시 예에 따라 마스크 타겟 임계치수를 0.16㎛로 할 경우 쉬프트 조정하기 위한 마스크 바이어스 결과를 나타낸 도면이며, 도 6f는 본 발명의 제 5 실시 예에 따라 마스크 타겟 임계치수를 0.18㎛로 할 경우 쉬프트 조정하기 위한 마스크 바이어스 결과를 나타낸 도면으로서, 이러한 도면을 통해 마스크 타겟 임계치수에 따라 원하는 패턴을 형성하기 위해 조정하는 마스크 바이어스 값을 알 수 있다.
한편, 도 7은 본 발명에 따라 마스크 타겟 임계치수에 따른 마스크 라이터 장치별 마스크 임계치수를 나타낸 도면으로서, 마스크 타겟 임계치수에 따라 전자 빔을 이용한 마스크 라이터 장치(예컨대, EBM3500)에 대한 DUV를 이용한 마스크 라이터 장치(예컨대, ALTA4300)의 마스크 임계치수를 알 수 있다. 또한, 도 8은 본 발명에 따라 DUV를 이용한 마스크 라이터 장치의 마스크 임계치수와 전자빔을 이용한 마스크 라이터 장치의 마스크 임계치수에 대한 비율을 나타낸 도면으로, 웨이퍼 크기에 따른 그 비율은 대략 98.7% 정도가 됨을 알 수 있다. 이에 따라, DUV를 이용한 마스크 라이터 장치(예컨대, ALTA4300)를 이용하여 마스크 패턴을 형성할 경우 전자빔을 이용한 마스크 라이터 장치(예컨대, EBM3500)보다 마스크 바이어스는 대략 3.2 ㎚ 정도 증가시켜 조정하거나 혹은 대략 1.3% 정도의 마스크 임계치수를 감소시켜 적용할 경우 동일한 웨이퍼 공정 마진을 구현할 수 있다.
따라서, 반도체 소자의 형성 과정에서 포토레지스트 패턴을 형성하기 위해 포토레지스트 패턴을 도포한 후 마스크 라이터 장치별 마스크 바이어스를 쉬프트 조정하여 포토레지스트를 노광하고, 현상함으로써, 하부 피식각층을 마스크 패턴 면적에 따라 원하는 포토레지스트 패턴을 형성할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, DUV를 이용한 마스크 라이터 장치 또는 전자빔을 이용하여 하는 종래 방법과는 달리, 하부 피식각층이 형성된 반도체 기판 상부 전면에 포토레지스트를 도포하고, 마스크 타겟 임계치수(Mask Target CD)에 따른 마스크 라이터 장치별 마스크 바이어스(Mask bias)를 조정하며, 조정된 마스크 바이어스에 따라 포토레지스트를 현상하여 상기 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴에 따라 하부 피식각층을 식각한 후에 포토레지스트 패턴을 제거함으로써, 반도체 소자의 형성 과정에서 마스크 라이터 장치별로 마스크 바이어스를 조정하여 원하는 패턴의 포토레지스트 패턴을 형성할 수 있다.
또한, 본원 발명은 전자빔을 이용한 마스크 라이터 장치에 대해 DUV를 이용한 마스크 라이터 장치의 마스크 바이어스를 조정하여 원하는 패턴의 포토레지스트 패턴을 형성함으로써, 그 소요 비용을 절감시킬 수 있다.

Claims (3)

  1. 반도체 소자의 하부 피식각층을 식각하기 위한 포토레지스트 패턴을 형성하는 방법으로서,
    상기 하부 피식각층이 형성된 반도체 기판 상부 전면에 포토레지스트를 도포하는 단계와,
    상기 포토레지스트가 도포되면, 마스크 타겟 임계치수(Mask Target CD)에 따른 마스크 라이터 장치별 마스크 바이어스(Mask bias)를 조정하는 단계와,
    상기 조정된 마스크 바이어스에 따라 상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트 패턴을 형성하는 단계와,
    상기 형성된 포토레지스트 패턴에 따라 상기 하부 피식각층을 식각한 후에 상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 반도체 소자의 포토레지스트 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 마스크 라이터 장치는, DUV를 이용한 마스크 라이터 장치 및 전자빔을 이용한 마스크 라이터 장치를 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 마스크 바이어스의 조정은, 상기 마스크 타겟 임계치수에 따라 상기 전자빔을 이용한 마스크 라이터 장치에 대해 상기 DUV를 이용한 마스크 라이터 장치의 마스크 바이어스를 조정하는 것을 특징으로 하는 반도체 소자의 포토레지스트 형성 방법.
KR1020060084302A 2006-09-01 2006-09-01 반도체 소자의 포토레지스트 패턴 형성 방법 KR100755149B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060084302A KR100755149B1 (ko) 2006-09-01 2006-09-01 반도체 소자의 포토레지스트 패턴 형성 방법
US11/846,837 US20080096136A1 (en) 2006-09-01 2007-08-29 Method of forming mask pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084302A KR100755149B1 (ko) 2006-09-01 2006-09-01 반도체 소자의 포토레지스트 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100755149B1 true KR100755149B1 (ko) 2007-09-04

Family

ID=38736394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084302A KR100755149B1 (ko) 2006-09-01 2006-09-01 반도체 소자의 포토레지스트 패턴 형성 방법

Country Status (2)

Country Link
US (1) US20080096136A1 (ko)
KR (1) KR100755149B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050143A (ko) * 1996-12-20 1998-09-15 김영환 반도체 소자의 미세패턴 형성방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287333B2 (ja) * 1999-04-28 2002-06-04 日本電気株式会社 電子線露光用マスク、その製造方法及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050143A (ko) * 1996-12-20 1998-09-15 김영환 반도체 소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
US20080096136A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
US20060257749A1 (en) Method for reducing critical dimension
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US6569581B2 (en) Alternating phase shifting masks
US6566274B1 (en) Lithography process for transparent substrates
KR100755149B1 (ko) 반도체 소자의 포토레지스트 패턴 형성 방법
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US20090004577A1 (en) Mask for semiconductor device and manufacturing method thereof
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
KR101023077B1 (ko) 마스크 패턴 형성 방법
KR100818387B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100896845B1 (ko) 반도체 소자의 제조를 위한 포토레지스트 패턴 형성 방법
KR100227634B1 (ko) 반도체 소자의 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
KR100995140B1 (ko) 포토 마스크 제조 방법
KR100855264B1 (ko) 포토 공정 마진 개선방법
KR100919344B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20060053065A (ko) 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들
US7632611B2 (en) Method of manufacturing rim type of photomask and photomask made by such method
KR20060002228A (ko) 포토마스크의 제조방법
KR20040059911A (ko) 반도체 소자의 미세 패턴 형성방법
JPH05134394A (ja) 位相シフトフオトマスクの修正方法及び修正に適した位相シフトフオトマスク

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee