KR19980050143A - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR19980050143A KR19980050143A KR1019960068921A KR19960068921A KR19980050143A KR 19980050143 A KR19980050143 A KR 19980050143A KR 1019960068921 A KR1019960068921 A KR 1019960068921A KR 19960068921 A KR19960068921 A KR 19960068921A KR 19980050143 A KR19980050143 A KR 19980050143A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor substrate
- forming
- pattern
- semiconductor device
- Prior art date
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 반도체 기판 상부에 a - SiON : H막을 형성하고 HMDS 용액을 이용하여 표면처리하여 감광막을 형성한 다음, 상기 감광막을 노광 및 현상공정으로 감광막패턴을 형성하여 상기 반도체 기판을 세정하여 미세패턴을 형성함으로써 반도체 기판상에 형성되는 감광막 패턴이 무너지는 현상을 방지하는 기술이다.
Description
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 보다 상세하게는 리소그라피(Lithography) 공정에 있어 반도체 기판상에 형성되는 절연막의 종류에 따른 에스펙트비를 고려하여 절연막으로 a - SION : H 막을 형성함으로써 반도체 기판상에 형성되는 감광막패턴이 무너지는 현상을 방지하는 기술에 관한 것이다.
최근, 반도체 장치의 초고집적화 추세는 미세패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 특히 감광막패턴의 형성공정은 반도체 장치의 제조공정에 있어서 매우 중요한 공정이다. 또한, 반도체 소자의 집적도가 증가할수록 캐패시터의 형성공정과 리소그래피의 기술은 고집적 메모리소자 실현의 관건이 되었다.
더구나, 반도체 소자가 기가(Giga)급 이상으로 초고집적화된 메모리 소자에는 저장전극 하부의 박막을 제조하기 위한 감광막 마스크의 형성시 후속공정을 고려해야 한다.
도 1a 내지 도 1c 는 종래의 반도체 기판에 형성된 감광막패턴이 무너지는 상태를 도시한 도면이다.
도 1a 및 도 1b 는 반도체 기판(10)상에 형성된 감광막(12)패턴이 고정되지 못하여 구부러지거나 부러진 상태를 나타낸다.
도 1c 는 반도체 기판(10)과 감광막(12) 패턴 사이의 접착력이 단단치 못하여 감광막(10) 패턴이 상기 반도체 기판(10)에 무너진 상태를 나타낸다.
상기와 같이, 반도체 기판상에 형성되는 감광막패턴이 구부러지거나 부러지고, 떨어져 나가는 현상이 발생하는데, 이러한 현상을 알·피·씨(Resist Pattern Collapse 이하, RPC) 현상이라고 한다.
그리고, 알. 피 . 씨(RPC)현상은 0.2 ㎛ 이하에서 감광막패턴의 크기와 에스펙트비(Aspect Ratio)에 따라 발생하는데, 에스펙트비(높이/폭)가 5 이상이고, 0.18㎛의 디지인룰을 가지는 1기가(G) 비트의 섬패턴(Island Pattern)에서의 에스펙트비가 3 이상이면 발생하게 된다.
또한, 반도체 기판의 종류에 따라 동일한 에스펙비를 가지는 감광막패턴을 형성시 종래의 습식 증착방식으로는 감광막패턴이 무너지는 현상을 방지하는데 어려움이 있어 건식방법을 이용하게 되면 그에 따른 장비의 추가비용이 소요되는 문제점이 있다.
이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 절연막의 종류에 따른 에스펙트비를 고려하여 반도체 기판 상부에 형성되는 절연막으로 a - SiON : H막(수소가 첨가된 질화막)을 형성하고 HMDS용액으로 표면처리한 다음, 감광막을 도포하여 노광 및 현상 공정시 TMAH 용액으로 현상하고 초순수 세정용액을 이용한 세정공정을 거쳐 감광막패턴을 형성함으로써 감광막패턴이 무너지는 것을 방지하는 반도체 소자의 미세패턴 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 기판에 형성된 감광막패턴이 무너지는 상태를 도시한 도면,
도 2a 내지 도 2d 는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체 기판, 12, 24 : 감광막,
22 : 절연막, 26 : 세정용액.
상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 미세패턴 형성방법은 반도체 기판 상부에 a - SiON : H막을 형성하는 공정과, 상기 a - SiON : H막을 HMDS 용액을 이용하여 표면처리하고 감광막을 형성하는 공정과, 상기 감광막을 노광 및 현상공정으로 감광막패턴을 형성하는 공정과, 상기 반도체 기판을 세정하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세패턴 형성방법에 대하여 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명에 따론 반도체 소자의 미세패턴 제조공정도이다.
먼저, 반도체 기판(20) 상부에 절연막으로 200 ∼ 500Å 두께의 a - SiON : H 막(22)를 형성한 다음, HMDS 용액을 이용하여 표면처리한다.
여기서, 상기 a - SiON : H 막(22)은 질화막, 피비지(Phospho Sillicate Glass이하,PSG), 비피에스지(Boro Phospho Sillicate Glass이하,BPSG)으로구성된다. (도 2a 참조)
다음, 상기 a - SiON : H 막(22) 상부에 0.4 ∼ 1.2㎛ 두께의 감광막(24)을 도포하고 노광마스크을 이용하여 예정된 부위가 노출되도록 노광하고, 상기 노광된 부위를 TMAH(Tetramethy Ammonium Tlydroxide) 용액을 이용하여 현상하여 감광막(24)패턴을 형성한 다음, 초순수(Deionized Water 이하, DIW) 세정용액(26)을 이용하여 상기 반도체 기판(10)상에 남아있는 현상용액을 세정한다.(도 2b 및 도 2c 참조)
그 다음, 상기 반도체 기판(20)상에 남아있는 세정용액(26)을 3000 ∼ 4000 RPM 속도로 회전시켜 건조시킴으로써 본 발명에 따른 미세패턴 형성공정을 완료한다.(도 2d 참조)
상기한 바와같이 본 발명에 따른 반도체 소자의 미세패턴 형성방법은 종래의 습식방법을 이용하여 미세패턴을 형성하여도 감광막패턴의 무너짐이 방지되므로 장비의 수명을 연장할 수 있고, 추가 장비구입에 따른 비용을 절감하는 효과가 있다.
Claims (2)
- 반도체 기판 상부에 a - SiON : H막을 형성하는 공정과, 상기 a - SiON : H막을 HMDS 용액을 이용하여 표면처리하고 감광막을 형성하는 공정과, 상기 감광막을 노광 및 현상공정으로 감광막패턴을 형성하는 공정과, 상기 반도체 기판을 세정하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제 1 항에 있어서, 상기 a - SiON : H막은 200 ∼ 500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068921A KR19980050143A (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068921A KR19980050143A (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980050143A true KR19980050143A (ko) | 1998-09-15 |
Family
ID=66444158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960068921A KR19980050143A (ko) | 1996-12-20 | 1996-12-20 | 반도체 소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980050143A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569536B1 (ko) * | 2001-12-14 | 2006-04-10 | 주식회사 하이닉스반도체 | Ｒｅｌａｃｓ 물질을 이용하여 패턴 붕괴를 방지하는 방법 |
| KR100755149B1 (ko) * | 2006-09-01 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 포토레지스트 패턴 형성 방법 |
-
1996
- 1996-12-20 KR KR1019960068921A patent/KR19980050143A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569536B1 (ko) * | 2001-12-14 | 2006-04-10 | 주식회사 하이닉스반도체 | Ｒｅｌａｃｓ 물질을 이용하여 패턴 붕괴를 방지하는 방법 |
| KR100755149B1 (ko) * | 2006-09-01 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 포토레지스트 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US6242344B1 (en) | Tri-layer resist method for dual damascene process | |
| KR100620651B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JP2004527113A (ja) | 現像済みフォトレジスト層をすすぐための方法および蒸発性の溶液 | |
| US5656414A (en) | Methods of forming tall, high-aspect ratio vias and trenches in photo-imageable materials, photoresist materials, and the like | |
| JPH06105683B2 (ja) | レジストパターン形成方法 | |
| JPH0745510A (ja) | パタン形成方法 | |
| US7090967B2 (en) | Pattern transfer in device fabrication | |
| KR930001956B1 (ko) | 미세패턴의 형성방법 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR19980050143A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20090070686A (ko) | 반도체 소자의 형성 방법 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| KR20020000951A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH07142344A (ja) | フォトレジストの現像方法 | |
| KR100546190B1 (ko) | 반도체 소자 제조방법 | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| KR19990057381A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR19990011634A (ko) | 반도체장치의 반사방지막을 이용한 패턴 형성방법 | |
| US6350559B1 (en) | Method for creating thinner resist coating that also has fewer pinholes | |
| KR20020090687A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |