KR19990057381A - 반도체 소자의 미세패턴 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로, 특히 반도체 기판 상부에 유기기저층을 얇게 형성함으로서 접착력과 패턴 프로파일을 개선하여 습식증착시 발생하는 감광막패턴의 무너짐을 방지할 수 있는 기술에 관한 것이다.

이를 위해 본 발명은 반도체 기판의 표면을 HMDS용액으로 기상 처리한 다음, 반도체 기판과 감광막 사이의 접착력이 개선되도록 유기기저층을 코팅하고, 프리-베이크 공정을 실시한 후, 감광막을 도포하고 소프트-베이크 공정을 실시하여 솔벤트를 제거한 다음, 노광마스크를 이용하여 노광하고, 포스트-베이크 공정을 실시한 후, 감광막을 TMAH 용액으로 현상하고, D.I water 용액으로 세척하여 미세패턴을 형성함으로서 습식 증착시 발생하는 감광막패턴의 무너짐을 방지할 수 있는 반도체 소자의 미세패턴 제조방법을 제공한다.

Description

반도체 소자의 미세패턴 제조방법

본 발명은 반도체 소자의 미세패턴 제조방법에 관한 것으로, 특히 반도체 기판 상부에 유기기저층을 얇게 형성함으로서 접착력과 패턴 프로파일을 개선하여 습식증착시 발생하는 감광막패턴의 무너짐을 방지할 수 있는 기술에 관한 것이다.

최근, 반도체 장치의 초고집적화 추세는 미세패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 특히 감광막패턴의 형성공정은 반도체 장치의 제조공정에 있어서 매우 중요한 공정이다. 또한, 반도체 소자의 집적도가 증가할수록 캐패시터의 형성공정과 리소그래피의 기술은 고집적 메모리소자 실현의 관건이 되었다.

더구나, 반도체 소자가 기가(Giga)급 이상으로 초고집적화된 메모리 소자에는 저장전극 하부의 박막을 제조하기 위한 감광막 마스크의 형성시 후속공정을 고려해야 한다.

도 1a 내지 도 1c 는 종래의 반도체 기판에 형성된 감광막패턴이 무너지는 상태를 도시한 도면이다.

도 1a 및 도 1b 는 반도체 기판(10)상에 형성된 감광막(12)패턴이 고정되지 못하여 구부러지거나 부러진 상태를 나타낸다.

도 1c 는 반도체 기판(10)과 감광막(12) 패턴 사이의 접착력이 단단치 못하여 감광막(10) 패턴이 상기 반도체 기판(10)에 무너진 상태를 나타낸다.

도 1a 내지 도 1c에 도시된 바와 같이, 반도체 기판상에 형성되는 감광막패턴이 구부러지거나 부러지고, 떨어져 나가는 현상이 발생하는 데, 이러한 현상을 알·피·씨(Resist Pattern Collapse 이하, RPC) 현상이라고 한다.

그리고, 알·피·씨(RPC)현상은 0.2 ㎛이하에서 감광막패턴의 크기와 에스펙트비(Aspect Ratio)에 따라 발생하는 데, 에스펙트비(높이/폭)가 5 이상이고, 0.18 ㎛의 디지인룰을 가지는 1기가(G) 비트의 섬패턴(Island Pattern)에서의 에스펙트비가 3 이상이면 발생하게 된다.

다시 말해, RPC현상은 첫째, 레지스트패턴과 반도체 기판과의 접참력이 약하여 레지스트패턴이 반도체 기판으로 부터 탈리(peeling)되는 것이고, 둘째 레지스트패턴 자체가 물리적으로 단단치 못하여 패턴이 휘어지거나 부러지는 것이다.

이러한 RPC현상은 반도체 소자의 집적도가 높아질수록 문제점으로 대두되는데, 레지스트패턴의 에스펙트비가 커질수록 패턴과 패턴의 간격이 좁아질수록 더욱 심해지게 때문이다.

따라서, 반도체 기판의 종류에 따라 동일한 에스펙비를 가지는 감광막패턴을 형성시 종래의 습식 증착방식으로는 감광막패턴이 무너지는 현상을 방지하는 데 어려움이 있어 건식증착방식을 이용하게 되는데, 건식증착방식은 그에 따른 장비의 추가비용이 소요되는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 반도체 기판의 표면을 HMDS용액으로 기상 처리한 다음, 반도체 기판과 감광막 사이의 접착력이 개선되도록 유기기저층을 코팅하고, 프리-베이크 공정을 실시한 후, 감광막을 도포하고 소프트-베이크 공정을 실시하여 솔벤트를 제거한 다음, 노광마스크를 이용하여 노광하고, 포스트-베이크 공정을 실시한 후, 감광막을 TMAH 용액으로 현상하고, D.I water 용액으로 세척하여 미세패턴을 형성함으로서 습식 증착시 발생하는 감광막패턴의 무너짐을 방지할 수 있는 반도체 소자의 미세패턴 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 미세패턴 공정단면도

도 2a 내지 도 2c 는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도

<도면의 주요 부분에 대한 부호의 설명>

10, 30 : 반도체 기판 12, 34 : 감광막

32 : 유기기저층

상기 목적을 달성하기 위해 본 발명에 따르면,

반도체 소자의 미세패턴 제조 공정에 있어서;

반도체 기판의 표면을 HMDS용액으로 기상 처리하는 공정과,

상기 반도체 기판 상부에 유기기저층을 코팅하고, 프리-베이크 공정을 실시하는 공정과,

상기 유기기저층 상부에 감광막을 도포하는 공정과,

상기 감광막에 소프트-베이크 공정을 실시하여 솔벤트를 제거하는 공정과,

상기 감광막에 노광마스크를 이용하여 노광하고, 포스트-베이크 공정을 실시하는 공정과,

상기 감광막을 TMAH 용액으로 현상하고, D.I water 용액으로 세척하는 공정을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세패턴 제조방법에 대하여 상세히 설명을 하기로 한다.

도 2a 내지 도 2c 는 본 발명에 따른 반도체 소자의 미세패턴 제조공정도이다.

먼저, 반도체 기판(30)의 표면에 에이치.엠.디.에스(hexamethyldisilazane 이하, HMDS)이라는 접착력 증진제를 사용하여 감광막과의 접착력을 증진시키기 위해 기상 처리한다.

여기서, 상기 반도체 기판(30)은 금속(W, Al, TiN, Pt 등), 산화막(MTO, PE-TEOS), 비.피.에스.지(BoroPhosphoSilicate Glass 이하, BPSG)막, 피.에스.지(PhosphoSilicate Glass 이하, PSG)막을 사용한다.

다음, 상기 반도체 기판(30) 상부에 감광막과의 접착력을 좀 더 개선되도록 유기기저층(organic bottom layer, 32)을 코팅(coating)하고, 프리-베이크(pre-bake) 공정을 실시한다.

이 때, 상기 유기기저층(32)은 비.에이,알.씨(bottom anti reflective coating 이하, BARC) 물질 또는 유기(organic)물질로 100 ∼ 2000Å 두께로 형성한다.

여기서, 상기 유기기저층(32)은

구조로 이루어지며, 상기 R₁, R₃는 탄소수 6 내지 20 개의 아릴기 또는 아크릴레이트( -COOR" ) 이고, 상기 R₂, R_X는 수소, 탄소수 1 내지 10 개의 알킬기, 탄소수 6 내지 12 개의 아릴기 또는 탄소수 3 내지 9 개의 트리알킬실릴기를 나타낸다.

이 때, 상기 R" 는 탄소수 1 내지 10 개의 알킬기 또는 탄소수 6 내지 12 개의 아릴기 이고, x, y 는 0. 01 내지 0.99 의 몰분률을 나타낸다. (도 2a 참조)

그 다음, 상기 유기기저층(32) 상부에 감광막(34)을 도포한 다음, 소프트(soft)-베이크(bake) 공정을 실시하여 솔벤트(solvent)를 증발시킨다.

이 때, 상기 유기기저층(32)을 코팅한 다음 감광막(34)을 도포하게 되면, 반도체 기판(30)에 의한 패턴(pattern) 프로파일(profile)의 변형을 억제하여 패턴의 무너짐을 방지할 수 있다.

즉, 접착력을 증가시켜서 패턴의 무너짐을 제어하며, 패턴의 프로파일이 언더컷되어 있는 것을 수직(verticle)하게 해줌으로서 에스펙트비를 낮추어 주게 된다.(도 2b 참조)

다음, 상기 감광막(34)에 노광마스크(도시 안됨)를 이용하여 노광하고, 포스트(post)-베이크 공정을 실시한다.

그 다음, 상기 감광막(34)을 티.엠.에이.에이치(tetramethyl ammonium hydroxide 이하, TMAH) 용액으로 현상한 다음, 초순수(D.I water) 용액으로 세척공정을 실시한다.(도 2c 참조)

상기한 바와같이 본 발명에 따르면, 종래의 습식방법을 이용하여 미세패턴을 형성하여도 감광막패턴의 무너짐이 방지되므로 장비의 수명을 연장할 수 있고, 추가 장비구입에 따른 비용을 절감하는 효과가 있다.

Claims (5)

1. 반도체 소자의 미세패턴 제조 공정에 있어서;

   반도체 기판의 표면을 HMDS용액으로 기상 처리하는 공정과,

   상기 반도체 기판 상부에 유기기저층을 코팅하고, 프리-베이크 공정을 실시하는 공정과,

   상기 유기기저층 상부에 감광막을 도포하는 공정과,

   상기 감광막에 소프트-베이크 공정을 실시하여 솔벤트를 제거하는 공정과,

   상기 감광막에 노광마스크를 이용하여 노광하고, 포스트-베이크 공정을 실시하는 공정과,

   상기 감광막을 TMAH 용액으로 현상하고, D.I water 용액으로 세척하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
2. 제 1 항에 있어서, 상기 반도체 기판은 금속, 산화막, BPSG, PSG로 이루어진 군에서 임의로 선택되는 하나의 물질로 형성된 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
3. 제 1 항에 있어서, 상기 유기기저층은 BARC 물질 또는 유기물질로 100 ∼ 2000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
4. 제 1 항 또는 제 3 항에 있어서, 상기 유기기저층은

   구조로 이루어지며, 상기 R₁, R₃는 탄소수 6 내지 20 개의 아릴기 또는 아크릴레이트( -COOR" ) 이고, 상기 R₂, R_X는 수소, 탄소수 1 내지 10 개의 알킬기, 탄소수 6 내지 12 개의 아릴기 또는 탄소수 3 내지 9 개의 트리알킬실릴기를 나타내며, 이 때 상기 R" 는 탄소수 1 내지 10 개의 알킬기 또는 탄소수 6 내지 12 개의 아릴기 이고, x, y 는 0. 01 내지 0.99 의 몰분률을 나타내는 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.
5. 제 1 항에 있어서, 상기 감광막에 노광원으로 G, i-line, KrF, ArF, E-beam, X-ray 로 이루어진 군에서 임의로 선택되는 하나의 노광원을 사용하며, 0.3 ∼ 1.2μm 두께로 형성된 것을 특징으로 하는 반도체 소자의 미세패턴 제조방법.