KR102527983B1 - 반도체 장치의 미세 패턴 형성방법 - Google Patents
반도체 장치의 미세 패턴 형성방법 Download PDFInfo
- Publication number
- KR102527983B1 KR102527983B1 KR1020200146069A KR20200146069A KR102527983B1 KR 102527983 B1 KR102527983 B1 KR 102527983B1 KR 1020200146069 A KR1020200146069 A KR 1020200146069A KR 20200146069 A KR20200146069 A KR 20200146069A KR 102527983 B1 KR102527983 B1 KR 102527983B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- layer
- photoresist pattern
- forming
- spacer layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 126
- 239000004065 semiconductor Substances 0.000 title description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 138
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 121
- 239000000463 material Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000004528 spin coating Methods 0.000 claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 68
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 20
- -1 polysiloxane Polymers 0.000 claims description 19
- 239000002253 acid Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- 239000007864 aqueous solution Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 claims description 8
- 125000003118 aryl group Chemical group 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000006116 polymerization reaction Methods 0.000 claims description 6
- 229920001296 polysiloxane Polymers 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000009833 condensation Methods 0.000 claims description 4
- 230000005494 condensation Effects 0.000 claims description 4
- 125000000524 functional group Chemical group 0.000 claims description 4
- 125000005843 halogen group Chemical group 0.000 claims description 4
- 125000002704 decyl group Chemical group [H]C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])C([H])([H])* 0.000 claims 4
- 238000010438 heat treatment Methods 0.000 claims 2
- 230000003301 hydrolyzing effect Effects 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 229920002554 vinyl polymer Chemical group 0.000 claims 2
- 239000010410 layer Substances 0.000 description 93
- 239000000203 mixture Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000003960 organic solvent Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- 229920005573 silicon-containing polymer Polymers 0.000 description 5
- 125000000008 (C1-C10) alkyl group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000006482 condensation reaction Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002195 soluble material Substances 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- ZMANZCXQSJIPKH-UHFFFAOYSA-N Triethylamine Chemical compound CCN(CC)CC ZMANZCXQSJIPKH-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NQRYJNQNLNOLGT-UHFFFAOYSA-N Piperidine Chemical compound C1CCNCC1 NQRYJNQNLNOLGT-UHFFFAOYSA-N 0.000 description 2
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000004115 Sodium Silicate Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000003431 cross linking reagent Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- JQVDAXLFBXTEQA-UHFFFAOYSA-N dibutylamine Chemical compound CCCCNCCCC JQVDAXLFBXTEQA-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- WGYKZJWCGVVSQN-UHFFFAOYSA-N propylamine Chemical compound CCCN WGYKZJWCGVVSQN-UHFFFAOYSA-N 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 150000003242 quaternary ammonium salts Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 2
- 229910052911 sodium silicate Inorganic materials 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UEEJHVSXFDXPFK-UHFFFAOYSA-N N-dimethylaminoethanol Chemical compound CN(C)CCO UEEJHVSXFDXPFK-UHFFFAOYSA-N 0.000 description 1
- GSEJCLTVZPLZKY-UHFFFAOYSA-N Triethanolamine Chemical compound OCCN(CCO)CCO GSEJCLTVZPLZKY-UHFFFAOYSA-N 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 229960002887 deanol Drugs 0.000 description 1
- HPNMFZURTQLUMO-UHFFFAOYSA-N diethylamine Chemical compound CCNCC HPNMFZURTQLUMO-UHFFFAOYSA-N 0.000 description 1
- 239000012972 dimethylethanolamine Substances 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 150000003947 ethylamines Chemical class 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- GNVRJGIVDSQCOP-UHFFFAOYSA-N n-ethyl-n-methylethanamine Chemical compound CCN(C)CC GNVRJGIVDSQCOP-UHFFFAOYSA-N 0.000 description 1
- 150000003141 primary amines Chemical class 0.000 description 1
- 150000003335 secondary amines Chemical class 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 235000019795 sodium metasilicate Nutrition 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 150000003512 tertiary amines Chemical class 0.000 description 1
- 229940073455 tetraethylammonium hydroxide Drugs 0.000 description 1
- LRGJRHZIDJQFCL-UHFFFAOYSA-M tetraethylazanium;hydroxide Chemical compound [OH-].CC[N+](CC)(CC)CC LRGJRHZIDJQFCL-UHFFFAOYSA-M 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명의 미세 패턴 형성방법은, 기판 상에, 가공될 대상층, 및 대상층을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴을 덮도록 스페이서 물질을 스핀 코팅하여 스페이서층을 형성하는 단계, 포토레지스트 패턴의 상부가 노출되도록 스페이서층을 부분적으로 제거하는 단계, 스페이서층의 일부를 경화시켜 포토레지스트 패턴의 측면에 경화층을 형성하는 단계, 경화되지 않은 스페이서층과 포토레지스트 패턴을 제거하여 스페이서를 형성하는 단계, 및 스페이서를 마스크로 하여 대상층을 패터닝하는 단계를 포함한다.
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로, 보다 상세하게는, 반도체 장치의 미세 패턴 형성방법에 관한 것이다.
전자 장치의 회로를 반도체기판에 집적할 때, 제한된 면적내에 보다 많은 수의 패턴들을 집적하고자 노력하고 있다. 전자 장치 또는 반도체 장치의 집적도가 증가하면서, 보다 미세한 패턴을 구현하고자 노력하고 있다. 수 내지 수십 나노미터(㎚) 크기의 나노 스케일(nano scale)의 선폭(CD: Critical Dimension)으로 반도체 장치의 회로를 형성하기 위해 미세 패턴을 구현하기 위한 다양한 새로운 기술들이 시도되고 있다.
반도체 장치의 미세 패턴을 단순히 포토리소그래피(photolithography) 기술에 의존하여 형성할 때, 리소그래피 장비의 이미지 분해능의 한계로 인해 보다 미세한 크기의 패턴을 구현하는 데 제약이 있다. 포토리소그래피 기술에 사용되는 광원의 파장 및 광학 시스템의 해상 한계로 인한 분해능 제약을 극복하여 미세 패턴들을 구현하기 위하여, 더블 패터닝 기술(Double Patterning Technology, 이하 "DPT"라 함)과 같은 차세대 패터닝 기술이 시도되고 있다. 또한, 스페이서 형상을 이용한 패터닝 기술(Spacer Patterning Technology; 이하 "SPT"라 함)이 시도되고 있다. 더하여, DPT, SPT 등의 다양한 차세대 패터닝 기술을 결합하여 보다 다양한 미세 패턴들을 형성하는 데 적용하고자 노력하고 있다.
한편, 노광 장비의 한계 해상도를 넘어서는 미세 패턴에 대한 포토리소그라피의 광학적 한계를 극복하기 위하여, 감광막 패턴을 형성한 다음 이 감광막 패턴을 감광막의 유리 전이 온도 이상으로 가열하여 리플로우(reflow)시켜 미세 감광막 패턴을 형성하는 공정과, RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 물질을 이용한 공정 등이 사용되고 있다. 그러나, 감광막 리플로우나 RELACS 공정의 경우 해상도 한계 및 감광막 체적 감소로 인해 30nm 수준의 미세 패턴을 구현하는 것은 거의 불가능한 것으로 알려지고 있다.
본 발명이 해결하고자 하는 과제는 노광장비의 한계를 극복하여 미세 패턴을 형성할 수 있는 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는 공정이 단순하고 공정 트랙(track)간 이동에 의한 패턴 소실없이 동일한 트랙에서 이루어질 수 있는 미세 패턴 형성방법을 제공하는 데 있다.
본 발명의 일 관점에 따른 미세 패턴 형성방법은, 기판 상에, 가공될 대상층, 및 상기 대상층을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 덮도록 스페이서 물질을 스핀 코팅하여 스페이서층을 형성하는 단계; 상기 포토레지스트 패턴의 상부가 노출되도록 상기 스페이서층을 부분적으로 제거하는 단계; 상기 스페이서층의 일부를 경화시켜 상기 포토레지스트 패턴의 측면에 경화층을 형성하는 단계; 경화되지 않은 상기 스페이서층과 포토레지스트 패턴을 제거하여 스페이서를 형성하는 단계; 및 상기 스페이서를 마스크로 하여 상기 대상층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 관점에 따른 미세 패턴 형성방법은, 기판 상에, 가공될 대상층, 및 상기 대상층을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 덮도록 스페이서 물질을 스핀 코팅하여 스페이서층을 형성하는 단계; 상기 포토레지스트 패턴의 상부가 노출되도록 상기 스페이서층을 부분적으로 제거하는 단계; 상기 스페이서층의 일부를 경화시켜 상기 포토레지스트 패턴의 측면에 경화층을 형성하는 단계; 경화되지 않은 상기 스페이서층과 포토레지스트 패턴을 제거하여 제1 스페이서를 형성하는 단계; 상기 제1 스페이서의 측면에 제2 스페이서를 형성한 다음 제1 스페이서를 제거하는 단계; 상기 제2 스페이서를 마스크로 하여 상기 대상층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 증착 및 에칭법이 아닌 스핀 코팅법으로 스페이서를 형성하므로 공정을 단순화할 수 있으며, 모든 공정이 동일한 트랙(track) 내에서 진행되므로 UPH 및 트랙간 이동에 따른 패턴 소실을 방지할 수 있고, 스핀 코팅의 장점인 두께 균일도를 확보할 수 있다. 또한, 스페이서가 곧은(straight) 모양으로 구현이 가능하고 두께 균일도가 양호하므로 패턴 균일도 문제를 개선할 수 있다. 또한, 포토레지스트 패턴의 측면에 제1 스페이서를 형성하고 제1 스페이서 측면에 더블 SPT 공정을 위한 제2 스페이서를 형성하므로, 더블 SPT 공정을 위한 추가 하드마스크 형성 공정을 생략할 수 있으므로 공정을 단순화하며 공정시간도 단축시킬 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 미세 패턴 형성방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 미세 패턴 형성방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 미세 패턴 형성방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
이하, 첨부한 도면을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세히 설명한다. 본 발명의 예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 또한, 반도체 소자는 DRAM이나 SRAM, FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 소자이거나 논리 집적회로가 집적된 로직(logic) 소자일 수 있다.
반도체 장치의 제조 공정에서 미세 패턴 형성방법으로 널리 사용되는 SPT는 포토리소그래피 공정을 이용하여 소정 피치(pitch)로 반복되는 중심 패턴을 형성한 후, 중심 패턴의 양 측벽에 각각 스페이서를 형성하고, 중심 패턴을 제거한 다음 스페이서들을 하드마스크로 이용하여 피식각막을 패터닝하는 방법이다. 일반적으로, SPT에 사용되는 스페이서는 초저온 산화막(ultra low temperature oxide: ULTO)이라는 물질을 증착한 후 식각하여 형성하고 있다. 이 경우, 증착속도에 따른 UPH, 스페이서 물질층의 두께 불균일 등이 발생할 수 있으며, 후속 식각공정에서 식각 조건 제어 등을 통해 이를 보완하여야 한다.
본 발명에서는 스페이서층을 스핀 코팅(spin coating) 방식으로 형성하여 ULTO 증착 및 식각 공정없이 단순화된 SPT 공정을 구현하는 방법을 제시한다. 본 발명에 의하면, 증착법이 아닌 스핀 코팅법으로 스페이서를 형성하므로 포토레지스트 패턴을 형성하는 공정과 스페이서를 형성하는 공정이 동일한 트랙(track) 안에서 진행되되로 UPH 및 이동에 대한 패턴 소실을 방지할 수 있고, 스핀 코팅의 장점인 두께 균일도를 확보할 수 있다. 또한, 종래에는 스페이서의 패턴 프로파일의 문제로 더블(double) SPT 공정에 적용시 패턴 균일도에 문제가 발생하였지만 본 발명에 의하면 패턴 프로파일이 곧은(straight) 모양으로 구현이 가능하고 추가 공정 확장시 DPT 또는 QPT에 비해 공정을 획기적으로 단축할 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 미세 패턴 형성방법을 설명하기 위하여 개략적으로 도시한 단면도들이다.
먼저, 도 1은 기판(100) 상에 피가공 대상층(102)과 포토레지스트(photoresist) 막(104)을 형성하는 단계를 나타낸다.
도 1을 참조하면, 기판(100) 상에 미세 패턴으로 구현될 피가공 대상층(102)을 형성하고, 상기 피가공 대상층(102) 상에 포토레지스트를 소정 두께 도포하여 포토레지스트막(104)을 형성한다. 기판(100)은 특별히 제한되지 않지만, 반도체 집적회로 소자의 제조에 사용되는 기판으로서, 예를 들어 실리콘산화막, 실리콘질화막 또는 실리콘산질화막으로 피복되어 있을 수도 있는 실리콘 웨이퍼와 같은 반도체기판, 또는 LCD, PDP 등을 위한 유리(glass) 기판 등을 포함할 수 있다. 그리고, 상기 기판(100) 상에는 전도성 막, 배선, 반도체층 등이 형성될 수 있다. 상기 기판(100)이 피가공 대상층일 수 있다. 즉, 실리콘산화막, 실리콘질화막 또는 실리콘산질화막으로 피복되어 있을 수도 있는 실리콘 웨이퍼와 같은 반도체기판, LCD, PDP 등을 위한 유리(glass) 기판 등이 피가공 대상층이 될 수 있다. 이때에는 피가공 대상층(102)이 형성되지 않는다.
상기 피가공 대상층(102)은 본 발명의 실시예에 따른 미세 패턴 형성방법에 따라 최종적으로 미세 패턴으로 패터닝될 대상층이다. 피가공 대상층(102)은 예를 들어 탄소 코팅층일 수 있다. 탄소 코팅층은 공지의 방법, 예를 들어 스핀 코팅(spin coating)으로 코팅하여 형성되고, 프리베이킹하여 성막될 수 있다. 또한, 화학기상증착(CVD) 방법 또는 원자층 증착(ALD) 방법에 의해 형성될 수도 있다.
상기 포토레지스트막(104)은, 예를 들어 i선, 원자외선, KrF 엑시머 레이저 빔, ArF 엑시머 레이저 빔, X선, 전자 빔용 포토레지스트 등으로 형성할 수 있다. 상기 포토레지스트막(104)은 포지티브(positive) 또는 네거티브(negative) 레지스트로 형성될 수 있다. 상기 포토레지스트막(104)은 공지된 방법, 예를 들어 스핀 코팅(spin coating) 방법으로 상기 피가공 대상층(102) 상에 도포될 수 있다. 상기 포토레지스트막(104)을 형성하기 전에, 피가공 대상층(102) 상에 반사방지막(anti reflection coating; ARC)을 형성할 수 있다.
도 2는 포토레지스트막을 베이크(bake), 노광 및 현상하여 포토레지스트 패턴(104-1)을 형성하는 단계를 나타낸다.
도 2를 참조하면, 도 1의 단계에서 형성된 상기 포토레지스트막을, 예를 들어 70℃~ 140℃ 정도의 베이킹 온도에서 약 1분간 프리-베이킹(pre-baking)한 후, 자외선, 예를 들어 g선 및 i선, 원자외선, KrF 엑시머 레이저빔, ArF 엑시머 레이저빔, X선, 전자 빔, 극자외선(EUV) 등에 노출시키고, 임의로(예를 들어, 50℃ 이상 140℃ 이하의 베이킹 온도에서) 베이킹(PEB)을 실시한 후, 예를 들어 패들 현상에 의해 현상을 실시하여, 포토레지스트 패턴(104-1)을 형성한다.
포토레지스트의 현상은 일반적으로 알칼리성 현상액을 사용하여 이루어진다. 상기 포토레지스트로서 포지티브(positive) 포토레지스트를 사용하는 경우, 상기 현상에 사용되는 현상액으로, 예를 들어, 수산화나트륨, 수산화칼륨, 탄산나트륨, 규산나트륨, 메타규산나트륨, 암모니아수 등의 무기알칼리류, 에틸아민, n-프로필아민 등의 제1 아민류, 디에틸아민, 디-n-부틸아민 등의 제2 아민류, 트리에틸아민, 메틸디에틸아민 등의 제3 아민류, 디메틸에탄올아민, 트리에탄올아민 등의 알코올아민류, 테트라메틸암모늄하이드록시드, 테트라에틸암모늄하이드록시드, 콜린 등의 제4급암모늄염, 피롤, 피페리딘 등의 환상 아민류, 등의 알칼리류의 수용액을 사용할 수 있다. 또한, 이 알칼리류의 수용액에 이소프로필알코올 등의 알코올류, 비이온계 등의 계면활성제를 적당량 첨가하여 사용할 수도 있다. 이들 중에서 바람직한 현상액은 제사급암모늄염의 수용액, 더욱 바람직하게는 테트라메틸암모늄하이드록시드의 수용액이다.
또한, 형성되는 포토레지스트 패턴(104-1)의 형상으로서, 예를 들어, 라인(line) 형상 및 기둥(pillar) 형상, 그리고 홀(hole) 패턴을 들 수 있다. 라인상의 포토레지스트 패턴을 형성하는 경우, 고립 라인 패턴 및 라인 앤드 스페이스(line and space) 패턴의 어느 것을 형성해도 된다. 라인 상의 포토레지스트 패턴의 형상은 직선으로 한정되지 않고 절곡된 형상일 수도 있다.
상기 포토레지스트에 대한 현상 후, 세정액을 사용하여 포토레지스트 패턴(104-1)의 세정(세척)을 실시한다. 상기 세정에 사용되는 린스액으로서, 예를 들어, 계면활성제를 포함하는 수용액, 순수, 및 초순수를 사용할 수 있다. 여기서, 사용될 포토레지스트 조성물은 특별히 제한되지 않고, 포지티브형 또는 네가티브형 중 하나일 수 있지만, 바람직하게는 포지티브형이 본 실시예의 패턴 형성 방법에서 사용된다. 후속 공정에서 상기 포토레지스트 패턴(104-1)의 양 측면에 스페이서가 형성되고 이 스페이서를 마스크로 사용하여 피가공 대상층(102)이 패터닝되므로, 구현하고자 하는 패턴의 크기 및 간격을 고려하여 포토레지스트 패턴(104-1)의 두께 및 간격을 결정하는 것이 바람직하다.
도 3은 포토레지스트 패턴(104-1)을 덮는 ULTO 스킵 물질 (ULTO skip material; 이하, "USM"이라 함) 막(106)을 형성하는 단계를 나타낸다.
도 3을 참조하면, 포토레지스트 패턴(104-1)이 형성되어 있는 기판의 결과물 상에 USM을 소정 두께 도포하여 상기 포토레지스트 패턴(104-1)을 덮는 USM층(106)을 형성한다. 상기 USM층(106)은 포토레지스트 패턴(104-1)의 측면에 스페이서를 형성하기 위한 물질층으로서, 스핀 온 코팅(spin on coating) 방법으로 성막이 가능하며 현상(develop) 및 베이크(bake) 공정으로 포토레지스트 패턴(104-1)의 측면에 스페이서를 형성할 수 있는 물질로 형성한다. 또한, 상기 포토레지스트 패턴(104-1)의 측면에 형성되는 스페이서를 마스크로 이용하여 피가공 대상층(102)을 패터닝하므로, 상기 피가공 대상층(102)에 대해 식각 선택비를 갖는 물질로 형성할 수 있다. 이러한 물질로서 지용성 재료를 사용할 수 있고, 지용성 재료로서 실리콘 폴리머(polymer) 물질이 사용될 수 있다. 실리콘 폴리머 물질은 폴리실록산계 폴리머를 유기 용매에 용해시킨 지용성 조성물로서, 하기 화학식 1로 나타내어지는 가수분해성 실란 화합물, 및 하기 화학식 2로 나타내어지는 가수분해성 실란 화합물로 이루어지는 군에서 선택되는 적어도 1종을 가수분해 축합시켜 얻어지는 폴리실록산계 화합물일 수 있다.
[화학식 1]
[화학식 2]
상기 화학식 1에서, R, R1, R2는 각각 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기이다. 또한, 상기 화학식 2에서, X는 할로겐 원자, -OR1은 작용기이며, R1은 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기이다. 바람직하게, 상기 조성물은 가교제 및 산 발생제를 더 포함할 수 있다. 산 발생제로는, 광선의 조사에 의해 산을 발생시키는 광산발생제, 또는 열적 반응에 의해 산을 발생시키는 열산발생제를 포함할 수 있다.
상기 USM층(106)을 형성하기 위한 도포 공정은 상기 포토레지스트 패턴(104-1)을 형성한 트랙(track) 장비 내에서 스핀 온 코팅(spin on coating) 방법으로 간단하게 수행할 수 있다. 예를 들어, 포토레지스트 패턴(104-1)이 형성되어 있는 기판을 약 300rpm ~ 4,000rpm으로 회전시키면서 기판의 결과물 상에 USM용 실리콘 폴리머 조성물을 떨어뜨려 스프레딩(spreading)하는 방법, 기판을 고정하고 기판 표면에 조성물을 떨어뜨린 뒤 기판을 약 300rpm ~ 4,000rpm으로 회전시켜 상기 조성물을 스프레딩하는 방법 등의 방법으로 USM층(106)을 형성할 수 있다. 이와 같이 스페이서 형성을 위한 물질층을 종래의 증착 방법이 아닌 스핀 코팅 방식으로 형성하면, 확산, 식각 등과 같이 다른 트랙(track)에서 진행되는 공정이 필요하지 않으며 스페이서 형성을 위한 모든 과정이 동일한 트랙(track) 안에서 진행되므로 UPH, 이동에 따른 패턴 소실을 줄일 수 있다. 또한, 스핀 코팅 방식의 장점인 균일한 USM층(106) 두께를 확보할 수 있으며, 포토레지스트 패턴(104-1)의 측면에 고르게 코팅되어, 결과적으로 양호한 측면 프로파일을 갖는 스페이서를 형성할 수 있다.
상기 USM층(106)은 포토레지스트 패턴(104-1)을 덮을 수 있는 두께로 형성할 수 있다. 구체적으로, USM층(106)은 포토레지스트 패턴(104)보다 0 ~ 1,000Å 정도 더 두껍게, 바람직하게는 포토레지스트 패턴(104-1)보다 200 ~ 500Å 정도 더 두껍게 형성하는 것이 바람직하다.
도 4a는 포토레지스트 패턴(104-1)의 상부를 노출시키고 포토레지스트 패턴(104-1)의 측면에 USM 경화층(106-1)을 형성하는 단계를 나타내고, 도 4b는 포토레지스트 패턴(104-1) 측면에 USM 경화층(106-1)이 형성되는 과정을 도식적으로 나타낸다.
도 4a 및 도 4b를 참조하면, USM층(106)을 부분적으로 제거하여 포토레지스트 패턴(104-1)의 상부를 노출시킨다. 구체적으로, 포토레지스트 패턴(104-1)을 덮도록 형성된 USM층(106)에 현상액을 투하하여 USM층(106)을 소정 두께 제거함으로써 포토레지스트 패턴(104-1)의 상부를 노출시킨다. 이 때, USM층(106)은 형성하고자 하는 스페이서의 높이를 고려하여 포토레지스트 패턴(104-1) 높이의 0 ~ 90%까지 제거할 수 있다. 바람직하게는, 포토레지스트 패턴(104-1) 높이의 10 ~ 50% 정도 제거할 수 있다. 또한, 상기 USM층(106)을 부분적으로 제거하는 공정은 -10 ~ 200℃의 온도에서 수행할 수 있는데, 바람직하게는 15 ~ 30℃ 정도의 온도에서 수행할 수 있다. 또한, 상기 USM층(106)을 부분적으로 제거하는 공정은 0 ~ 600초(0은 제외) 동안 수행할 수 있는데, 바람직하게는 30 ~ 300초 정도 수행할 수 있다. 상기 USM층(106)을 부분적으로 제거하기 위한 현상액으로, 염기성 수용액을 사용할 수 있다. 상기 염기성 수용액으로, 예를 들어 수산화나트륨, 테트라메틸암모늄 하이드록사이드(TMAH) 등의 수용액이 사용될 수 있다.
계속해서, 베이크 공정을 진행하여 포토레지스트 패턴(104-1) 인근의 USM층을 경화시킨다. 베이크 공정은 일반적으로 대략 25℃ ~ 200℃의 온도에서 이루어지며, 보다 바람직하게는 25℃ ~ 160℃의 온도에서 수행할 수 있다. 베이크 시간은 일반적으로 30초 ~ 300초이며, 보다 바람직하게는 30초 ~ 180초 동안 실시할 수 있다. 이 베이크 과정에서, 도 4b에 도시된 바와 같이, 포토레지스트 패턴(104-1)의 산(acid, H+)이 USM층(106)으로 확산되어 USM의 고분자 반응을 유도하고, 이에 따라 포토레지스트 패턴(104-1) 인근의 USM 분자들이 축합 반응에 의해 크기가 커지게 된다. 결과적으로 포토레지스트 패턴(104-1) 인근에는 축합반응에 의해 경화된 부분(106-1)이 형성되며, 이 경화된 부분(106-1)이 후속 포토레지스트 패턴(104-1) 및 미경화된 USM층(106)을 제거하는 과정 후 스페이서 형태로 잔류하게 된다. USM 분자들의 경화 정도에 따라 스페이서의 크기를 조절할 수 있다. 즉, 형성하고자 하는 스페이서의 두께를 고려하여 상기 베이크 공정의 온도, 시간 등을 적절하게 조절할 수 있다.
도 5는 포토레지스트 패턴을 제거하여 스페이서들(106-1)을 형성하는 단계를 나타낸다.
도 5를 참조하면, 포토레지스트 제거 공정에서 많이 사용되는 PGMEA와 같은 유기 용매를 사용하여 포토레지스트 패턴(도 4a 및 도 4b의 104-1)을 스트립(strip)하여 제거한다. 이 때, 포토레지스트 패턴들 사이의 미경화된 USM(도 4a 및 도 4b의 106)도 포토레지스트 패턴과 함께 제거되지만, 포토레지스트 패턴 인근에 형성된 USM 경화층은 스페이서(106-1)로 잔류하게 된다. 상기 포토레지스트 패턴을 제거하는 공정은 유기 용매를 사용하는 방법 외에, 예를 들어, O2와 N2의 혼합가스, 또는 O2 가스를 이용한 드라이 에칭 방법으로도 행해질 수 있다.
도 6은 스페이서들을 마스크로 하여 피가공 대상층을 패터닝하여 미세 패턴을 구현하는 단계를 나타낸다.
도 6을 참조하면, 상기 스페이서(도 5의 106-1)를 마스크로 사용하여, 피가공 대상층의 노출된 부분을 식각하여 제거한다. 상기 피가공 대상층에 대한 식각공정은 습식 식각 또는 건식 식각으로 진행할 수 있는데, 피가공 대상층을 구성하는 물질에 따라 적절한 식각 방법을 사용할 수 있다. 피가공 대상층을 패터닝한 후 스페이서는 제거된다.
이와 같은 본 발명의 일 실시예의 미세 패턴 형성방법에 따르면, 포토레지스트 패턴이 형성된 기판 상에 스페이서 물질로서, 스핀 코팅으로 성막이 가능하며 산(acid)에 의해 중합 반응을 일으켜 경화되는 물질, 즉 USM을 스핀 코팅(spin coating) 방식으로 도포하여 스페이서층을 형성하고, 열적 또는 광학적 베이크 공정으로 포토레지스트 패턴의 인근 측면에서만 USM의 경화방응을 유도하여 스페이서를 형성한다. 본 발명에 의하면, 증착 및 에칭법이 아닌 스핀 코팅법으로 스페이서를 형성하므로 공정을 단순화할 수 있다. 또한, 스페이서 형성을 위한 모든 공정이 동일한 트랙(track) 안에서 진행되므로 UPH 및 트랙간 이동에 따른 패턴 소실을 방지할 수 있고, 스핀 코팅의 장점인 두께 균일도를 확보할 수 있다. 또한, 스페이서의 프로파일이 곧은(straight) 형태로 구현이 가능하고 추가 공정 확장시 DPT 또는 QPT에 비해 공정을 획기적으로 단축할 수 있다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 미세 패턴 형성방법을 설명하기 위하여 개략적으로 도시한 단면도들이다. 본 실시예에서는 도 1 내지 도 6을 참조하여 설명한 본 발명의 미세 패턴 형성방법을 더블 SPT 공정에 적용한 예를 설명한다. 도 1 내지 도 6과 동일한 참조번호는 동일한 부분을 나타내며, 상세한 설명은 생략하기로 한다.
도 7을 참조하면, 기판(100) 상에 피가공 대상층(102)을 형성하고, 상기 피가공 대상층(102) 상에 포토레지스트를 소정 두께 도포한 후 현상하여 포토레지스트 패턴(104-1)을 형성한다. 도시되지는 않았지만, 상기 포토레지스트를 도포하기 전에, 상기 대상층(102) 상에 반사방지막을 더 형성할 수 있다. 상기 포토레지스트 패턴(104-1)은 이후에 형성될 스페이서의 두께, 간격 등을 고려하여 그 폭과 간격 등을 조절할 수 있다.
도 8을 참조하면, 포토레지스트 패턴(104-1)을 덮도록 기판의 결과물 상에 USM층(106)을 형성하고, 상기 USM층(106)의 소정 두께가 제거되도록 부분적 현상을 실시한다. 상기 USM층(106)은 포토레지스트 패턴(104-1)의 측면에 스페이서를 형성하기 위한 물질층으로서, 스핀 온 코팅 방법으로 성막이 가능하며 현상 및 베이크 공정으로 포토레지스트 패턴(104-1)의 측면에 스페이서를 형성할 수 있는 물질로 형성한다. 또한, 상기 포토레지스트 패턴(104-1)의 측벽에 형성되는 스페이서를 마스크로 이용하여 피가공 대상층(102)을 패터닝하므로, 상기 피가공 대상층(102)에 대해 식각 선택비를 갖는 물질로 형성할 수 있다. 이러한 물질로서 지용성 재료를 사용할 수 있고, 지용성 재료로서 실리콘 폴리머(polymer) 물질이 사용될 수 있다. 실리콘 폴리머 물질은 폴리실록산계 폴리머를 유기 용매에 용해시킨 지용성 조성물로서, 하기 화학식 1로 나타내어지는 가수분해성 실란 화합물, 및 하기 화학식 2로 나타내어지는 가수분해성 실란 화합물로 이루어지는 군에서 선택되는 적어도 1종을 가수분해 축합시켜 얻어지는 폴리실록산계 화합물일 수 있다.
[화학식 1]
[화학식 2]
상기 화학식 1에서, R, R1, R2는 각각 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기이다. 또한, 상기 화학식 2에서, X는 할로겐 원자, -OR1은 작용기이며, R1은 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기이다. 바람직하게, 상기 조성물은 가교제 및 산 발생제를 더 포함할 수 있다. 산 발생제로는, 광선의 조사에 의해 산을 발생시키는 광산발생제, 또는 열적 반응에 의해 산을 발생시키는 열산발생제를 포함할 수 있다.
상기 USM층(106)을 형성하는 방법은 첫 번째 실시예의 방법과 동일할 수 있다. 스페이서 형성을 위한 물질층을 증착 방법이 아닌 스핀 코팅 방식으로 형성하면, 확산, 식각 등과 같이 다른 트랙(track)에서 진행되는 공정이 필요하지 않으며 스페이서 형성을 위한 모든 과정이 동일한 트랙 안에서 진행되므로 UPH, 이동에 따른 패턴 소실을 줄일 수 있다. 또한, 스핀 코팅 방식의 장점인 균일한 USM층(106) 두께를 확보할 수 있으며, 포토레지스트 패턴(104-1)의 측면에 고르게 코팅되어, 양호한 프로파일을 갖는 스페이서를 형성할 수 있다.
포토레지스트 패턴(104-1)을 덮도록 형성된 USM층(106)에 현상액을 투하하여 USM층(106)을 소정 두께 제거함으로써 포토레지스트 패턴(104-1)의 상부를 노출시킨다. 이 때, USM층(106)은 형성하고자 하는 스페이서의 높이를 고려하여 포토레지스트 패턴(104-1) 높이의 0 ~ 90%까지 제거할 수 있다. 바람직하게는, 포토레지스트 패턴(104-1) 높이의 10 ~ 50% 정도 제거할 수 있다. 또한, 상기 USM층(106)을 부분적으로 제거하는 공정은 -10 ~ 200℃의 온도에서 수행할 수 있는데, 바람직하게는 15 ~ 30℃ 정도의 온도에서 수행할 수 있다. 또한, 상기 USM층(106)을 부분적으로 제거하는 공정은 0 ~ 600초(0은 제외) 동안 수행할 수 있는데, 바람직하게는 30 ~ 300초 정도 수행할 수 있다. 상기 USM층(106)을 부분적으로 제거하기 위한 현상액으로, 염기성 수용액을 사용할 수 있다. 상기 염기성 수용액으로, 예를 들어 수산화나트륨, 테트라메틸암모늄 하이드록사이드(TMAH) 등의 수용액이 사용될 수 있다.
계속해서, 베이크 공정을 진행하여 포토레지스트 패턴(104-1) 인근의 USM층을 경화시킨다. 베이크 공정은 일반적으로 대략 25℃ ~ 200℃의 온도에서 이루어지며, 보다 바람직하게는 25℃ ~ 160℃의 온도에서 수행할 수 있다. 베이크 시간은 일반적으로 30초 ~ 300초이며, 보다 바람직하게는 30초 ~ 180초 동안 실시할 수 있다. 이 베이크 과정에서, 포토레지스트 패턴(104-1)의 산(acid, H+)이 USM층(106)으로 확산되어 USM의 고분자 반응을 유도하고, 이에 따라 포토레지스트 패턴(104-1) 인근의 USM 분자들이 축합 반응에 의해 크기가 커지게 된다. 결과적으로 포토레지스트 패턴(104-1) 인근에는 축합반응에 의해 경화된 부분(106-1)이 형성되며, 이 경화된 부분(106-1)이 후속 포토레지스트 패턴(104-1) 및 미경화된 USM층(106)을 제거하는 과정에서 스페이서 형태로 잔류하게 된다. USM 분자들의 경화 정도에 따라 스페이서의 크기를 조절할 수 있다. 즉, 형성하고자 하는 스페이서의 두께를 고려하여 상기 베이크 공정의 온도, 시간 등을 적절하게 조절할 수 있다.
도 9를 참조하면, 포토레지스트 제거 공정에서 많이 사용되는 PGMEA와 같은 유기 용매를 사용하여 포토레지스트 패턴(도 8의 104-1)을 스트립(strip)하여 제거한다. 이 때, 포토레지스트 패턴들 사이의 미경화된 USM(도 8의 106)도 포토레지스트 패턴과 함께 제거되지만, 포토레지스트 패턴 인근에 형성된 USM 경화층은 제1 스페이서(106-1)로 잔류하게 된다. 상기 포토레지스트 패턴을 제거하는 공정은 유기 용매를 사용하는 방법 외에, 예를 들어, O2와 N2의 혼합가스, 또는 O2 가스를 이용한 드라이 에칭 방법으로도 행해질 수 있다.
다음에, 제1 스페이서(106-1)가 형성된 기판의 결과물 상에 스페이서 물질을 소정 두께 형성한 다음 에치백 또는 이방성 식각하여 제1 스페이서(106-1)의 측면에 제2 스페이서(110)를 형성한다. 제2 스페이서(110)를 형성하기 위한 스페이서 물질로, 반도체 공정에서 스페이서 물질로 널리 사용되는, 예를 들어 초저온 산화막(ultra-low temperature oxide: ULTO)을 사용할 수 있다.
도 10을 참조하면, 제1 스페이서들을 제거하여 제2 스페이서들(도 9의 110) 사이의 피가공 대상층을 노출시킨다음, 제2 스페이서를 마스크로 사용하여 피가공 대상층의 노출된 부분을 식각하여 제거한다. 상기 피가공 대상층에 대한 식각공정은 습식 식각 또는 건식 식각으로 진행할 수 있는데, 피가공 대상층을 구성하는 물질에 따라 적절한 식각 방법을 사용할 수 있다. 피가공 대상층을 패터닝한 후, 마스크로 사용된 제2 스페이서를 제거하면, 도 6에 도시된 미세 패턴(102-1)보다 더욱 미세화된 패턴(102-2)을 구현할 수 있다.
본 발명의 다른 실시예의 미세 패턴 형성방법에 따르면, USM을 스핀 코팅하여 형성된 제1 스페이서가 곧은(straight) 프로파일로 형성되고 두께 균일도가 우수하므로, 더블 SPT 공정에 적용시 패턴 균일도의 문제가 없어 초고집적 반도체 소자 제조를 위한 미세 패턴을 구현할 수 있다.
이상 살펴본 바와 같이, 상술한 본 발명의 미세 패턴 형성방법에 따르면, 포토레지스트 패턴이 형성된 기판 상에 스핀 코팅으로 성막이 가능하며 산(acid)에 의해 중합 반응을 일으켜 경화되는 물질, 즉 USM을 스핀 코팅 방식으로 도포하여 스페이서 물질층을 형성하고, 열적 또는 광학적 베이크 공정으로 포토레지스트 패턴의 인근 측면에서만 USM의 경화반응을 유도하여 스페이서를 형성한다. 본 발명에 의하면, 증착 및 에칭법이 아닌 스핀 코팅법으로 스페이서를 형성하므로 공정을 단순화할 수 있으며, 스페이서 형성을 위한 모든 공정이 동일한 트랙(track) 내에서 진행되므로 UPH 및 트랙간 이동에 따른 패턴 소실을 방지할 수 있고, 스핀 코팅의 장점인 두께 균일도를 확보할 수 있다. 또한, 종래의 SPT 공정에서는 스페이서의 패턴 프로파일의 문제로 더블 SPT 공정에 적용시 패턴 균일도에 문제가 발생하였지만, 본 발명에 의하면 스페이서가 곧은(straight) 모양으로 구현이 가능하고 두께 균일도가 양호하므로 이러한 패턴 균일도 문제를 개선할 수 있다. 또한, 종래에는 더블 SPT 공정을 위해서 서브 하드마스크(sub hard mask)층을 형성하여야 하지만, 본 발명의 경우 포토레지스트 패턴의 측면에 제1 스페이서를 형성하고 제1 스페이서 측면에 더블 SPT 공정을 위한 제2 스페이서를 형성하므로, 공정을 크게 단순화할 수 있으며 공정시간도 크게 단축시킬 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Claims (15)
- 기판 상에, 가공될 대상층, 및 상기 대상층을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 덮도록 스페이서 물질을 스핀 코팅하여 스페이서층을 형성하는 단계;
상기 포토레지스트 패턴의 상부가 노출되도록 상기 스페이서층을 부분적으로 제거하되, 상기 스페이서층을 상기 포토레지스트 패턴 높이의 10~50%만큼 제거하는 단계;
상기 스페이서층의 일부를 경화시켜 상기 포토레지스트 패턴의 측면에 경화층을 형성하는 단계;
경화되지 않은 상기 스페이서층과 포토레지스트 패턴을 제거하여 스페이서를 형성하는 단계; 및
상기 스페이서를 마스크로 하여 상기 대상층을 패터닝하는 단계를 포함하는 것을 특징으로 하는,
미세 패턴 형성방법. - 제1항에 있어서,
상기 스페이서 물질은, 스핀 코팅으로 성막이 가능하며, 상기 스페이서층을 경화시키는 과정에서 상기 포토레지스트 패턴으로부터 확산된 산(acid)에 의해 중합반응이 일어날 수 있는 물질인,
미세 패턴 형성방법. - 제2항에 있어서,
상기 스페이서 물질은 하기 (화학식 1)로 나타내는 가수 분해성 실란 화합물, 및 하기 (화학식 2)로 나타내는 가수분해성 실란 화합물로 이루어지는 군에서 선택되는 적어도 1종을 가수분해 축합시켜 얻어지는 폴리실록산 화합물인,
미세 패턴 형성방법.
[화학식 1]
[화학식 2]
(화학식 2에서, R, R1, R2는 각각 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기, 화학식 3에서, X는 할로겐 원자, -OR1 작용기, R1은 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기) - 제1항에 있어서,
상기 스페이서층을 부분적으로 제거하는 단계에서,
수산화나트륨 수용액 또는 테트라메틸암모늄 하이드록사이드(TMAH) 수용액을 사용하여 상기 스페이서층을 소정 두께 제거하는,
미세 패턴 형성방법. - 삭제
- 제1항에 있어서,
상기 스페이서층을 부분적으로 제거하는 단계는,
-10 ~ 200℃의 온도에서, 600초 이하의 시간동안 실시하는,
미세 패턴 형성방법. - 제1항에 있어서,
상기 스페이서층의 일부를 경화시키는 단계에서,
상기 스페이서층이 형성된 기판을 가열 베이크하는 열적 방법, 또는 상기 스페이서 물질이 형성된 결과물에 광선을 조사하여 중합 반응을 유도하는 광학적 방법을 사용하는,
미세 패턴 형성방법. - 기판 상에, 가공될 대상층, 및 상기 대상층을 부분적으로 노출시키는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 덮도록 스페이서 물질을 스핀 코팅하여 스페이서층을 형성하는 단계;
상기 포토레지스트 패턴의 상부가 노출되도록 상기 스페이서층을 부분적으로 제거하되, 상기 스페이서층을 상기 포토레지스트 패턴 높이의 10~50%만큼 제거하는 단계;
상기 스페이서층의 일부를 경화시켜 상기 포토레지스트 패턴의 측면에 경화층을 형성하는 단계;
경화되지 않은 상기 스페이서층과 포토레지스트 패턴을 제거하여 제1 스페이서를 형성하는 단계;
상기 제1 스페이서의 측면에 제2 스페이서를 형성한 다음 제1 스페이서를 제거하는 단계; 및
상기 제2 스페이서를 마스크로 하여 상기 대상층을 패터닝하는 단계를 포함하는,
미세 패턴 형성방법. - 제8항에 있어서,
상기 스페이서 물질은, 스핀 코팅으로 성막이 가능하며, 상기 스페이서층의 일부를 경화시키는 과정에서 상기 포토레지스트 패턴으로부터 확산된 산(acid)에 의해 중합반응이 일어날 수 있는 물질인,
미세 패턴 형성방법. - 제9항에 있어서,
상기 스페이서 물질은 하기 (화학식 3)로 나타내는 가수 분해성 실란 화합물, 및 하기 (화학식 4)로 나타내는 가수분해성 실란 화합물로 이루어지는 군에서 선택되는 적어도 1종을 가수분해 축합시켜 얻어지는 폴리실록산 화합물인,
미세 패턴 형성방법.
[화학식 3]
[화학식 4]
(화학식 2에서, R, R1, R2는 각각 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기, 화학식 3에서, X는 할로겐 원자, -OR1 작용기, R1은 H, C1 ~ C10 Alkyl, Allyl, Aryl, Vinyl 작용기) - 제8항에 있어서,
상기 스페이서층을 부분적으로 제거하는 단계에서,
수산화나트륨 수용액 또는 테트라메틸암모늄 하이드록사이드(TMAH) 수용액을 사용하여 상기 스페이서층을 소정 두께 제거하는,
미세 패턴 형성방법. - 삭제
- 제8항에 있어서,
상기 스페이서층을 부분적으로 제거하는 단계는,
-10 ~ 200℃의 온도에서, 600초 이하의 시간동안 실시하는,
미세 패턴 형성방법. - 제8항에 있어서,
상기 스페이서층의 일부를 경화시키는 단계에서,
상기 스페이서층이 형성된 기판을 가열 베이크하는 열적 방법, 또는 상기 스페이서 물질이 형성된 결과물에 광선을 조사하여 중합 반응을 유도하는 광학적 방법을 사용하는,
미세 패턴 형성방법. - 제8항에 있어서,
상기 제2 스페이서를 형성하는 단계는,
상기 제1 스페이서가 형성된 기판 상에 스페이서 물질을 증착하여 스페이서층을 형성하는 단계; 및
상기 스페이서층을 에치백 또는 이방성 식각하는 단계를 포함하는,
미세 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200146069A KR102527983B1 (ko) | 2020-11-04 | 2020-11-04 | 반도체 장치의 미세 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200146069A KR102527983B1 (ko) | 2020-11-04 | 2020-11-04 | 반도체 장치의 미세 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220060264A KR20220060264A (ko) | 2022-05-11 |
| KR102527983B1 true KR102527983B1 (ko) | 2023-05-03 |
Family
ID=81606916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200146069A KR102527983B1 (ko) | 2020-11-04 | 2020-11-04 | 반도체 장치의 미세 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102527983B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511991A (ja) | 2004-09-01 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | マスク材料の変換 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901016B2 (en) * | 2010-12-28 | 2014-12-02 | Asm Japan K.K. | Method of forming metal oxide hardmask |
| KR101834241B1 (ko) * | 2011-03-23 | 2018-03-06 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP5926752B2 (ja) * | 2014-02-20 | 2016-05-25 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| KR20160121059A (ko) * | 2015-04-09 | 2016-10-19 | 에스케이하이닉스 주식회사 | 미세 패턴 형성 방법 |
-
2020
- 2020-11-04 KR KR1020200146069A patent/KR102527983B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511991A (ja) | 2004-09-01 | 2008-04-17 | マイクロン テクノロジー，インコーポレイテッド | マスク材料の変換 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220060264A (ko) | 2022-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9791779B2 (en) | EUV resist etch durability improvement and pattern collapse mitigation | |
| US8158335B2 (en) | High etch resistant material for double patterning | |
| US8986488B2 (en) | Pattern formation method and polymer alloy base material | |
| US6486058B1 (en) | Method of forming a photoresist pattern using WASOOM | |
| TWI483079B (zh) | Pattern formation method | |
| JP5290204B2 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
| JP6737991B2 (ja) | オープンフィーチャ内に誘電体分離構造を作成するサブトラクティブ法 | |
| US20200335349A1 (en) | Method Composition and Methods Thereof | |
| TWI737856B (zh) | 微影圖案化方法 | |
| KR102527983B1 (ko) | 반도체 장치의 미세 패턴 형성방법 | |
| KR102485456B1 (ko) | 반전 패턴 형성방법 및 조성물 | |
| KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| KR100682184B1 (ko) | 감광막 패턴 수축용 조성물 | |
| US7642184B2 (en) | Method for dual damascene process | |
| US8138059B2 (en) | Semiconductor device manufacturing method | |
| US8765363B2 (en) | Method of forming a resist pattern with multiple post exposure baking steps | |
| US11682559B2 (en) | Method to form narrow slot contacts | |
| US20160342092A1 (en) | Patterned Photoresist Removal | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JPH08328265A (ja) | 微細パターン形成方法 | |
| KR20060074585A (ko) | 감광막 패턴 수축용 조성물 | |
| JP2004279570A (ja) | パターン形成方法および半導体装置の製造方法 | |
| KR20060074586A (ko) | 감광막 패턴 수축용 조성물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |