JP2005114973A - 微細レジストパターンの形成方法 - Google Patents

微細レジストパターンの形成方法 Download PDF

Info

Publication number
JP2005114973A
JP2005114973A JP2003348260A JP2003348260A JP2005114973A JP 2005114973 A JP2005114973 A JP 2005114973A JP 2003348260 A JP2003348260 A JP 2003348260A JP 2003348260 A JP2003348260 A JP 2003348260A JP 2005114973 A JP2005114973 A JP 2005114973A
Authority
JP
Japan
Prior art keywords
resist
pattern
silylation
etching
edge roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003348260A
Other languages
English (en)
Inventor
Manabu Watanabe
学 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003348260A priority Critical patent/JP2005114973A/ja
Publication of JP2005114973A publication Critical patent/JP2005114973A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【目的】 電子線露光または光露光によるライン形成単層レジストプロセスにおいて、アルカリ現像後のレジストパターンに微弱なシリル化処理及びC−F系エッチング処理を施すことで、パターンのラインエッジラフネスを低減させる。
【構成】 下地膜11上にレジスト12を塗布し、電子線または光により露光を行い、によりパターン12aを形成した後、レジストパターン12aに弱いシリル化処理を施すことで、パターンの側壁部であるラインエッジラフネス部を重点的にシリル化した後、C−F系ガスによるエッチングを施すことで、シリル化層をエッチング除去し、パターンのラインエッジラフネス部を取り除き、良好なプロファイルを得る。
【選択図】 図1

Description

本発明は、半導体製造における微細レジストパターン形成方法に関するものである。
近年半導体デバイスは益々高集積化し、それにつれパターンの微細化が急速に進行している。それに伴い要求されるCD制御範囲も、狭くなる傾向にあり、CD制御の1つとして、レジストパターン端部の乱れ、いわゆるラインエッジラフネス(LER)も微細化を要求されるようになり、制御が困難を極める状況になっている。このLERはレジストパターニング後のエッチング工程での線幅ばらつきに影響を与えるため、製造管理の手法である3σにて数nmレベルの値を要求されるようになってきている。
現在レジストに使用されているポリマーは、分子量が100程度のポリマーであり、そのポリマー1つの大きさは数nmに相当する。更にこのポリマーは、数個のポリマー分子が凝集して、クラスター化するため、このレジストを用いてパターニングしたパターンにおいては、LERが大きくなる要因を持っている。このように、現状のレジストでは、LERはポリマー種に依存してしまうため、ポリマーを最適化しても、必ずしもLERを改善することができなかった。
すなわち、従来のパターニング方法によるパターンの断面図である図2(a)に示すように、下地21にレジストを塗布してパターニングすると、得られるパターンは、パターン側壁及び上面が凹凸状となるラフネス部25が生じる。この現象は、ラフネス部25がパターン中心部26比較して、露光時に与えられたエネルギー量が低いことに起因すると考えられ、ポリマー種を最適化しても必ずしも全てのポリマー種において、このLERを解消することができるわけではなかった。
また、レジストパターンのエッジラフネスの発生を防止するために、高温でPEBを行った後、再度低温でPEBを行う方法が知られているが(特許文献1参照)、この方法によっても、十分満足できるエッジラフネスの防止を実現することは困難であった。
特開2003−68602号公報
本発明は、従来のパターニングにおけるLER発生の問題を解消するために成されたもので、簡単な手法で効果的にパターニング後のレジスト界面の凹凸(ラインエッジラフネス:LER)を減少させる方法を提供するものである。
本発明は、アルカリ現像によって得られたパターンに対して、弱いシリル化処理を行うことで、ラフネス部とパターン中心部にSi含有量のコントラストがつくようにする。その後C−F系ガスによりSi含有量の多いラフネス部を選択的にエッチングすることにより、良好なプロファイルのパターンが得られることに着目して成されたものである。
すなわち第1の本発明は、基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストをシリル化処理する工程と、前記シリル化処理されたレジストをエッチング処理する工程を少なくとも備えたことを特徴とする微細レジストパターン形成方法である。
前記第1の本発明において、前記シリル化処理が、前記レジストのラインエッジラフネス部をシリル化するものであることが好ましい。また、Si導入量をレジストのOH残存量に比例させて行うこと、さらに、前記シリル化処理を行う際、レジストガラス転移温度の低下によるレジスト溶解を招かないシリル化方法を採用することも考えられる。さらに、前記エッチング処理が、パターン中心部以外の部分を選択的にエッチングするものであること、また、エッチングガスとしてC−F系ガスを使用することが好ましい。
第2の本発明は、基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストに対して弱いシリル化処理を行うことにより、パターンのラインエッジラフネス部とパターンの中心部とにおいてSi含有量の差が生ずるようにする処理を行う工程と、前記シリル化処理されたレジストをC−F系ガスによってエッチング処理する工程を少なくとも備えたことを特徴とする微細レジストパターン形成方法である。
以上のように、本発明を以ってすればレジストのラインエッジラフネスを除去でき、レジスト材料の選択幅を広げることができる。またこの手法により、波長に依存するレジスト種を問わずラフネスを低減することが可能になる。
以下本発明の原理について、一般的なリソグラフィーにおける露光光とパターン形状の関係を示す図2を用いて説明する。図2(a)は、露光および現像によって得られるパターンの断面図である。また、図2(b)は、このパターンを形成するのに用いた露光光のエネルギー分布であり、図2(a)の対応する位置のエネルギー分布を示している。図2に見られるように、一般的に光あるいは電子線によって、レジストを露光した場合、露光領域境界部はエネルギー量が低い状態となっている。すなわち、図2(b)に示すように、領域A1および領域A2においては、露光光のエネルギーがパターン中心部の領域A3と比較して低い。そのために、この領域A1および領域A2に相当するパターンの側壁部25において、パターンのラインエッジラフネスの発生が見られる。
また、この領域A1およびA2においては、化学増幅型レジストではネガタイプ及びポジタイプとも、ポリマー側鎖のOH基の残存量が露光中心部すなわち領域A3より多い。そのためパターンのラインエッジラフネスに相当する領域A1およびA2は、シリル化されやすいことになる。従って、このパターンにシリル化処理を施すことによって、レジストのラインエッジラフネス部と中心部でのSi含有量にコントラストをつけることができる。その後、C−F系ガスでエッチングすると、Si含有量の多いラフネス部が優先的にエッチングされ、その結果、レジストのラインエッジラフネス部25において、パターン端部が平滑になり、良好なプロファイルのパターンが得られる。このように、本発明はラインエッジラフネス部25を重点的にシリル化することで、C−F系ガスに対してエッチングをされやすくなる作用を用いて優先的にエッチングするものである。
以下本発明のパターン形成方法についてそのプロセスを示す図1を用いて工程順に説明する。
まず、図1(a)に示すように、シリコンウェハのような基板を含む下地11上に、レジスト12を塗布する。このレジスト層の膜厚としては、200〜300nmの範囲が好ましく、このレジスト材料としては、公知のポジ形あるいはネガ型の化学増幅レジストを用いることができる。
次に、図1(b)に示すように、このレジスト12上に、紫外線、X線、電子線などの露光光13を照射して、レジスト表面に描画を行う。
次に、図1(c)に示すように、熱処理を行った後、レジストの感光部12bをアルカリ現像液によって、除去してパターン12aを形成する。
この工程における熱処理は、PEBと呼ばれている「露光後やきしめ」であり、露光時の定在波の影響によるパターンエッジの凹凸を減少させたり、あるいは、化学増幅型レジストの触媒作用による酸の発生を加速させたりするために行われるものであり、慣用されている条件を採用することができる。
また、アルカリ現像処理は、現像機を用いて強アルカリ性のTMAH(テトラメチルアンモニウムヒドロオキサイド)を含む現像剤を用いて露光したレジストを処理することによって行うことができる。
次に、図1(d)に示すように、現像処理したレジストにシリル化処理を行う。
本実施の形態におけるシリル化処理は、液相もしくは気相において、被処理基板をシリル化剤と接触させることによって行うことができる。シリル化剤としては、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、ジメチルアミノジメチルジシラン、ヘキサメチルジシラザン、テトラメチルジシラザン、ビス(ジメチルアミノ)ジメチルシラン、あるいは、N,N’−ジメチルアミノトリメチルシラン等公知の材料を採用することができる。
気相シリル化処理は、200℃以下の温度で、1〜3分間、レジストとシリル化処理剤とを接触させることによって行うことができる。
液相シリル化処理は、室温あるいは加熱下で、レジストを、シリル化剤を含有する液体に浸漬して行うことができる。加熱条件としては、シリル化処理剤の沸点以下の温度であればよい。また、シリル化剤の拡散を促進させることによって反応を加速させることができる。この拡散促進剤としては、例えば、N−メチル−2−ピロリドンを用いることができる。また、シリル化剤および拡散促進剤を溶解する溶媒の溶液中でシリル化を行うこともできる。この溶媒としては、キシレンのような、シリル化剤に対して不活性な溶媒が用いられる。また、液相シリル化処理を行う前に、レジストを例えば170℃2分間の熱処理することもできる。これによって、シリル化反応をさらに促進することができる。
この工程において、シリル化によって導入されるSi量は、OH残存量に比例する。従って、残留OH量が多いラフネス部には多量のSiを導入することができる一方、残留OH量が少ないパターン中心部は、導入Si量が少量となる。
また、この工程において、シリル化は、弱いシリル化を行うことが好ましい。弱いシリル化とは、シリル化反応の条件を比較的穏和な条件とすることによって、特にパターンの中心部において過剰にシリル化されることのないようにすることであり、比較的低温で、かつ短時間でシリル化を行うことによって、実施することができる。これによって、パターンの中心部にはわずかなSi元素が導入され、パターンのラフネス部においては、十分な量のSi元素を導入することができ、パターンのラフネス部とパターン中心部にSi含有量のコントラストをつけることができる。
また、このシリル化処理に当たっては、レジストがシリル化されることによって、ガラス転移温度が低下しないような方法を採用することもできる。レジストのガラス転移温度が低下すると、その後のプロセスにおいて、レジストの溶解が発生し、解像度の優れたリソグラフィーが期待できなくなる。
図3に、露光光照射量とシリル化との関係を示す。図3において、横軸にドーズ量、縦軸にレジスト膜厚を示した図である。この図から、ドーズ量の低い領域B1では、残留OH基が存在するためシリル化処理により、レジスト中に多くのSiを導入することができる。それに反して露光量の多いパターン中心部領域B2では、残留OH基が少ないため、シリル化がほとんど起らないことが分かる。
次に、図1(e)に示すように、シリル化処理したレジスト層をエッチングする。この工程において、C−F系ガスによるエッチングを採用することにより、Si含有量が多くエッチングレートの高いラインエッジラフネス部が優先的にエッチングされ、Si含有量の少ないパターン中心部においてはエッチングがほとんど進行しないため、優れたプロファイルのパターンが得られる。
すなわち、この工程においては、C−F系ガスを用いたガスエッチングが好ましく、エッチング方法としては、従来公知のプラズマエッチング、リアクティブイオンエッチング(RIE)、リアクティブイオンビームエッチングなどの方法を採用することができる。エッチングガスとして用いるC−F系ガスとしては、CF、CF+O、CF+Hなどのガスを用いることができる。
特に、このエッチング工程において、エッチング剤としてCFを用い、プラズマエッチングを行うことが好ましい。このエッチングによって、CFは活性ラジカルのFを発生し、レジスト上のSi原子と反応して揮発性の高いSiFを生成し、パターンから除去される。
以下こうして形成されたパターン12aを用いて、慣用の方法を採用して、下地層に対して各種加工を行うことにより、半導体装置を製造することができる。
本発明の微細レジストパターンの形成方法を工程順に示す部分断面図。 本発明が克服する現象の要因を示す図(パターン断面図)。 本発明のシリル化処理の実験例を示す図。
符号の説明
11:下地層
12:塗布レジスト
12a:レジストパターン
12b:レジスト露光部
13:露光光
14:レジストの開口
15:シリル化層
21:下地層
25:パターンラインエッジラフネス部(低露光エネルギー部)
26:パターン中心部(高露光エネルギー部)

Claims (5)

  1. 基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストをシリル化処理する工程と、前記シリル化処理されたレジストをエッチング処理する工程を少なくとも備えたことを特徴とする微細レジストパターン形成方法。
  2. 前記シリル化処理が、前記レジストのラインエッジラフネス部をシリル化するものであることを特徴とする請求項1に記載の微細レジストパターン形成方法。
  3. 前記エッチング処理が、パターン中心部以外の部分を選択的にエッチングするものであることを特徴とする請求項1または請求項2に記載の微細レジストパターン形成方法。
  4. 前記エッチング処理が、エッチングガスとしてC−F系ガスを使用するものであることを特徴とする請求項1ないし請求項3のいずれかに記載の微細レジストパターン形成方法。
  5. 基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストに対して弱いシリル化処理を行うことにより、パターンの中心部と比較してパターンのラインエッジラフネス部においてSi含有量が高くなるようにする工程と、前記シリル化処理されたレジストをC−F系ガスによってエッチング処理する工程とを少なくとも備えたことを特徴とする微細レジストパターン形成方法。

JP2003348260A 2003-10-07 2003-10-07 微細レジストパターンの形成方法 Pending JP2005114973A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003348260A JP2005114973A (ja) 2003-10-07 2003-10-07 微細レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003348260A JP2005114973A (ja) 2003-10-07 2003-10-07 微細レジストパターンの形成方法

Publications (1)

Publication Number Publication Date
JP2005114973A true JP2005114973A (ja) 2005-04-28

Family

ID=34540517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348260A Pending JP2005114973A (ja) 2003-10-07 2003-10-07 微細レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JP2005114973A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311508A (ja) * 2006-05-17 2007-11-29 Nikon Corp 微細パターン形成方法及びデバイス製造方法
WO2010047196A1 (ja) * 2008-10-21 2010-04-29 東京応化工業株式会社 表面処理液及び表面処理方法、並びに疎水化処理方法及び疎水化された基板
JP2010103136A (ja) * 2008-10-21 2010-05-06 Tokyo Ohka Kogyo Co Ltd 表面処理液及び疎水化処理方法、並びに疎水化された基板
JP2014209270A (ja) * 2014-08-15 2014-11-06 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311508A (ja) * 2006-05-17 2007-11-29 Nikon Corp 微細パターン形成方法及びデバイス製造方法
WO2010047196A1 (ja) * 2008-10-21 2010-04-29 東京応化工業株式会社 表面処理液及び表面処理方法、並びに疎水化処理方法及び疎水化された基板
JP2010103136A (ja) * 2008-10-21 2010-05-06 Tokyo Ohka Kogyo Co Ltd 表面処理液及び疎水化処理方法、並びに疎水化された基板
TWI502621B (zh) * 2008-10-21 2015-10-01 Tokyo Ohka Kogyo Co Ltd Surface treatment solution and surface treatment method, and hydrophobization treatment method and hydrophobic substrate
US9244358B2 (en) 2008-10-21 2016-01-26 Tokyo Ohka Kogyo Co., Ltd. Surface treatment liquid, surface treatment method, hydrophobilization method, and hydrophobilized substrate
JP2014209270A (ja) * 2014-08-15 2014-11-06 東京エレクトロン株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8158335B2 (en) High etch resistant material for double patterning
JP5059608B2 (ja) リバーストーン処理を利用したリセス構造の形成方法
US7687406B2 (en) Methods of eliminating pattern collapse on photoresist patterns
JP4890524B2 (ja) リソグラフィパターンの形成方法
JP3835545B2 (ja) フォトレジストパターンの形成方法及び半導体素子の製造方法
JP4921898B2 (ja) 半導体素子の製造方法
US5427649A (en) Method for forming a pattern by silylation
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7846623B2 (en) Resist pattern and reflow technology
US20050130068A1 (en) Pattern forming method and method for manufacturing a semiconductor device
US6599844B2 (en) Method and forming fine patterns of semiconductor devices using passivation layers
US20060189147A1 (en) Pattern forming method and semiconductor device manufacturing method
JP2005114973A (ja) 微細レジストパターンの形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH07335519A (ja) パタン形成方法
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
JP2008066467A (ja) パターン形成方法
JP4512979B2 (ja) 半導体装置の製造方法
KR102527983B1 (ko) 반도체 장치의 미세 패턴 형성방법
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2010118501A (ja) 半導体装置の製造方法
JP3660280B2 (ja) 微細レジストパターンの形成方法
JP2007201446A (ja) 半導体素子の微細パターンの形成方法
JP3036500B2 (ja) フォトレジストパターン形成方法及び半導体基板
KR100520669B1 (ko) Tsi 공정에 의한 초미세 패턴의 형성방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050926

A521 Written amendment

Effective date: 20050926

Free format text: JAPANESE INTERMEDIATE CODE: A821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331