JP2005114973A - 微細レジストパターンの形成方法 - Google Patents
微細レジストパターンの形成方法 Download PDFInfo
- Publication number
- JP2005114973A JP2005114973A JP2003348260A JP2003348260A JP2005114973A JP 2005114973 A JP2005114973 A JP 2005114973A JP 2003348260 A JP2003348260 A JP 2003348260A JP 2003348260 A JP2003348260 A JP 2003348260A JP 2005114973 A JP2005114973 A JP 2005114973A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- silylation
- etching
- edge roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【構成】 下地膜11上にレジスト12を塗布し、電子線または光により露光を行い、によりパターン12aを形成した後、レジストパターン12aに弱いシリル化処理を施すことで、パターンの側壁部であるラインエッジラフネス部を重点的にシリル化した後、C−F系ガスによるエッチングを施すことで、シリル化層をエッチング除去し、パターンのラインエッジラフネス部を取り除き、良好なプロファイルを得る。
【選択図】 図1
Description
まず、図1(a)に示すように、シリコンウェハのような基板を含む下地11上に、レジスト12を塗布する。このレジスト層の膜厚としては、200〜300nmの範囲が好ましく、このレジスト材料としては、公知のポジ形あるいはネガ型の化学増幅レジストを用いることができる。
本実施の形態におけるシリル化処理は、液相もしくは気相において、被処理基板をシリル化剤と接触させることによって行うことができる。シリル化剤としては、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、ジメチルアミノジメチルジシラン、ヘキサメチルジシラザン、テトラメチルジシラザン、ビス(ジメチルアミノ)ジメチルシラン、あるいは、N,N’−ジメチルアミノトリメチルシラン等公知の材料を採用することができる。
液相シリル化処理は、室温あるいは加熱下で、レジストを、シリル化剤を含有する液体に浸漬して行うことができる。加熱条件としては、シリル化処理剤の沸点以下の温度であればよい。また、シリル化剤の拡散を促進させることによって反応を加速させることができる。この拡散促進剤としては、例えば、N−メチル−2−ピロリドンを用いることができる。また、シリル化剤および拡散促進剤を溶解する溶媒の溶液中でシリル化を行うこともできる。この溶媒としては、キシレンのような、シリル化剤に対して不活性な溶媒が用いられる。また、液相シリル化処理を行う前に、レジストを例えば170℃2分間の熱処理することもできる。これによって、シリル化反応をさらに促進することができる。
12:塗布レジスト
12a:レジストパターン
12b:レジスト露光部
13:露光光
14:レジストの開口
15:シリル化層
21:下地層
25:パターンラインエッジラフネス部(低露光エネルギー部)
26:パターン中心部(高露光エネルギー部)
Claims (5)
- 基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストをシリル化処理する工程と、前記シリル化処理されたレジストをエッチング処理する工程を少なくとも備えたことを特徴とする微細レジストパターン形成方法。
- 前記シリル化処理が、前記レジストのラインエッジラフネス部をシリル化するものであることを特徴とする請求項1に記載の微細レジストパターン形成方法。
- 前記エッチング処理が、パターン中心部以外の部分を選択的にエッチングするものであることを特徴とする請求項1または請求項2に記載の微細レジストパターン形成方法。
- 前記エッチング処理が、エッチングガスとしてC−F系ガスを使用するものであることを特徴とする請求項1ないし請求項3のいずれかに記載の微細レジストパターン形成方法。
- 基板上にレジストを塗布する工程と、前記レジストを紫外線もしくは電子線を用いて露光する工程と、前記工程で露光したレジストをアルカリ現像しパターンを形成する工程と、前記パターンを形成したレジストに対して弱いシリル化処理を行うことにより、パターンの中心部と比較してパターンのラインエッジラフネス部においてSi含有量が高くなるようにする工程と、前記シリル化処理されたレジストをC−F系ガスによってエッチング処理する工程とを少なくとも備えたことを特徴とする微細レジストパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003348260A JP2005114973A (ja) | 2003-10-07 | 2003-10-07 | 微細レジストパターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003348260A JP2005114973A (ja) | 2003-10-07 | 2003-10-07 | 微細レジストパターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005114973A true JP2005114973A (ja) | 2005-04-28 |
Family
ID=34540517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003348260A Pending JP2005114973A (ja) | 2003-10-07 | 2003-10-07 | 微細レジストパターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005114973A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311508A (ja) * | 2006-05-17 | 2007-11-29 | Nikon Corp | 微細パターン形成方法及びデバイス製造方法 |
WO2010047196A1 (ja) * | 2008-10-21 | 2010-04-29 | 東京応化工業株式会社 | 表面処理液及び表面処理方法、並びに疎水化処理方法及び疎水化された基板 |
JP2010103136A (ja) * | 2008-10-21 | 2010-05-06 | Tokyo Ohka Kogyo Co Ltd | 表面処理液及び疎水化処理方法、並びに疎水化された基板 |
JP2014209270A (ja) * | 2014-08-15 | 2014-11-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-10-07 JP JP2003348260A patent/JP2005114973A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311508A (ja) * | 2006-05-17 | 2007-11-29 | Nikon Corp | 微細パターン形成方法及びデバイス製造方法 |
WO2010047196A1 (ja) * | 2008-10-21 | 2010-04-29 | 東京応化工業株式会社 | 表面処理液及び表面処理方法、並びに疎水化処理方法及び疎水化された基板 |
JP2010103136A (ja) * | 2008-10-21 | 2010-05-06 | Tokyo Ohka Kogyo Co Ltd | 表面処理液及び疎水化処理方法、並びに疎水化された基板 |
TWI502621B (zh) * | 2008-10-21 | 2015-10-01 | Tokyo Ohka Kogyo Co Ltd | Surface treatment solution and surface treatment method, and hydrophobization treatment method and hydrophobic substrate |
US9244358B2 (en) | 2008-10-21 | 2016-01-26 | Tokyo Ohka Kogyo Co., Ltd. | Surface treatment liquid, surface treatment method, hydrophobilization method, and hydrophobilized substrate |
JP2014209270A (ja) * | 2014-08-15 | 2014-11-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8158335B2 (en) | High etch resistant material for double patterning | |
JP5059608B2 (ja) | リバーストーン処理を利用したリセス構造の形成方法 | |
US7687406B2 (en) | Methods of eliminating pattern collapse on photoresist patterns | |
JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
JP3835545B2 (ja) | フォトレジストパターンの形成方法及び半導体素子の製造方法 | |
JP4921898B2 (ja) | 半導体素子の製造方法 | |
US5427649A (en) | Method for forming a pattern by silylation | |
US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
US7846623B2 (en) | Resist pattern and reflow technology | |
US20050130068A1 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
US6599844B2 (en) | Method and forming fine patterns of semiconductor devices using passivation layers | |
US20060189147A1 (en) | Pattern forming method and semiconductor device manufacturing method | |
JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
JPH07335519A (ja) | パタン形成方法 | |
JP5007084B2 (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
JP2008066467A (ja) | パターン形成方法 | |
JP4512979B2 (ja) | 半導体装置の製造方法 | |
KR102527983B1 (ko) | 반도체 장치의 미세 패턴 형성방법 | |
KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
JP2010118501A (ja) | 半導体装置の製造方法 | |
JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
JP2007201446A (ja) | 半導体素子の微細パターンの形成方法 | |
JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
KR100520669B1 (ko) | Tsi 공정에 의한 초미세 패턴의 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050926 |
|
A521 | Written amendment |
Effective date: 20050926 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |