JP5007084B2 - レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 - Google Patents
レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5007084B2 JP5007084B2 JP2006219907A JP2006219907A JP5007084B2 JP 5007084 B2 JP5007084 B2 JP 5007084B2 JP 2006219907 A JP2006219907 A JP 2006219907A JP 2006219907 A JP2006219907 A JP 2006219907A JP 5007084 B2 JP5007084 B2 JP 5007084B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist
- coating
- manufacturing
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000576 coating method Methods 0.000 title claims description 67
- 238000000034 method Methods 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 131
- 239000011248 coating agent Substances 0.000 claims description 50
- 230000009477 glass transition Effects 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- -1 methacrylate compound Chemical class 0.000 claims description 10
- 229920003169 water-soluble polymer Polymers 0.000 claims description 10
- 229940088644 n,n-dimethylacrylamide Drugs 0.000 claims description 4
- 229920005601 base polymer Polymers 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000003021 water soluble solvent Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 2
- 150000001925 cycloalkenes Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- YLGYACDQVQQZSW-UHFFFAOYSA-N n,n-dimethylprop-2-enamide Chemical compound CN(C)C(=O)C=C YLGYACDQVQQZSW-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明はi）フォトレジストパターンを形成した後、ii）レジストフロー工程（Resist Flow Process；以下「ＲＦＰ」と記す）とコーティング処理工程を行なう段階を含むことにより、フォトレジストパターンの密度とは係わりなく均一に縮小されたフォトレジストパターンを得ることができる半導体素子の製造方法に関する。
半導体素子の応用分野が拡張されるに伴い、集積度が向上した大容量メモリ素子を製造するための工程の開発が必要である。その一環として半導体の製造工程はゲート及びビットラインのようなラインパターン形成工程、またはビットラインコンタクト（bit-line contact）のようなコンタクトホール（以下「Ｃ／Ｈ」と記す）パターンを形成するためのリソグラフィ工程を必須に含む。
前記リソグラフィ工程はパターン線幅（Critical Dimension；ＣＤ）を０.１μｍ以下に形成するため、従来のＩ−ｌｉｎｅまたはＫｒＦ（２４８ｎｍ）の長波長光源を用いる代わりに、ＡｒＦ（１９３ｎｍ）またはＶＵＶ（１５７ｎｍ）光源のような短波長の化学増幅型の遠紫外線（Deep Ultra Violet；ＤＵＶ）光源を露光源に用いる露光装備を利用する。
併せて、露光装備以上の解像度を有する微細Ｃ／Ｈパターンを得るため、（i）ＲＦＰ（Japanese Journal of Applied Physics.Vol.37（1998）pp.6863-6868）、または（ii）ＴＯＫ社のＳＡＦＩＥＲ（登録商標）（Shrink Assist Film for Enhanced Resolution）物質等を利用するコーティング処理工程法（Advances in Resist Technology and Processing ＸＸＩ. Edited by Sturtevant,John L.Proceedings of the SPIE,Volume 5376,pp.533-540（2004）.）等が開発された。
併せて、露光装備以上の解像度を有する微細Ｃ／Ｈパターンを得るため、（i）ＲＦＰ（Japanese Journal of Applied Physics.Vol.37（1998）pp.6863-6868）、または（ii）ＴＯＫ社のＳＡＦＩＥＲ（登録商標）（Shrink Assist Film for Enhanced Resolution）物質等を利用するコーティング処理工程法（Advances in Resist Technology and Processing ＸＸＩ. Edited by Sturtevant,John L.Proceedings of the SPIE,Volume 5376,pp.533-540（2004）.）等が開発された。
（i）ＲＦＰはフォトリソグラフィ工程により得られたフォトレジストパターンに一定時間のあいだガラス転移温度以上の温度で熱エナジーを印加し、フォトレジストの熱流動（thermal flow）を誘発することにより、フォトレジストＣ／Ｈパターンの大きさを減少させる方法である。
しかし、ＲＦＰ工程はフォトレジストの全面に同一のエナジーが伝達されてもフォトレジストの流れが上層部や中央部より下層部で一層激しく起こり、パターンの上部が下部に比べ展開する現象、即ちオーバーフローが発生する。それだけでなく、素子上には互いに異なる密度のフォトレジストパターンが形成されているため、パターンの密度差によりフォトレジストの熱流動量が異なり均一な大きさに縮小されたパターンを得ることは非常に困難である。
しかし、ＲＦＰ工程はフォトレジストの全面に同一のエナジーが伝達されてもフォトレジストの流れが上層部や中央部より下層部で一層激しく起こり、パターンの上部が下部に比べ展開する現象、即ちオーバーフローが発生する。それだけでなく、素子上には互いに異なる密度のフォトレジストパターンが形成されているため、パターンの密度差によりフォトレジストの熱流動量が異なり均一な大きさに縮小されたパターンを得ることは非常に困難である。
図１ａ及び図１ｂは、従来ＲＦＰを行なう場合フォトレジストＣ／Ｈパターンの大きさの変化を示す模式図である。
先ず、図１ａに示されているように、被食刻層１上のフォトレジスト膜３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン５を形成した後、前記フォトレジストＣ／Ｈパターンに対し通常の方法で１分間ＲＦＰ工程を行なう。その結果、図１ｂに示されているように、Ｃ／Ｈの密度が高い領域（ａ）では流動可能なレジストの量が少ないため１００ｎｍに縮小されたＣ／Ｈパターン５−１が形成される反面、Ｃ／Ｈパターンの密度が低い領域（ｂ）では流動可能なレジストの量が多いため縮小がさらに多く発生し７０ｎｍに縮小されたフォトレジストＣ／Ｈパターン５−２が形成される。
先ず、図１ａに示されているように、被食刻層１上のフォトレジスト膜３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン５を形成した後、前記フォトレジストＣ／Ｈパターンに対し通常の方法で１分間ＲＦＰ工程を行なう。その結果、図１ｂに示されているように、Ｃ／Ｈの密度が高い領域（ａ）では流動可能なレジストの量が少ないため１００ｎｍに縮小されたＣ／Ｈパターン５−１が形成される反面、Ｃ／Ｈパターンの密度が低い領域（ｂ）では流動可能なレジストの量が多いため縮小がさらに多く発生し７０ｎｍに縮小されたフォトレジストＣ／Ｈパターン５−２が形成される。
一方、（ii）コーティング処理工程法はフォトリソグラフィ工程により得られたフォトレジストパターンの全面にＳＡＦＩＥＲ等のコーティング物質をコーティングし、フォトレジストのガラス転移温度以上の温度で加熱しフォトレジストＣ／Ｈパターンの大きさを減少させる方法である。
しかし、前記方法もまたフォトレジストパターン上にコーティング膜を形成するとき、Ｃ／Ｈパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるコンタクトホールが少ないのでコーティングの厚さが厚く形成される。したがって、後続する加熱工程でコーティング膜の全面に同一のエナジーが伝達されても、このようなコーティング膜の厚さの差によりフォトレジストＣ／Ｈパターンを均一な大きさに縮小するのが非常に困難である。
しかし、前記方法もまたフォトレジストパターン上にコーティング膜を形成するとき、Ｃ／Ｈパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるコンタクトホールが少ないのでコーティングの厚さが厚く形成される。したがって、後続する加熱工程でコーティング膜の全面に同一のエナジーが伝達されても、このようなコーティング膜の厚さの差によりフォトレジストＣ／Ｈパターンを均一な大きさに縮小するのが非常に困難である。
図２ａ〜図２ｃは、従来ＳＡＦＩＥＲ物質を利用したコーティング処理工程を含む方法で得られたフォトレジストＣ／Ｈパターンの大きさの変化を示す模式図である。
先ず、図２ａに示されているように、被食刻層２１上のフォトレジスト膜２３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン２５を形成した後、前記フォトレジストＣ／Ｈパターン上にＳＡＦＩＥＲ物質を利用してコーティング膜２７を形成する。前記結果物をフォトレジストのガラス転移温度以上で３分以上加熱する熱処理工程２９を行ない、前記コーティング膜を除去する。その結果、図２ｃに示されているように、Ｃ／Ｈパターンの密度が低い領域（ｂ）では１００ｎｍ大きさに縮小されたフォトレジストＣ／Ｈパターン２５−２が形成される反面、Ｃ／Ｈパターンの密度が高い領域（ａ）では熱伝達の効果が高いため７０ｎｍのＣ／Ｈパターン２５−１が得られる。
前記のように不均一な大きさのフォトレジストパターンが形成される場合、安定した後続する食刻工程を行なうのに要する十分な食刻マージンを得ることができないだけでなく、パターン線幅の測定時に正確度が減少して最終の半導体素子の収率が減少する。
先ず、図２ａに示されているように、被食刻層２１上のフォトレジスト膜２３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン２５を形成した後、前記フォトレジストＣ／Ｈパターン上にＳＡＦＩＥＲ物質を利用してコーティング膜２７を形成する。前記結果物をフォトレジストのガラス転移温度以上で３分以上加熱する熱処理工程２９を行ない、前記コーティング膜を除去する。その結果、図２ｃに示されているように、Ｃ／Ｈパターンの密度が低い領域（ｂ）では１００ｎｍ大きさに縮小されたフォトレジストＣ／Ｈパターン２５−２が形成される反面、Ｃ／Ｈパターンの密度が高い領域（ａ）では熱伝達の効果が高いため７０ｎｍのＣ／Ｈパターン２５−１が得られる。
前記のように不均一な大きさのフォトレジストパターンが形成される場合、安定した後続する食刻工程を行なうのに要する十分な食刻マージンを得ることができないだけでなく、パターン線幅の測定時に正確度が減少して最終の半導体素子の収率が減少する。
本発明は、ＲＦＰ及びコーティング処理工程を行なうことによりフォトレジストパターンの密度に係わりなく、フォトレジストパターンを均一に縮小することができる半導体素子の製造方法を提供することに目的がある。
以下、本発明を詳しく説明する。
本発明では、
（ａ）１次フォトレジストパターンを形成する段階と、
（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法を提供する。
即ち、本発明では、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンに対するＲＦＰを行なう段階と、
iv）前記結果物の全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なう段階とを含むことにより、前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iv）段階のコーティング処理工程はiii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
このとき、前記iii）ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なわれるが、好ましくは以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なわれる。さらに、前記iv）コーティング処理工程のうち熱処理工程もまた、以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なう。
本発明では、
（ａ）１次フォトレジストパターンを形成する段階と、
（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法を提供する。
即ち、本発明では、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンに対するＲＦＰを行なう段階と、
iv）前記結果物の全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なう段階とを含むことにより、前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iv）段階のコーティング処理工程はiii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
このとき、前記iii）ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なわれるが、好ましくは以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なわれる。さらに、前記iv）コーティング処理工程のうち熱処理工程もまた、以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なう。
前記コーティング膜は、フォトレジスト成分と溶解物性が相違する物質を利用するのが好ましい。このとき溶解物性が相違するとの意味は、前記コーティング膜の除去時に用いられる溶媒に対しフォトレジスト成分とコーティング膜成分が互いに異なる溶解度を有するということを意味する。例えば、コーティング膜除去溶媒が水の場合、フォトレジストは水に対する溶解度が低い物質である反面、前記コーティング膜は水に対し高い溶解度を有する物質を用いなければならない。
通常、フォトレジストは水に対し低い溶解度を有する。前記コーティング膜は水に対する溶解度が大きく、前記Ｃ／Ｈパターンを効果的に埋め込むことができる分子量２００〜５０,０００の水溶性重合体化合物、好ましくは分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物を用いるか、公知のＳＡＦＩＥＲ物質を用いることもできる。
このような方法により得られた２次フォトレジストパターンの解像度は露光装置で得ることができる解像度より高い。
一方、前記（iii）及び（iv）段階で減少されるパターンの大きさはそれぞれＲＦＰの処理時間及び温度と、コーティング処理工程中の加熱時間及び温度で縮小の大きさの調節が可能である。
このような方法により得られた２次フォトレジストパターンの解像度は露光装置で得ることができる解像度より高い。
一方、前記（iii）及び（iv）段階で減少されるパターンの大きさはそれぞれＲＦＰの処理時間及び温度と、コーティング処理工程中の加熱時間及び温度で縮小の大きさの調節が可能である。
本発明の方法を下記で図面を挙げて詳しく説明する。
図３ａに例示されているように、被食刻層１０１上に形成されたフォトレジスト膜１０３に露光及び現像工程を行ない１１０ｎｍの１次フォトレジストＣ／Ｈパターン１０５を形成する（図３ａ及び図４ａを参照）。
このとき、前記被食刻層は特に限定されず、例えば多結晶シリコン膜（polysilicon）、酸化膜（ＳｉＯ）、窒化膜（ＳｉＯＮ）またはタングステン（Ｗ）やアルミニウム（Ａｌ）のような金属膜も可能である。
図３ａに例示されているように、被食刻層１０１上に形成されたフォトレジスト膜１０３に露光及び現像工程を行ない１１０ｎｍの１次フォトレジストＣ／Ｈパターン１０５を形成する（図３ａ及び図４ａを参照）。
このとき、前記被食刻層は特に限定されず、例えば多結晶シリコン膜（polysilicon）、酸化膜（ＳｉＯ）、窒化膜（ＳｉＯＮ）またはタングステン（Ｗ）やアルミニウム（Ａｌ）のような金属膜も可能である。
前記フォトレジスト膜は、一般的な化学増幅型フォトレジストであれば特に制限しないが、例えばメタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含む構造を有するフォトレジストを用いるのが好ましい。
さらに、前記フォトレジスト膜に対する露光工程前及び後に前記フォトレジスト膜に対しソフトベーク工程及びポストベーク工程を行なう段階をさらに含む。前記ソフトまたはポストベーク工程は７０〜２００℃範囲の温度で行なうことができる。
前記露光工程はＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、ＶＵＶ（１５７ｎｍ）、ＥＵＶ（１３ｎｍ）、Ｅ−ビーム、Ｘ線またはイオンビームを露光源に用いて０.１〜１００ｍＪ／ｃｍ２の露光エナジーで行なわれるのが好ましい。
さらに、前記フォトレジスト膜に対する露光工程前及び後に前記フォトレジスト膜に対しソフトベーク工程及びポストベーク工程を行なう段階をさらに含む。前記ソフトまたはポストベーク工程は７０〜２００℃範囲の温度で行なうことができる。
前記露光工程はＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、ＶＵＶ（１５７ｎｍ）、ＥＵＶ（１３ｎｍ）、Ｅ−ビーム、Ｘ線またはイオンビームを露光源に用いて０.１〜１００ｍＪ／ｃｍ２の露光エナジーで行なわれるのが好ましい。
次に、前記１次フォトレジストＣ／Ｈパターン１０３の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ前記図３ａのフォトレジストＣ／Ｈパターン１０５に対しＲＦＰを行なうと、図３ｂに示されているようにＣ／Ｈパターンの密度が高い領域（ａ¢）では流動可能なレジストの量が少ないので１次パターンより縮小された大きさ、例えば１００ｎｍ大きさのＣ／Ｈパターン１０５−１が形成され、Ｃ／Ｈ密度が低い領域（ｂ¢）では流動可能なレジストの量が多いので縮小がさらに多く発生し１次パターンより縮小された９０ｎｍ大きさのＣ／Ｈパターン１０５−２が形成される（図３ｂ及び図４ｂを参照）。
このとき、具体的なＲＦＰ工程条件はJapanese Journal of Applied Physics.(Vol.37（1998）pp.6863-6868)に掲載された内容を参照にして適宜調節することができ、好ましくは１４０〜１７０℃範囲で２０〜５０秒間行なわれる。
このとき、具体的なＲＦＰ工程条件はJapanese Journal of Applied Physics.(Vol.37（1998）pp.6863-6868)に掲載された内容を参照にして適宜調節することができ、好ましくは１４０〜１７０℃範囲で２０〜５０秒間行なわれる。
その後、前記図３ｂのパターンの密度に従い大きさが異なるＣ／Ｈパターン１０５−１、１０５−２を埋め込むため、図３ｃに示されているように結果物の全面にフォトレジスト膜と同一の厚さでコーティング膜１０７を形成する。
このとき、コンタクトホールパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるＣ／Ｈが少ないのでコーティング厚さが厚く形成される。
前記結果物に対する熱処理工程１０９を行なった後、１０〜１２０秒間水に浸漬して前記コーティング膜１０７を除去する。
前記コーティング膜は分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物を用いるか、公知のＳＡＦＩＥＲ物質を用いることもできる。
このとき、コンタクトホールパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるＣ／Ｈが少ないのでコーティング厚さが厚く形成される。
前記結果物に対する熱処理工程１０９を行なった後、１０〜１２０秒間水に浸漬して前記コーティング膜１０７を除去する。
前記コーティング膜は分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物を用いるか、公知のＳＡＦＩＥＲ物質を用いることもできる。
さらに、前記加熱工程は以前のＲＦＰ工程で得られた最小のＣ／Ｈパターンの大きさ、例えば９０ｎｍのＣ／Ｈパターン１０５−２の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間、例えば１４０〜１７０℃で３０〜１２０秒間行なうのが好ましい。
その結果、パターンの密度が低い領域（ｂ¢）では９０ｎｍパターンが８０ｎｍ大きさに縮小される反面、図３ｄに示されているようにパターンの密度が高い領域（ａ¢）では薄いコーティング膜の厚さにより熱伝達の効果が高いため縮小がさらによく発生するので、１００ｎｍのフォトレジストパターンが８０ｎｍに縮小する。したがって、本発明の方法によりパターンの密度に係わりなく同様に８０ｎｍに縮小された２次フォトレジストＣ／Ｈパターン１１１が形成される（図３ｄ及び図４ｃを参照）。
その結果、パターンの密度が低い領域（ｂ¢）では９０ｎｍパターンが８０ｎｍ大きさに縮小される反面、図３ｄに示されているようにパターンの密度が高い領域（ａ¢）では薄いコーティング膜の厚さにより熱伝達の効果が高いため縮小がさらによく発生するので、１００ｎｍのフォトレジストパターンが８０ｎｍに縮小する。したがって、本発明の方法によりパターンの密度に係わりなく同様に８０ｎｍに縮小された２次フォトレジストＣ／Ｈパターン１１１が形成される（図３ｄ及び図４ｃを参照）。
さらに、本発明では、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンの全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なう段階と、
iv）前記結果物に対するＲＦＰを行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iii）段階のコーティング処理工程はii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
前記ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で行ない、コーティング処理工程のうち加熱工程もフォトレジストのガラス転移温度またはそれ以上の温度で行なわれる。
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンの全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なう段階と、
iv）前記結果物に対するＲＦＰを行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iii）段階のコーティング処理工程はii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
前記ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で行ない、コーティング処理工程のうち加熱工程もフォトレジストのガラス転移温度またはそれ以上の温度で行なわれる。
以下、本発明の前記方法を図を挙げて詳しく説明する。
即ち、図５ａに例示されているように、被食刻層２０１上のフォトレジスト膜２０３に対する露光及び現像工程を行ない所定の大きさ、例えば１１０ｎｍの１次フォトレジストＣ／Ｈパターン２０５を形成する（図５ａ及び図６ａを参照）。
次に、図５ｂに示されているように前記図５ａの結果物の全面にフォトレジスト膜と同一の厚さでコーティング膜２０７をコーティングし、１次フォトレジストＣ／Ｈパターン２０３を埋め込んだ後、フォトレジストのガラス転移温度で熱処理工程２０９を行なう。次に、所定時間のあいだ水に浸漬して図５ｃに示されているようにコーティング膜２０７を除去する。
このとき、前記コーティング物質が分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物の場合、加熱工程は前記１次フォトレジストＣ／Ｈパターン２０３の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なうのが好ましい。例えば、前記加熱工程を１４０〜１７０℃で３０〜１２０秒間行なう場合、密度が高い領域（ａ¢）には１次パターンより縮小された大きさ、例えば９０ｎｍ大きさのＣ／Ｈパターン２０５−１が形成され、密度が低い領域（ｂ¢）には１次パターンより縮小された大きさ、例えば１００ｎｍ大きさのＣ／Ｈパターン２０５−２が形成される（図５ｃ及び図６ｂを参照）。
前記図５ｃのパターンの密度に従い大きさが異なるＣ／Ｈパターン２０５−１、２０５−２に対しフォトレジストのガラス転移温度でＲＦＰを行なう。
即ち、図５ａに例示されているように、被食刻層２０１上のフォトレジスト膜２０３に対する露光及び現像工程を行ない所定の大きさ、例えば１１０ｎｍの１次フォトレジストＣ／Ｈパターン２０５を形成する（図５ａ及び図６ａを参照）。
次に、図５ｂに示されているように前記図５ａの結果物の全面にフォトレジスト膜と同一の厚さでコーティング膜２０７をコーティングし、１次フォトレジストＣ／Ｈパターン２０３を埋め込んだ後、フォトレジストのガラス転移温度で熱処理工程２０９を行なう。次に、所定時間のあいだ水に浸漬して図５ｃに示されているようにコーティング膜２０７を除去する。
このとき、前記コーティング物質が分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物の場合、加熱工程は前記１次フォトレジストＣ／Ｈパターン２０３の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なうのが好ましい。例えば、前記加熱工程を１４０〜１７０℃で３０〜１２０秒間行なう場合、密度が高い領域（ａ¢）には１次パターンより縮小された大きさ、例えば９０ｎｍ大きさのＣ／Ｈパターン２０５−１が形成され、密度が低い領域（ｂ¢）には１次パターンより縮小された大きさ、例えば１００ｎｍ大きさのＣ／Ｈパターン２０５−２が形成される（図５ｃ及び図６ｂを参照）。
前記図５ｃのパターンの密度に従い大きさが異なるＣ／Ｈパターン２０５−１、２０５−２に対しフォトレジストのガラス転移温度でＲＦＰを行なう。
このとき、前記ＲＦＰ工程は以前のコーティング処理工程で得られた最小のＣ／Ｈパターンの大きさ、例えば９０ｎｍのＣ／Ｈパターン２０５−１の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間、例えば１４０〜１７０℃で３０〜１２０秒間行なうのが好ましい。
その結果、図５ｄに示されているようにパターンの密度が低い領域（ｂ¢）に形成された１００ｎｍパターンは８０ｎｍに縮小され、パターンの密度が高い領域（ａ¢）に形成された９０ｎｍパターンは相対的に縮小の程度が減少し８０ｎｍに縮小され、パターンの密度と係わりなく同様に８０ｎｍ大きさに縮小された２次Ｃ／Ｈパターン２１１が得られる（図５ｄ及び図６ｃを参照）。
さらに、本発明では前記方法等を含む半導体素子の製造方法を利用して製造された半導体素子を提供する。
その結果、図５ｄに示されているようにパターンの密度が低い領域（ｂ¢）に形成された１００ｎｍパターンは８０ｎｍに縮小され、パターンの密度が高い領域（ａ¢）に形成された９０ｎｍパターンは相対的に縮小の程度が減少し８０ｎｍに縮小され、パターンの密度と係わりなく同様に８０ｎｍ大きさに縮小された２次Ｃ／Ｈパターン２１１が得られる（図５ｄ及び図６ｃを参照）。
さらに、本発明では前記方法等を含む半導体素子の製造方法を利用して製造された半導体素子を提供する。
本発明の方法は、フォトレジストパターンを形成した後、順に係わりなくＲＦＰとコーティング処理工程を全て行なうことにより、パターンの密度に係わりなく露光装備の解像力以上の大きさに同一に縮小されたフォトレジストパターンを得ることができる。
以下、本発明を実施例により詳しく説明する。但し、実施例は本発明を例示するためのものであるだけで、本発明が下記実施例により限定されるものではない。
Ｉ．本発明のコーティング物質の製造方法
製造例１
分子量１５,０００のポリＮ,Ｎ−ジメチルアクリルアミド（Aldrich.Co.製造、ガラス転移温度１５７℃）１０ｇを蒸留水１２０ｇに溶解させて本発明のコーティング物質を製造した。
製造例１
分子量１５,０００のポリＮ,Ｎ−ジメチルアクリルアミド（Aldrich.Co.製造、ガラス転移温度１５７℃）１０ｇを蒸留水１２０ｇに溶解させて本発明のコーティング物質を製造した。
ＩＩ．パターンの形成方法
実施例１
ヘキサメチルジシラザン（ＨＭＤＳ）処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にメタクリレートタイプのフォトレジスト（ＴＯＫ社のＴａｒＦ−７ａ−３９、ガラス転移温度１５４℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図４ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンを１５４℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された（図４ｂを参照）。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図４ｃを参照）。
実施例１
ヘキサメチルジシラザン（ＨＭＤＳ）処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にメタクリレートタイプのフォトレジスト（ＴＯＫ社のＴａｒＦ−７ａ−３９、ガラス転移温度１５４℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図４ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンを１５４℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された（図４ｂを参照）。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図４ｃを参照）。
実施例２
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例１で用いたメタクリレートタイプのフォトレジストをスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図６ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には１００ｎｍのＣ／Ｈパターンを得た（図６ｂを参照）。
前記得られたＣ／Ｈパターンの全面に対し１５４℃で３０秒間ＲＦＰを行なった結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図６ｃを参照）。
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例１で用いたメタクリレートタイプのフォトレジストをスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図６ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には１００ｎｍのＣ／Ｈパターンを得た（図６ｂを参照）。
前記得られたＣ／Ｈパターンの全面に対し１５４℃で３０秒間ＲＦＰを行なった結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図６ｃを参照）。
実施例３
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にシクロオレフィン系ＡｒＦフォトレジスト（ＧＸ０２；東進セミケム、ガラス転移温度１６２℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンを１６２℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にシクロオレフィン系ＡｒＦフォトレジスト（ＧＸ０２；東進セミケム、ガラス転移温度１６２℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンを１６２℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
実施例４
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例３で用いたシクロオレフィン系ＡｒＦフォトレジストをスピンコーティングし、３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域には１００ｎｍのＣ／Ｈパターンを得た。
前記得られたＣ／Ｈパターンの全面に対し１６２℃で３０秒間ＲＦＰを行ない、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例３で用いたシクロオレフィン系ＡｒＦフォトレジストをスピンコーティングし、３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域には１００ｎｍのＣ／Ｈパターンを得た。
前記得られたＣ／Ｈパターンの全面に対し１６２℃で３０秒間ＲＦＰを行ない、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
１、２１、１０１、２０１ 被食刻層
３、２３、１０３、２０３ フォトレジスト膜
５、２５、１０５、２０５ フォトレジストコンタクトホール（Ｃ／Ｈ）パターン
５−１、１０５−１ ＲＦＰ後パターンの密度が高い領域に形成されたＣ／Ｈパターン
５−２、１０５−２ ＲＦＰ後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２５−１、２０５−１ コーティング処理工程後パターンの密度が高い領域に形成されたＣ／Ｈパターン
２５−２、２０５−２ コーティング処理工程後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２７、１０７、２０７ コーティング膜
２９、１０９、２０９ 熱処理工程
１１１、２１１ 密度に係わりなく同一の大きさに形成されたＣ／Ｈパターン
ａ、ａ¢ パターンの密度が高い領域
ｂ、ｂ¢ パターンの密度が低い領域
３、２３、１０３、２０３ フォトレジスト膜
５、２５、１０５、２０５ フォトレジストコンタクトホール（Ｃ／Ｈ）パターン
５−１、１０５−１ ＲＦＰ後パターンの密度が高い領域に形成されたＣ／Ｈパターン
５−２、１０５−２ ＲＦＰ後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２５−１、２０５−１ コーティング処理工程後パターンの密度が高い領域に形成されたＣ／Ｈパターン
２５−２、２０５−２ コーティング処理工程後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２７、１０７、２０７ コーティング膜
２９、１０９、２０９ 熱処理工程
１１１、２１１ 密度に係わりなく同一の大きさに形成されたＣ／Ｈパターン
ａ、ａ¢ パターンの密度が高い領域
ｂ、ｂ¢ パターンの密度が低い領域
Claims (14)
- フォトリソグラフィ工程を利用した半導体素子の製造方法において、
（ａ）１次フォトレジストパターンを形成する段階と、
（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法。 - 前記方法は、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンに対するＲＦＰを行なう段階と、
iv）前記結果物の全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記フォトレジスト膜は、メタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含むことを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記方法は、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンの全面に水溶性ポリマーをコーティングしてレジストパターンを縮小させる工程を行なう段階と、
iv）前記結果物に対するＲＦＰを行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記フォトレジスト膜は、メタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含むことを特徴とする請求項４に記載の半導体素子の製造方法。
- 前記ＲＦＰ工程は、フォトレジスト重合体のガラス転移温度（Ｔｇ）以上で行なわれることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ＲＦＰ工程は、前段階で得られた最小の大きさのフォトレジストパターンが５〜２０％さらに縮小できる工程条件で行なわれることを特徴とする請求項６に記載の半導体素子の製造方法。
- 前記コーティング処理工程は前段階の結果物の上部に水溶性ポリマーをコーティングし、熱処理工程を行なった後、前記コーティング膜を水溶性溶媒で除去する段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記コーティング膜は、ＳＡＦＩＥＲ（登録商標）または分子量２００〜５０,０００の水溶性重合体化合物であることを特徴とする請求項８に記載の半導体素子の製造方法。
- 前記水溶性重合体化合物は、分子量１５,０００のポリＮ,Ｎ−ジメチルアクリルアミド化合物であることを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記コーティング処理工程における熱処理工程は、フォトレジスト重合体のガラス転移温度（Ｔｇ）以上で行なわれることを特徴とする請求項８に記載の半導体素子の製造方法。
- 前記コーティング処理工程における熱処理工程は、前段階で得られた最小の大きさのフォトレジストパターンが５〜２０％さらに縮小できる工程条件で行なわれることを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記水溶性溶媒は、水であることを特徴とする請求項８に記載の半導体素子の製造方法。
- 前記２次フォトレジストパターンの解像度は、露光装置から得ることのできる解像度より高いことを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085255A KR100811410B1 (ko) | 2005-09-13 | 2005-09-13 | 레지스트 플로우 공정 및 코팅막 형성 공정을 포함하는반도체 소자의 제조 방법 |
| KR10-2005-0085255 | 2005-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007079559A JP2007079559A (ja) | 2007-03-29 |
| JP5007084B2 true JP5007084B2 (ja) | 2012-08-22 |
Family
ID=37855750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006219907A Expired - Fee Related JP5007084B2 (ja) | 2005-09-13 | 2006-08-11 | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20070059926A1 (ja) |
| JP (1) | JP5007084B2 (ja) |
| KR (1) | KR100811410B1 (ja) |
| CN (1) | CN1932645B (ja) |
| TW (1) | TWI328833B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8531836B2 (en) | 2010-12-20 | 2013-09-10 | Panasonic Corporation | Electronic apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10517179B2 (en) * | 2016-12-15 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Material composition and methods thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005154A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 레지스트 플로우 공정을 이용한 미세패턴 형성방법 |
| KR100533364B1 (ko) * | 1999-11-02 | 2005-12-06 | 주식회사 하이닉스반도체 | 레지스트 플로우 공정용 포토레지스트 조성물 및 이를이용한 콘택홀의 형성방법 |
| KR100533362B1 (ko) * | 2000-04-19 | 2005-12-06 | 주식회사 하이닉스반도체 | 레지스트 플로우 공정용 포토레지스트 조성물 및 이를이용한 콘택홀의 형성방법 |
| KR100557615B1 (ko) * | 2000-10-23 | 2006-03-10 | 주식회사 하이닉스반도체 | 레지스트 플로우 공정용 포토레지스트 조성물 |
| US20030008968A1 (en) * | 2001-07-05 | 2003-01-09 | Yoshiki Sugeta | Method for reducing pattern dimension in photoresist layer |
| KR100489660B1 (ko) * | 2003-03-17 | 2005-05-17 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법 |
| US7361447B2 (en) * | 2003-07-30 | 2008-04-22 | Hynix Semiconductor Inc. | Photoresist polymer and photoresist composition containing the same |
| JP3774713B2 (ja) * | 2003-10-15 | 2006-05-17 | 株式会社東芝 | コンタクトホールの形成方法 |
| US7033735B2 (en) * | 2003-11-17 | 2006-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Water soluble negative tone photoresist |
| JP2005229014A (ja) * | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| JP4512979B2 (ja) * | 2004-03-19 | 2010-07-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7371509B2 (en) * | 2004-05-07 | 2008-05-13 | Micron Technology, Inc. | Resist pattern and reflow technology |
| KR100709442B1 (ko) * | 2005-05-20 | 2007-04-18 | 주식회사 하이닉스반도체 | 포토레지스트 패턴 코팅용 조성물 및 이를 이용한 미세패턴형성 방법 |
-
2005
- 2005-09-13 KR KR1020050085255A patent/KR100811410B1/ko not_active IP Right Cessation
-
2006
- 2006-06-30 US US11/479,502 patent/US20070059926A1/en not_active Abandoned
- 2006-06-30 TW TW095123752A patent/TWI328833B/zh not_active IP Right Cessation
- 2006-07-17 CN CN2006101056423A patent/CN1932645B/zh not_active Expired - Fee Related
- 2006-08-08 US US11/500,671 patent/US20070059927A1/en not_active Abandoned
- 2006-08-11 JP JP2006219907A patent/JP5007084B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8531836B2 (en) | 2010-12-20 | 2013-09-10 | Panasonic Corporation | Electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI328833B (en) | 2010-08-11 |
| KR20070030524A (ko) | 2007-03-16 |
| CN1932645A (zh) | 2007-03-21 |
| KR100811410B1 (ko) | 2008-03-07 |
| JP2007079559A (ja) | 2007-03-29 |
| TW200710942A (en) | 2007-03-16 |
| US20070059926A1 (en) | 2007-03-15 |
| US20070059927A1 (en) | 2007-03-15 |
| CN1932645B (zh) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8895234B2 (en) | Immersion lithography watermark reduction | |
| KR101800996B1 (ko) | 기판 상의 콘택 개구 패터닝 방법 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| JP4218476B2 (ja) | レジストパターン形成方法とデバイス製造方法 | |
| TWI596148B (zh) | 化學增幅光阻材料、共聚物及微影方法 | |
| JP5007084B2 (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
| JP3874989B2 (ja) | パターンの形成方法 | |
| JP2001291651A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| JP2009139695A (ja) | 半導体装置の製造方法 | |
| JP2010156819A (ja) | 半導体装置の製造方法 | |
| JPH07335519A (ja) | パタン形成方法 | |
| KR100819647B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2009105248A (ja) | パターン形成方法 | |
| JPS61116838A (ja) | レジストパタ−ン形成方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JP2009094146A (ja) | パターン形成方法 | |
| JP4331017B2 (ja) | パターン形成方法 | |
| TWI259523B (en) | Method for forming photoresist pattern and method for trimming photoresist pattern | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JP2004279570A (ja) | パターン形成方法および半導体装置の製造方法 | |
| JP2005236140A (ja) | レジストパターン形成方法 | |
| JP2005005527A (ja) | レジストパターン形成方法およびそれを用いた半導体装置の製造方法 | |
| KR20110108712A (ko) | 반도체 장치의 콘택 홀 제조 방법 | |
| JP2005148644A (ja) | レジストパターン形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |