JP2009105248A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2009105248A
JP2009105248A JP2007276070A JP2007276070A JP2009105248A JP 2009105248 A JP2009105248 A JP 2009105248A JP 2007276070 A JP2007276070 A JP 2007276070A JP 2007276070 A JP2007276070 A JP 2007276070A JP 2009105248 A JP2009105248 A JP 2009105248A
Authority
JP
Japan
Prior art keywords
resist film
shrink material
photosensitive agent
resist
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007276070A
Other languages
English (en)
Inventor
Hideshi Shiobara
原 英 志 塩
Takehiro Kondo
藤 丈 博 近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007276070A priority Critical patent/JP2009105248A/ja
Priority to US12/257,221 priority patent/US7851139B2/en
Publication of JP2009105248A publication Critical patent/JP2009105248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】酸架橋型の水溶性レジストパターンシュリンク材を用いたパターン形成方法において、レジストパターン上の欠陥を減少させる。
【解決手段】半導体基板上に、レジスト膜を形成する工程(S11)、レジスト膜を選択的に露光する工程(S13)、選択的に露光されたレジスト膜を現像する工程(S15)、現像されたレジスト膜上にシュリンク材を塗布する工程(S18)、シュリンク材を塗布されたレジスト膜に加熱処理を行う工程(S19)、加熱処理されたシュリンク材の一部を除去する工程(S20)を備え、レジスト膜の現像工程の後で、かつ、シュリンク材の塗布工程の前に、レジスト膜中の感光剤を分解する工程(S16)と感光剤又は分解された感光剤から発生した酸を除去する工程(S17)とをさらに備えることを特徴とする。
【選択図】図1

Description

本発明はパターン形成方法に係わり、特に半導体製造におけるリソグラフィ工程におけるパターンの形成に関する。
酸架橋型の水溶性レジストパターンシュリンク材を用いたパターン形成方法では、シュリンク材を除去する剥離工程において、スピンドライ工程の後に、レジスト膜に含まれていた光酸発生剤(Photo Asid Generator)として作用する感光剤がレジストパターン上に析出して欠陥が発生するという問題があった。
一般的に、シュリンクプロセスを経た後のレジストパターンの表面は疎水性になる。疎水性表面上ではウォーターマークが発生しやすく、その結果欠陥が生じていた。
シュリンク材に対し、特殊リンス液として例えば活性剤を用いて欠陥を抑制する手法も考えられる。しかし、この場合は特殊リンス液を供給するための専用ラインの敷設が必要でありコストの増加を招く。さらに、リンス処理の時間が長くスループットの低下を招くこととなる。このため、特殊リンス液を用いることなく欠陥を減少させる方法が望まれていた。
以下に、従来のパターン形成方法を開示した文献名を記載する。
特開平10−73927号公報
本発明は、レジストパターン上の欠陥を減少させることが可能なパターン形成方法を提供する。
本発明の一態様によるパターン形成方法は、半導体基板上にレジスト膜を形成する工程と、前記レジスト膜を選択的に露光する工程と、前記選択的に露光されたレジスト膜を現像する工程と、前記現像されたレジスト膜上にシュリンク材を塗布する工程と、前記シュリンク材を塗布されたレジスト膜に加熱処理を行う工程と、前記加熱処理されたシュリンク材の一部を除去する工程と、を備え、前記レジスト膜の現像工程の後で、かつ、前記シュリンク材の塗布工程の前に、前記レジスト膜中の感光剤を分解する工程と、前記感光剤又は前記分解された感光剤から発生した酸を除去する工程と、をさらに備えることを特徴とする。
本発明のパターン形成方法によれば、レジストパターン上の欠陥を減少させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
(1)実施の形態1
本発明の実施の形態1によるパターン形成方法における処理の手順を図1に示し、各工程別の縦断面図を図2、図3に示す。
ステップS10として、被処理基板を用意する。図2に示されたように、半導体基板1上に、被加工膜に相当し層間絶縁膜としてのシリコン酸化膜10を1000nmの膜厚で形成して被処理基板とする。シリコン酸化膜10上に、塗布型反射防止膜として、例えばAR19−820(Rohm & Haas社製)を膜厚82nmになるように成膜して反射防止膜11を形成する。
ステップS11として、反射防止膜11上に膜厚が200nmとなるように化学増幅型レジストを塗布してレジスト膜12を形成する。このレジスト膜12中には、この段階では未だ熱分解して酸を発生する前の感光剤が含まれる。
ステップS12として、ホットプレート100上にて120℃で60秒間加熱するプリベークを行う。
ステップS13として、レジスト膜12に露光処理を行う。例えば、ArFエキシマレーザ露光装置NSRS308B((株)ニコン製)を用いて、投影レンズの開口数NAが0.85、コヒーレンスファクターσが0.3の照明条件で、透過率6%のハーフトーンマスクを介して、直径が120nmのコンタクトホールパターンが得られるように露光量50mJ/cmで露光する。
ステップS14として、レジスト膜12にポストベーク処理を行う。例えば、ホットプレート100上で120℃で60秒間、加熱処理(Post Exposure Bake:以下、PEBと称する)を行う。
ステップS15として、レジスト膜12に対して現像処理を行う。例えば、半導体基板1を23℃に調整された2.38wt%のTMAH現像液に60秒間浸漬する。
ステップS16として、感光剤の分解処理を行う。パターン形成された半導体基板1を、ホットプレート100上において、感光剤の熱分解温度以上の温度である150℃で60秒間加熱する。これにより、図2において感光剤が熱分解されて酸13を発生する。この温度で感光剤が分解する現象は、別途準備したパターン露光を行っていないレジスト膜を有する半導体基板1を現像液中に浸漬し、レジストが溶解することにより確認した。
このとき同時にレジスト膜12中の保護基が分解し、架橋サイトが増加すると共に、レジスト膜12の表面が親水化する。
その後、半導体基板1を塗布・現像装置内の現像ユニット内にて、純水パドルを30秒間形成した後、同じく純水にてリンスを20秒間行い、スピンドライ方法により乾燥する。
ステップS17として、図3に示されたように半導体基板1を酸の抽出溶液21、例えば純水に浸漬することで、酸22又は感光剤が酸の抽出溶液21中に溶出する。
さらにレジスト膜12を水洗して、レジスト膜12から酸22又は感光剤を除去する。親水化されたレジスト膜12の表面上ではウォーターマークの発生が抑制され、欠陥の発生が低減される。
ステップS18として、図4に示されるように、コンタクトホールをさらに小さくするために酸架橋型の水溶性シュリンク材31を、膜厚が300nmとなるように塗布する。
ステップS19として、ホットプレート100上において、130℃で60秒間加熱処理を行い、レジスト膜12とシュリンク材31とをミキシングさせるミキシングベークを行う。これにより、レジスト膜12表面とシュリンク材31との間で、架橋反応が生じる。この加熱温度を高くすると、シュリンク量が増加しよりコンタクトホールを小さくすることができる。しかし、欠陥数は増加する傾向がある。
ステップS20として、図4に示されたようにシュリンク材31の剥離溶液32として純水を用いて余剰のシュリンク材31の剥離処理を行う。具体的には、例えば半導体基板1を塗布・現像装置内の現像ユニット内において、純水パドルを30秒間形成した後、同じく純水にてリンスを20秒間行い、図5に示されたように不要な未反応のシュリンク材31を除去し、スピンドライ方法により乾燥する。ここで、図4に示されたように、シュリンク材31塗布後にレジスト膜12から酸13等の流出が防止され欠陥発生が抑制される。
一般的に、シュリンクプロセスを経た後のレジスト膜12の表面は疎水性になる。疎水性表面上ではウォーターマークが発生しやすく、シュリンクプロセスによる欠陥が発生しやすくなる。しかし、本実施の形態1によるパターン形成方法によれば、欠陥のもととなるレジスト膜12中の酸13等が、より親水性な表面上で除去され乾燥されるため、欠陥の発生が大幅に抑制される。
上記処理の終了した基板のコンタクトホールのホール径を測長機能を持った電子顕微鏡にて測定したところ、ホール径は10nm小さくなっていた。
また、半導体基板1の欠陥検査を行ったところ、酸又は感光剤の凝集による欠陥は観察されなかった。
その後、ステップS21における半導体基板1に対する加工として、半導体基板1上にフロロカーボン系のガスを用いたドライエッチング装置にて層間絶縁膜としてのシリコン酸化膜10の加工を行う。レジスト膜のアッシング後の基板を観察したところ、良好な形状のコンタクトホールが形成された。
以上説明したように本実施の形態1によれば、次のような作用、効果が得られる。
1)レジスト膜に現像を行った後に感光剤を熱分解することで、酸を発生させる。この段階では、レジスト膜の表面が親水性ゆえ酸等の凝集は起こり難い。
2)表面上に現れた酸をリンス処理により除去する。ここで、レジスト膜の表面がシュリンク材を塗布されて疎水性になる前にリンス処理を行うことにより、表面上の酸が凝集することを防ぐ。この後、シュリンク材が塗布されてレジスト膜の表面が疎水性になった時点において、レジスト膜から抜け出す感光剤が大幅に減少しており、シュリンク材の表面で凝集が起こらない。
3)特殊リンス液等を用いることなく純水で感光剤を除去することができるため、特殊リンス液供給ラインの敷設が不要でコスト低減に寄与することができる。
本実施の形態1によれば、化学増幅型レジストを用いたパターン形成方法においてはより欠陥を大幅に低減する効果が得られる。
(2)実施の形態2
本発明の実施の形態2によるパターン形成方法について説明する。全体の処理の手順は、図1に示された上記実施の形態1におけるものと同一である。但し、上記実施の形態1では、ステップS16における感光剤の分解処理を、レジスト膜12をホットプレート100により加熱することで行う。
これに対し本実施の形態2では、図6に示されるように、図示されていない露光装置を用いて、例えば30mJ/cmの露光量により、レジスト膜12表面にエネルギ線として露光光を照射する。この後、図示されていないホットプレート上に半導体基板1を載置し、120℃で60秒間加熱処理を行う。
そして、ステップS17として、図7に示されたように半導体基板1を酸の抽出溶液21に浸漬することで、レジスト膜12中の酸13の除去処理を行う。これにより、酸の抽出溶液21中に酸22が溶出する。
さらにレジスト膜12を水洗し、溶出した酸22を除去する。親水化されたレジスト膜12の表面上ではウォーターマークの発生が抑制され、欠陥の発生が低減される。
本実施の形態2によっても上記実施の形態1と同様に、欠陥発生源となるレジスト膜中の感光剤を、シュリンク工程を行う前に予め除去することで、欠陥の発生を防止することができる。
(3)比較例
比較例によるパターン形成方法について、処理の手順を示した図8と、工程別の素子の断面を示した図9、図10を参照して説明する。
比較例によるパターン形成方法では、図1に示された上記実施の形態1と比較し、ステップS15における現像処理と、ステップS18におけるシュリンク材の塗布処理との間において、ステップS16における感光剤の分解処理、ステップS17における酸又は感光剤の除去処理が行われない点で相違する。
即ち、比較例では現像後のレジスト膜に、感光剤の分解用の加熱処理並びに感光剤を除去するためのリンス処理を行うことなくシュリンク処理を行う。
この場合には、図9に示されたようにレジスト膜12に含まれていた、熱分解により酸になっていない感光剤13aが溶出する。このような現象は、図4を用いて述べたように、上記実施の形態1、2では発生しない。この結果、比較例では、図10に示されたように疎水化したシュリンク材14の表面で感光剤16が凝集して欠陥を生じる。
このような比較例によるパターン形成を行った半導体基板1に形成されたコンタクトホールのホール径を、測長機能を持った電子顕微鏡により測定したところ、ホール径は上記実施の形態1によるものより10nm小さくなっていた。
そして、比較例によるパターン形成が行われた半導体基板1の欠陥検査を行ったところ、感光剤の凝集による欠陥がレジスト膜上において観察された。
これに対し、上記実施の形態1、2によれば上述したように、特殊リンス液供給ラインの敷設等によるコスト増加を招くことなく、レジスト膜に塗布されたシュリンク材の表面で感光剤が凝集する現象が防止され、欠陥が大幅に減少する。
上記実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。
本発明の実施の形態1によるパターン形成方法における処理の手順を示したフローチャート。 同実施の形態1によるパターン形成方法における工程別の素子の断面を示した縦断面図。 同実施の形態1によるパターン形成方法における工程別の素子の断面を示した縦断面図。 同実施の形態1によるパターン形成方法における工程別の素子の断面を示した縦断面図。 同実施の形態1によるパターン形成方法における工程別の素子の断面を示した縦断面図。 本発明の実施の形態2によるパターン形成方法における工程別の素子の断面を示した縦断面図。 本発明の実施の形態2によるパターン形成方法における工程別の素子の断面を示した縦断面図。 比較例によるパターン形成方法における処理の手順を示したフローチャート。 同比較例によるパターン形成方法における工程別の素子の断面を示した縦断面図。 同比較例によるパターン形成方法における工程別の素子の断面を示した縦断面図。
符号の説明
1 半導体基板
10 シリコン酸化膜
11 反射防止膜
12 レジスト膜
13、22 感光剤が熱分解された酸
31 シュリンク材

Claims (5)

  1. 半導体基板上にレジスト膜を形成する工程と、
    前記レジスト膜を選択的に露光する工程と、
    前記選択的に露光されたレジスト膜を現像する工程と、
    前記現像されたレジスト膜上にシュリンク材を塗布する工程と、
    前記シュリンク材を塗布されたレジスト膜に加熱処理を行う工程と、
    前記加熱処理されたシュリンク材の一部を除去する工程と、
    を備え、
    前記レジスト膜の現像工程の後で、かつ、前記シュリンク材の塗布工程の前に、前記レジスト膜中の感光剤を分解する工程と、前記感光剤又は前記分解された感光剤から発生した酸を除去する工程とをさらに備えることを特徴とするパターン形成方法。
  2. 前記レジスト膜は、感光剤を含む化学増幅型レジストが塗布されたものであることを特徴とする請求項1記載のパターン形成方法。
  3. 前記感光剤を分解する工程が、前記レジスト膜を加熱処理する工程を含むことを特徴とする請求項1又は2記載のパターン形成方法。
  4. 前記感光剤を分解する工程が、前記レジスト膜にエネルギ線を用いて露光する工程を含むことを特徴とする請求項1又は2記載のパターン形成方法。
  5. 前記感光剤又は前記分解された感光剤から発生した酸を除去する工程は、前記レジスト膜を純水洗浄する工程を含むことを特徴とする請求項1記載のパターン形成方法。
JP2007276070A 2007-10-24 2007-10-24 パターン形成方法 Pending JP2009105248A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007276070A JP2009105248A (ja) 2007-10-24 2007-10-24 パターン形成方法
US12/257,221 US7851139B2 (en) 2007-10-24 2008-10-23 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276070A JP2009105248A (ja) 2007-10-24 2007-10-24 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2009105248A true JP2009105248A (ja) 2009-05-14

Family

ID=40588418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276070A Pending JP2009105248A (ja) 2007-10-24 2007-10-24 パターン形成方法

Country Status (2)

Country Link
US (1) US7851139B2 (ja)
JP (1) JP2009105248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021140647A1 (ja) * 2020-01-10 2021-07-15

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
US10162265B2 (en) * 2015-12-09 2018-12-25 Rohm And Haas Electronic Materials Llc Pattern treatment methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3486341B2 (ja) * 1997-09-18 2004-01-13 株式会社東芝 感光性組成物およびそれを用いたパターン形成法
JP4143023B2 (ja) * 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
US7147985B2 (en) * 2004-03-31 2006-12-12 Intel Corporation Resist compounds including acid labile groups having hydrophilic groups attached thereto
JP2006064851A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 微細パターン形成材料、微細レジストパターン形成方法及び電子デバイス装置
JP2008066587A (ja) * 2006-09-08 2008-03-21 Toshiba Corp パターン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021140647A1 (ja) * 2020-01-10 2021-07-15
WO2021140647A1 (ja) * 2020-01-10 2021-07-15 三菱電機株式会社 半導体装置の製造方法
JP7292429B2 (ja) 2020-01-10 2023-06-16 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7851139B2 (en) 2010-12-14
US20090117498A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP5851052B2 (ja) パターン平滑化及びインライン限界寸法のスリム化のための蒸気処理プロセス
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
TWI483079B (zh) Pattern formation method
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
KR20130123408A (ko) 측벽 화상 전사 피치 더블링 및 인라인 임계 치수 슬리밍
JP2005203563A (ja) パターン形成方法
WO2006025439A1 (ja) 微細パターン形成方法
TWI324791B (ja)
TWI438565B (zh) Substrate processing method, manufacturing method of EUV mask and EUV mask
JP2008066587A (ja) パターン形成方法
JP2009105248A (ja) パターン形成方法
TW201237568A (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device
JP2009295716A (ja) 半導体装置の製造方法及び基板処理装置
US9097977B2 (en) Process sequence for reducing pattern roughness and deformity
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2006140222A (ja) パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
JP2008311588A (ja) 液浸多重露光方法及び液浸露光システム
JP2009105218A (ja) パターン形成方法
JP2008066467A (ja) パターン形成方法
JP2009004478A (ja) パターン形成方法及び半導体装置の製造方法
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
JP2015528644A (ja) Euvレジスト感度の減少
JP2010118501A (ja) 半導体装置の製造方法
CN1971428B (zh) 使用浸没式光刻法制造半导体装置的方法
JP4267298B2 (ja) 半導体素子の製造方法