JP2009004478A - パターン形成方法及び半導体装置の製造方法 - Google Patents

パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009004478A
JP2009004478A JP2007162403A JP2007162403A JP2009004478A JP 2009004478 A JP2009004478 A JP 2009004478A JP 2007162403 A JP2007162403 A JP 2007162403A JP 2007162403 A JP2007162403 A JP 2007162403A JP 2009004478 A JP2009004478 A JP 2009004478A
Authority
JP
Japan
Prior art keywords
resist film
pattern
resist
film
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007162403A
Other languages
English (en)
Inventor
Tsukasa Azuma
司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007162403A priority Critical patent/JP2009004478A/ja
Priority to US12/143,187 priority patent/US20080318166A1/en
Publication of JP2009004478A publication Critical patent/JP2009004478A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2041Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70341Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】 レジスト膜表面の撥水層を除去して、現像処理工程でのパターン寸法制御性を改善するパターン形成方法及び半導体装置の製造方法を提供することを目的とする。
【解決手段】 半導体基板100の表面にレジスト膜104を形成し、露光装置2を用いて、レジスト膜104と投影光学系203との間に液体を満たしつつ、液体205を介してレジスト膜104を露光し、露光後にレジスト膜104表層に形成された撥水層105を除去し、撥水層105を除去後に基板100を加熱処理し、レジスト膜104を現像してレジストパターン107を形成することによって、レジストパターン107のパターン制御性を向上する。
【選択図】図2

Description

本発明は、パターン形成方法及び半導体装置の製造方法に関する。
液浸リソグラフィ技術においては、液浸露光装置のみならず液浸露光用のレジスト材料の開発が最重要課題である。特に、液浸液からレジスト膜を保護するためのレジスト保護膜材料が不要となる液浸露光用レジスト材料は、工程簡略化によるコスト削減効果ばかりではなく、液浸起因欠陥等の低減にも有効であることから開発が加速されている。
液浸露光装置を用いたレジストプロセスにおいては、液浸露光後、現像処理を行う前にレジスト膜に有機系薬液等を供給して、未反応の光酸発生剤等をトラップする技術が知られている(例えば、特許文献1参照)。
特開2007−88256号
本発明は、上記問題点を解決するためになされたもので、レジスト膜表面の撥水層を除去して、現像処理工程でのパターン寸法制御性を改善するパターン形成方法及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様のパターン形成方法は、基板表面にレジスト膜を形成する工程と、露光装置を用いて、前記レジスト膜と投影光学系との間に液体を満たしつつ、前記液体を介して前記レジスト膜を露光する工程と、露光後、前記レジスト膜表層の撥水層を除去する工程と、前記撥水層を除去後、前記基板を加熱処理する工程と、前記レジスト膜を現像して、レジストパターンを形成する工程と、を備えたことを特徴とする。
本発明によれば、レジスト膜表面に形成された撥水層を除去して、現像処理工程でのパターン寸法制御性を改善するパターン形成方法及び半導体装置の製造方法を提供することができる。
以下、本発明の実施例に係るパターン形成方法及び半導体装置の製造方法について図面を参照して説明する。
図1は、本発明の実施例に係るパターン形成方法の工程断面図であり、図2は本発明の実施例に係るパターン形成方法の概略を示すフローチャートである。
まず、図1(a)に示すように、300mm径のシリコンウエハである半導体基板100上に、塗布装置を用いて、300nm膜厚程度の有機膜である反射防止膜102を回転塗布する(図2のステップ1(S1))。基板100表面には、層間絶縁層等の被加工膜101が形成されている。さらに反射防止膜102は、基板100上に塗布された後、1stべークとして180℃/60sec、2ndべークとして300℃/60secの2ステップべークで成膜処理される(図2のステップ2(S2))。
次に、図1(b)に示すように、反射防止膜102上に、45nm膜厚程度のポリシロキサンを主成分とするSOG膜103を回転塗布する(図2のステップ3(S3))。SOG膜103は、反射防止膜102上に塗布された後、1stべークとして180℃/60sec、2ndべークとして300℃/60secの2ステップべークで成膜処理される(図2のステップ4(S4))。
続いて、図1(c)に示すように、SOG膜103上には、100nm膜厚程度のレジスト膜104を塗布する(図2のステップ5(S5))。レジスト膜104は、SOG膜上に塗布された後、90℃/60secでベーク(PAB(Post Apply Bake)処理)され成膜処理される(図2のステップ6(S6))。
本実施例で使用されるレジスト膜104は、液浸露光用に使用される化学増幅型レジスト(トップコートレスレジスト)である。また、レジスト膜104の表層には薄い撥水層105が形成されている。このため、液浸露光装置を用いてレジスト膜104に対して回路パターンを露光する時、レジスト膜104への純水等の液浸液の浸透を防止するための保護膜をレジスト膜104上に形成しなくとも、液浸液がレジスト膜104に浸透することを防止することができる。一方で、レジスト膜104は、現像液をはじかないように設計されているため、現像液を供給することによりレジスト膜104の露光部を容易に溶解することができ、レジストパターンを形成することができる。
次に、開口数が1.2NA(Numerical Aperture)程度の縮小投影液浸露光装置を用いて、最小線幅45nmであるラインアンドスペース(L/S)の半導体回路パターンを基板100上のレジスト膜104に転写する(図2のステップ7(S7))。
ここで、図3を参照して、本実施例に係る液浸露光装置の構成を説明する。図3は、本実施例に係る液浸露光装置の構成を示す概略図である。
液浸露光装置2は、ArFエキシマレーザー(波長λ=193nm)光源200及び照明光学系201、さらに照明光学系201の下方にレチクルステージ202を備えている。半導体基板100に形成されたレジスト膜へ回路パターンを転写する際には、レチクルステージ202上にマスクパターンが形成されたフォトマスクであるレチクルを設置し、光源200より発する露光光を照明光学系201で集光してマスクに照射する。
レチクルステージ202の下方には投影光学系203が配置され、投影光学系203の下方には半導体基板を設置するためのウェハステージ204が配置されている。マスクに照射された露光光を、投影光学系203を介してウェハステージ204上に設置された基板表面のレジスト膜表面で結像させることにより、マスクに形成されたマスクパターンを基板表面のレジスト膜に転写する。
投影光学系203の下方のウェハステージ204上には、ウェハステージ204上に供給される液浸露光用の液体205(液浸液205)等を保持するためのフェンス206が取り付けられている。露光時には、フェンス206で囲まれた領域内の基板100と投影光学系203とが対向する光路空間に厚み100μm程度の液浸液205の層が満たされる。
投影光学系203近傍には、フェンス206内への液浸液205の注入及びフェンス206内からの液浸液205の回収を行う一対のヘッド207が設けられている。
以上のような構成を有する露光装置2により、レジスト膜104と投影光学系203との間に液体205を満たしつつ、液体205を介してレジスト膜104を露光し、レジスト膜104にパターンを転写する。
パターンをレジスト膜104に転写した後、図1(d)に示すように、塗布装置を用いて、塗布装置のステージ上に載せた基板100を回転させつつ、基板表面のレジスト膜104に対して、アルカリ性溶液106、例えば0.238重量%のTMAH(テトラメチルアンモニウムハイドロオキサイド)有機アルカリ水溶液106を供給し、ポストソーク処理と呼ばれる表面リンス処理を施す(図2のステップ8(S8))。
この表面リンス処理では、有機アルカリ水溶液106をレジスト膜104表面に供給することで、レジスト膜104表面に形成された撥水層105を溶解して除去することができる。ここで、TMAH有機アルカリ水溶液106の濃度を適当な値まで小さくすることによって、レジスト膜104の露光部分が現像されてレジストパターン107が形成されることを防止する。
本実施例では、撥水層105除去のために、0.238重量%のTMAH有機アルカリ水溶液106をレジスト膜104表面に供給しているが、必ずしもこのような方法により撥水層105を除去しなくてもよい。レジスト膜104の種類、あるいは撥水層105の種類・厚みに応じて、レジスト膜104に供給する溶液の種類・濃度・量を適宜調節して、レジスト膜104表層の撥水層105を適宜除去することができる。
次に、図1(e)に示すように、ホットプレート等を用いて半導体基板100を115度/60secで加熱処理(PEB(Post Exposure Bake)処理)する(図2のステップ9(S9))。続いて、塗布装置を用いて、ステージに載せたレジスト膜104に2.38重量%のTMAH有機アルカリ水溶液106を供給することによりレジスト膜104を現像処理して、最小線幅45nm L/Sのレジストパターン107を形成する(図2のステップ10(S10))。
現像処理においては、レジスト膜104表層の撥水層105除去のために使用した薬液と同種のTMAH有機アルカリ水溶液106を用いているが、撥水層105除去時よりも有機アルカリ濃度を高くなるように調整したTMAH有機アルカリ水溶液106を使用している。このため、この現像液を用いることにより、レジスト膜104のパターン露光部を十分に溶解することが可能であり、寸法制御されたレジストパターン107を形成することができる。なお、現像液として必ずしも撥水層105除去のために使用した薬液と同一の薬液を用いて現像処理を行う必要はない。
一般的に、レジスト膜を現像処理する工程において、レジスト膜表面が撥水性である場合、現像液によるレジスト膜の溶解速度を、形成しようするパターン全体を通して均一に制御することが困難となる恐れがある。すなわち、レジスト膜に形成しようとするパターンの寸法・配置・密度等の異なる部分において、レジスト膜の溶解速度が異なり、パターン寸法疎密差やパターン内端差が生じ、レジストパターンのパターン寸法制御性が著しく劣化する問題がある。
これに対して、本実施例に係るパターン形成方法では、露光を行った後のレジスト膜104に対し、低濃度のアルカリ性水溶液106を用いて表面リンス処理を行うことにより、レジスト膜104表面の撥水層105を除去している。このように、レジスト膜104表面の撥水層105を除去することにより、レジスト膜104の現像処理工程では撥水層105の存在しない状態での現像処理が可能となり、パターン寸法疎密依存性やパターン内端差を改善することが可能となる。
また、本実施例に係るパターン形成方法を利用して半導体装置を製造することも可能である。以下、図4を参照して、本実施例に係る半導体装置の製造方法を説明する。図4は、本実施例に係る半導体装置の製造方法を示す工程断面図である。
まず、図4(a)に示すように、表面に被加工膜101が形成された半導体基板100上に反射防止膜102、SOG膜103、レジスト膜104を順に塗布形成し、それぞれをベーク処理する。
次に、図4(b)に示すように、前述した本実施例に係るパターン形成方法を利用して基板100上にレジストパターン107を形成する。本実施例に係るパターン形成方法を用いて、NANDフラッシュメモリのゲートパターン構造を形成する場合には、レジストパターン107を、例えば線幅45nmのL/Sパターンとする。
次に、図4(c)に示すように、レジストパターン107をマスクにして、露出した下層のSOG膜103をRIE(Reactive Ion Etching)によりエッチング加工する。
次に、図4(d)に示すように、レジストパターン107を酸素プラズマ等を用いてアッシングして除去した後、SOG膜103をマスクにして、露出した下層の反射防止膜102をRIEによりエッチング加工する。
さらに、図4(e)に示すように、SOG膜103を除去後、反射防止膜102をマスクにして、半導体基板100表面の被加工膜101をRIEによりエッチング加工する。
これにより、半導体基板100表面の被加工膜101、例えばポリシリコン膜を線幅45nmのL/Sパターンに加工することが可能である。
本実施例では、レジストパターン107の形成時において、レジスト膜104にパターン露光した後、レジスト膜104を現像する前に、有機アルカリ水溶液106をレジスト膜104に供給することにより、レジスト膜104表面に形成される撥水層105を除去している。このため、レジストパターン107のパターン寸法の疎密依存性やパターン内端差といったパターン制御性を改善することができる。
従って、前記の半導体装置の製造方法においても、被加工膜101の加工制御性を向上することができ、より精密な被加工膜パターン、例えばNANDフラッシュメモリのゲートパターンを加工することができる。
なお、本実施例に係る半導体装置の製造方法では、レジスト膜104の下層膜としてSOG膜103及び反射防止膜102を形成し、これらを加工しているが、SOG膜103及び反射防止膜102を形成することなく被加工膜101の直上にレジスト膜104を形成してもよい。この場合、レジストパターン107をマスクに下層の被加工膜101をエッチング加工して被加工膜パターンを形成する。
本発明の実施例に係るパターン形成方法を示す工程断面図。 本発明の実施例に係るパターン形成方法を示すフローチャート。 本発明の実施例に係る液浸露光装置の構成を示す概略図。 本発明の実施例に係る半導体装置の製造方法を示す工程断面図。
符号の説明
100:半導体基板
101:被加工膜
102:反射防止膜
103:SOG膜
104:レジスト膜
105:撥水層
106:アルカリ性溶液(有機アルカリ水溶液)
107:レジストパターン
2:露光装置
203:投影光学系
205:液体(液浸液)

Claims (5)

  1. 基板表面にレジスト膜を形成する工程と、
    露光装置を用いて、前記レジスト膜と投影光学系との間に液体を満たしつつ、前記液体を介して前記レジスト膜を露光する工程と、
    露光後、前記レジスト膜表層の撥水層を除去する工程と、
    前記撥水層を除去後、前記基板を加熱処理する工程と、
    前記レジスト膜を現像してレジストパターンを形成する工程と、
    を備えたことを特徴とするパターン形成方法。
  2. 前記レジスト膜表層の撥水層を除去する工程は、前記レジスト膜表層にアルカリ性溶液を供給して、前記レジスト膜表面を洗浄する工程を含むことを特徴とする請求項1記載のパターン形成方法。
  3. 前記アルカリ性溶液は、有機アルカリ水溶液であることを特徴とする請求項2記載のパターン形成方法。
  4. 前記有機アルカリ水溶液の有機アルカリ濃度は、前記現像工程に用いられる有機アルカリ水溶液の有機アルカリ濃度よりも低いことを特徴とする請求項3記載のパターン形成方法。
  5. 請求項1乃至4のいずれか一項記載のパターン形成方法を用いて、基板上にレジストパターンを形成する工程と、
    前記レジストパターンをマスクにして、前記レジストパターンの下層膜を加工する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2007162403A 2007-06-20 2007-06-20 パターン形成方法及び半導体装置の製造方法 Abandoned JP2009004478A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007162403A JP2009004478A (ja) 2007-06-20 2007-06-20 パターン形成方法及び半導体装置の製造方法
US12/143,187 US20080318166A1 (en) 2007-06-20 2008-06-20 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007162403A JP2009004478A (ja) 2007-06-20 2007-06-20 パターン形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009004478A true JP2009004478A (ja) 2009-01-08

Family

ID=40136855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007162403A Abandoned JP2009004478A (ja) 2007-06-20 2007-06-20 パターン形成方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080318166A1 (ja)
JP (1) JP2009004478A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100131953A (ko) * 2009-06-08 2010-12-16 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토리소그래피 방법
US8119313B2 (en) 2009-03-06 2012-02-21 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US8808970B2 (en) 2011-08-26 2014-08-19 Renesas Electronics Corporation Manufacturing method of semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067011A1 (ja) * 2004-01-07 2005-07-21 Tokyo Electron Limited 塗布・現像装置及び塗布・現像方法
WO2005085954A1 (ja) * 2004-03-05 2005-09-15 Tokyo Ohka Kogyo Co., Ltd. 液浸露光用ポジ型レジスト組成物およびレジストパターンの形成方法
JP2006091798A (ja) * 2004-04-16 2006-04-06 Shin Etsu Chem Co Ltd パターン形成方法及びこれに用いるレジスト上層膜材料
JP2007078745A (ja) * 2005-09-09 2007-03-29 Tokyo Ohka Kogyo Co Ltd 保護膜形成用材料およびこれを用いたホトレジストパターン形成方法
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205108A1 (en) * 2004-03-16 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for immersion lithography lens cleaning
JP4955977B2 (ja) * 2005-01-21 2012-06-20 東京エレクトロン株式会社 塗布、現像装置及びその方法
JP4718893B2 (ja) * 2005-05-13 2011-07-06 株式会社東芝 パターン形成方法
JP4797662B2 (ja) * 2006-02-03 2011-10-19 東京エレクトロン株式会社 塗布、現像方法、塗布、現像装置及び記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067011A1 (ja) * 2004-01-07 2005-07-21 Tokyo Electron Limited 塗布・現像装置及び塗布・現像方法
WO2005085954A1 (ja) * 2004-03-05 2005-09-15 Tokyo Ohka Kogyo Co., Ltd. 液浸露光用ポジ型レジスト組成物およびレジストパターンの形成方法
JP2006091798A (ja) * 2004-04-16 2006-04-06 Shin Etsu Chem Co Ltd パターン形成方法及びこれに用いるレジスト上層膜材料
JP2007078745A (ja) * 2005-09-09 2007-03-29 Tokyo Ohka Kogyo Co Ltd 保護膜形成用材料およびこれを用いたホトレジストパターン形成方法
JP2007140075A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バリア膜形成用材料及びそれを用いたパターン形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119313B2 (en) 2009-03-06 2012-02-21 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20100131953A (ko) * 2009-06-08 2010-12-16 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토리소그래피 방법
JP2011053650A (ja) * 2009-06-08 2011-03-17 Rohm & Haas Electronic Materials Llc フォトリソグラフィー方法
JP2016001334A (ja) * 2009-06-08 2016-01-07 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC フォトリソグラフィー方法
KR101701189B1 (ko) 2009-06-08 2017-02-01 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토리소그래피 방법
US8808970B2 (en) 2011-08-26 2014-08-19 Renesas Electronics Corporation Manufacturing method of semiconductor device
US9105476B2 (en) 2011-08-26 2015-08-11 Renesas Electronics Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20080318166A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP5851052B2 (ja) パターン平滑化及びインライン限界寸法のスリム化のための蒸気処理プロセス
US10606176B2 (en) Method for patterning a substrate using extreme ultraviolet lithography
JP2014510954A (ja) リソグラフィ適用において感放射線材料のラインを幅狭化する方法
TWI699821B (zh) 半導體裝置之製造方法
TWI324791B (ja)
JP2006210825A (ja) パターン形成方法
US8846305B2 (en) Photolithography method including dual development process
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
JP2009004478A (ja) パターン形成方法及び半導体装置の製造方法
JP2008153373A (ja) 半導体装置の製造方法
US7144673B2 (en) Effective photoresist stripping process for high dosage and high energy ion implantation
US20120202156A1 (en) Cleaning process for semiconductor device fabrication
JPH11145031A (ja) 化学増幅系レジストのパターン形成方法
US20100167213A1 (en) Semiconductor device manufacturing method
US7851139B2 (en) Pattern forming method
JP2009295716A (ja) 半導体装置の製造方法及び基板処理装置
US20090123878A1 (en) Patterning method
JP2008066467A (ja) パターン形成方法
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP2010118501A (ja) 半導体装置の製造方法
KR100546118B1 (ko) 미세 패턴 형성방법
JP2007088256A (ja) パターン形成方法及び半導体装置の製造方法
US8507190B2 (en) Method for preparing alignment mark for multiple patterning
KR101057178B1 (ko) 포토마스크의 제조방법
JP2008153328A (ja) 薄膜パターン形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120720

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20120806