JP2009295716A - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2009295716A
JP2009295716A JP2008146591A JP2008146591A JP2009295716A JP 2009295716 A JP2009295716 A JP 2009295716A JP 2008146591 A JP2008146591 A JP 2008146591A JP 2008146591 A JP2008146591 A JP 2008146591A JP 2009295716 A JP2009295716 A JP 2009295716A
Authority
JP
Japan
Prior art keywords
resist film
exposure
edge
film
immersion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008146591A
Other languages
English (en)
Inventor
Katsutoshi Kobayashi
林 克 稔 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008146591A priority Critical patent/JP2009295716A/ja
Priority to US12/477,719 priority patent/US8142985B2/en
Publication of JP2009295716A publication Critical patent/JP2009295716A/ja
Priority to US13/397,730 priority patent/US20120141944A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70341Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】レジスト膜の縁の膜質が縁以外の膜質と同じ状態で液浸露光できると共に、レジスト膜の縁を効果的に除去できる半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】半導体装置の製造方法は、被加工膜上にレジスト膜を形成し、レジスト膜をベークし、レジスト膜を液侵露光し、レジスト膜をポストエクスポージャベークし、レジスト膜を現像し、ポストエクスポージャベークした後にレジスト膜の縁を除去することを特徴とする。また、基板処理装置は、被加工膜上に形成されたレジスト膜の縁を周辺露光する周辺露光装置と、周辺露光するのと同時に、または周辺露光した後であって現像する前に、レジスト膜の縁を加熱する加熱装置と、を備えることを特徴とする。
【選択図】図4

Description

本発明は、半導体装置の製造方法及び基板処理装置に関する。
半導体素子の製造方法は、一般に、シリコンウェーハ上に被加工膜として複数の物質を堆積し、その被加工膜を所望のパターンにパターニングする一連の工程を多数含む。この被加工膜をパターニングする工程について以下に説明する。まず、一般にレジストと呼ばれる感光性物質を被加工膜上に塗布してレジスト膜を形成する。次に、このレジスト膜の所定の領域を露光する。次に、レジスト膜の露光領域または未露光領域の何れかを現像処理により除去してレジストパターンを形成する。さらに、このレジストパターンをエッチングマスクとして用いて、被加工膜をドライエッチングする。これにより、被加工膜にパターンを形成する。
近年、パターンの微細化に伴い、高NA(開口数)化が可能な液浸リソグラフィーが使用されるようになってきている。この液浸リソグラフィーでは、露光用レンズとレジスト膜の表面との間を液浸用の液体(例えば純水)で満たして液浸露光する。また、液浸リソグラフィーでは、露光用レンズと液浸用の液体とをレジスト膜の表面に沿ってスキャンして所定の範囲を液浸露光するスキャン露光が行われている。そこで、液浸用の液体と接することを考慮すると共に、露光用レンズと液浸用の液体とを高速にスキャンするために、液浸リソグラフィープロセス対応のレジスト膜(トップコートレスレジスト膜)が開発されている。
また、液浸露光した後、レジスト膜の縁(つまりウェーハ表面上に形成されたレジスト膜のうち、ウェーハ面内の周辺部に存在する部分)は露光されずに未露光領域となる。ポジ型レジストを用いた場合、この未露光領域は現像処理によっては除去されず残存してしまう。そこで、予めレジスト膜の縁を周辺露光(WEE;Wafer Edge Exposure)してから液浸露光し、その後に現像して、レジスト膜の縁を除去している(例えば、特許文献1参照)。
しかしながら、従来通りに液浸露光する前に周辺露光した場合、液浸露光する時にレジスト膜の縁の膜質が縁以外の膜質とは異なっているという問題があった。
特開2006−235230号公報
本発明の目的は、レジスト膜の縁の膜質が縁以外の膜質と同じ状態で液浸露光できると共に、レジスト膜の縁を効果的に除去できる半導体装置の製造方法及び基板処理装置を提供することにある。
本願発明の一態様によれば、被加工膜上にレジスト膜を形成し、前記レジスト膜をベークし、前記レジスト膜を液侵露光し、前記レジスト膜をポストエクスポージャベークし、前記レジスト膜を現像し、前記ポストエクスポージャベークした後に前記レジスト膜の縁を除去することを特徴とする半導体装置の製造方法が提供される。
また、本願発明の他の一態様によれば、被加工膜上にレジスト膜を形成し、前記レジスト膜をベークし、前記レジスト膜を液侵露光し、前記レジスト膜の縁を周辺露光し、前記レジスト膜をポストエクスポージャベークし、前記レジスト膜を現像し、前記液浸露光した後であって、前記ポストエクスポージャベークする前に前記レジスト膜を冷却することを特徴とする半導体装置の製造方法が提供される。
また、本願発明の他の一態様によれば、被加工膜上に形成されたレジスト膜の縁を周辺露光する周辺露光装置と、前記周辺露光するのと同時に、または前記周辺露光した後であって前記レジスト膜を現像する前に、前記レジスト膜の前記縁を加熱する加熱装置と、を備えることを特徴とする基板処理装置が提供される。
本発明によれば、レジスト膜の縁の膜質が縁以外の膜質と同じ状態で液浸露光できると共に、レジスト膜の縁を効果的に除去できる。
本発明の実施形態の説明に先立ち、発明者が本発明をなすに至った経緯について説明する。以下、本明細書においてレジスト膜とは、液浸リソグラフィープロセス対応のレジスト膜(トップコートレスレジスト膜)を表す。
発明者は、背景技術の項で述べた様に、液浸露光する前に周辺露光した場合、液浸露光する時にレジスト膜の縁の膜質が変化しており、縁以外の膜質とは異なっていることに気付いた。そのため、縁の膜質が変化したレジスト膜をスキャン露光方式により液浸露光すると、レジスト膜の縁が原因となって液浸用の液体が漏れることを発明者は独自に知得した。また、液浸用の液体が漏れると、漏れた液体が原因でウェーハの温度変化が引き起こされ、例えばフォーカスずれなど、液浸露光に悪影響が及ぼされることを発明者は独自に知得した。
上記現象について、図1を参照してより詳細に説明する。図1は、液浸露光する前に周辺露光した場合のレジスト膜の状態を示す断面図である。同図は、ウェーハ1枚の断面を模式的に表す。同図に示す様に、ウェーハ10上の未露光のレジスト膜11の縁15には、周辺露光により生じた周辺露光領域11aが存在している。この状態で液浸露光用ノズル13をレジスト膜11及び周辺露光領域11aの表面に沿ってスキャンして、レジスト膜11に対して液浸露光する場合について考える。この場合、周辺露光領域11aの上部を液浸露光用ノズル13が通過すると、液浸露光用ノズル13とレジスト膜11との間に存在する液浸用の液体が周辺露光領域11aを介して漏れる様になる。
この液体の漏れは、次の様に説明できることを発明者は独自に知得した。即ち、液浸露光用ノズル13がスキャンされても、未露光のレジスト膜11はその表面に液浸用の液体が残存しない膜質を有している。しかし、周辺露光領域11aは露光が完了しているので未露光のレジスト膜11の膜質から変化している。そのため、スキャン動作によって液浸露光用ノズル13が周辺露光領域11aの上部を通過した後に、周辺露光領域11aの表面に液浸用の液体が残存してしまう。従って、その残存した液体がウェーハ10の外部に漏れ出す。
上記問題を解決するために、液浸露光した後であってポストエクスポージャベークする前に周辺露光する方法が考えられる。しかし、発明者は、この方法では液浸露光した後にポストエクスポージャベークを開始するまでの時間が長くなるので、新たな問題が生じることにも気付いた。つまり、この方法ではレジスト膜の液浸露光した領域での化学反応の進行に変化が生じてパターン寸法が設計値とは異なってしまうポストエクスポージャディレイ(PED;Post Exposure Delay)が問題となることを発明者は知得した。
発明者は、上述した独自の知得に基づいて本発明をなすに至った。
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
以下の実施形態では、液浸露光する前に周辺露光せずにレジスト膜の縁を除去することを基本的な原理とする。即ち、図2に示す様に、レジスト膜11の縁15の膜質が縁15以外の膜質と同じ状態で液浸露光して、液浸露光している間に縁15を介した液漏れが発生しない様にする。
また、以下の実施形態では、シリコンなどの半導体基板上に形成されたシリコン酸化膜等の層間絶縁膜上にレジストパターンを形成する一例について説明する。
(第1の実施形態)
図3〜図5を参照して本発明の第1の実施形態について説明する。
図3、図4は、本発明の第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。なお、同図はウェーハ1枚の断面を模式的に示す。
[工程1]
まず、図3(a)に示すウェーハ(シリコン基板)10上に、有機系下層膜31を所定の膜厚となるようにスピンコートにより形成する(図3(b))。その後、ベーキング処理を行う。次に、有機系下層膜31の上に、シリコン含有中間膜32を所定の膜厚となるようにスピンコートにより形成する(図3(c))。その後、ベーキング処理を行う。
[工程2]レジスト膜形成
次に、ArF用のポジ型トップコートレスレジスト材料をスピンコートして、レジスト膜11を所定の膜厚となるように形成する(図3(d))。
[工程3]ベーク
次に、ベーキング処理を約125℃で約60秒間行う。
[工程4]液浸露光(パターン露光)
次に、ArFエキシマレーザー液浸露光装置を用いてArFエキシマレーザー40をレジスト膜11の所定の領域に照射して液浸露光する(図4(a))。この液浸露光は、所定のハーフトーンマスクを用いて、液浸露光用ノズルをウェーハ10の面内方向にスキャンして行う(スキャン露光)。この液浸露光により、ハーフトーンマスクに応じたパターンを有する露光領域11bをレジスト膜11に形成する。
[工程5]ポストエクスポージャベーク
次に、ベーキング処理を約115℃で約60秒間行う。
[工程6]現像
次に、所定の濃度のテトラメチルアンモニウムハイドロオキサイド(TMAH)水溶液を用いて、パドル現像を所定の時間行う。このパドル現像によりレジスト膜11の露光領域11bを除去して、未露光領域からなるパターンを得る(図4(b))。
[工程7]レジスト膜の縁の除去(エッジカット)
その後、例えばシンナー(有機溶媒)を用いてレジスト膜11の縁15を除去する(図4(c))。除去するレジスト膜の幅は例えば約1mmである。
ここで、図5を参照して上記工程7について更に説明する。
図5(a)は、レジスト膜の縁を除去する様子を表す断面図である。同図に示す様に、ウェーハ10を回転させながら吐出装置51からシンナー50をレジスト膜11の縁15に対して吐出する。これにより、シンナー50をレジスト膜11cに塗布して、レジスト膜11cを溶解して除去する。つまり、レジスト膜11の縁15は、ウェーハ10の外周に沿って円形に除去される。
以上の形成方法により、例えば約45nm間隔のライン・アンド・スペース(L/S)のレジストパターンを形成できる。
上記工程に続き、レジストパターンをマスクとしてシリコン含有中間膜32をドライエッチングする工程やイオン注入工程などの一連の工程を行い、半導体装置が形成される。
本実施形態によれば、液浸露光する前に周辺露光しないので、レジスト膜11の縁15の膜質が縁15以外の膜質と同じ状態で液浸露光できる。従って、液浸露光している間にレジスト膜11の縁15を介して液浸用の液体が漏れない。その上で、レジスト膜11の縁15を効果的に除去できる。
また、本実施形態によれば、液浸露光後に短時間でポストエクスポージャベークを開始できる。従って、ポストエクスポージャディレイが発生し難い。
(第1の実施形態の変形例)
次に、上述した第1の実施形態の変形例について説明する。本変形例では、前記レジスト膜の縁の除去(工程7)を、前記ポストエクスポージャベーク(工程5)の後であって前記現像(工程6)の前に行う点が、第1の実施形態と異なる。その他の工程は第1の実施形態と同一であるため、説明を省略する。
この工程7では、第1の実施形態と同様にしてレジスト膜11の縁15の除去が行われる。即ち、図5(b)に示す様に、ウェーハ10を回転させながら吐出装置51からシンナー50をレジスト膜11の縁15に対して吐出する。これにより、シンナー50をレジスト膜11cに塗布して、レジスト膜11cを溶解して除去する。つまり、レジスト膜11の縁15は、ウェーハ10の外周に沿って円形に除去される。
本変形例によっても、第1の実施形態と同様の効果が得られる。
なお、半導体装置の製造工場などにおいて、半導体装置の生産効率を最適化するために、上述した第1の実施形態とその変形例とを並行して行っても良い。
(第2の実施形態)
次に、図6〜図8を参照して本発明の第2の実施形態について説明する。
本実施形態では、以下の工程が第1の実施形態と異なる。即ち、前記ポストエクスポージャベーク(工程5)の後であって前記現像(工程6)の前に、周辺露光する。そして、周辺露光するのと同時に、または周辺露光した後であって前記現像(工程6)の前にレジスト膜の縁を加熱して、その温度を室温よりも高温にする。また、前記工程7は行わない。その他の工程は第1の実施形態と同一であるため、説明を省略する。
上述した、周辺露光してレジスト膜の縁を加熱する工程について説明する。この工程は、図6に示す基板処理装置を用いて行われる。
図6は、本実施形態に係る基板処理装置の主要部の構成を表す概略図である。図6(a)は上面図を表し、図6(b)は側面図を表す。同図に示す様に、基板処理装置はヒーター60(加熱装置)を周囲に備えているステージ61と、周辺露光装置62とを備えている。ステージ61は、処理対象のウェーハを上部に保持して回転させる。ヒーター60は、ウェーハ上のレジスト膜の縁を加熱できる位置に配置されている。周辺露光装置62は、移動してレジスト膜の縁を周辺露光する。
なお、同図は周辺露光してレジスト膜の縁を加熱する工程に関係する構成要素のみを示している。また、基板処理装置は、塗布現像装置であっても良く、露光装置であっても良い。
次に、ヒーター60の構造の一例について説明する。
図7は、本実施形態に係るヒーター60の構造を表す概略図である。図7(a)に示すヒーター60は、直径が互いに異なる円形の複数の熱線60a〜60cを備えている。これらの熱線60a〜60cは、ウェーハの直径とほぼ同じ直径を有している。通電する熱線60a〜60cの数と位置とを制御することで、このヒーター60はレジスト膜の縁のみを所望の温度に加熱できる。また、別の一例として図7(b)に示すヒーター60は、小型の熱線60dを複数備えている。通電する熱線60dの数と位置とを制御することで、このヒーター60はレジスト膜の縁のみを所望の温度に加熱できる。
図8は、図6の基板処理装置を用いて周辺露光とレジスト膜の縁の加熱とが行われる様子を表す断面図である。前述した様に、ウェーハ10はステージ61とヒーター60との上に載せられる。その他の構成要素は、図4の第1の実施形態及び図6と同一であるため、同一の要素に同一の符号を付して説明を省略する。
この工程では、まず周辺露光装置62をレジスト膜11の縁15の位置に移動して光を照射し、周辺露光する。この時、ステージ61を用いてウェーハ10を回転させて、レジスト膜11の縁15をウェーハ10の外周に沿って円形に周辺露光する。そして、周辺露光するのと同時に、または周辺露光した後にヒーター60を加熱する。これにより、レジスト膜11の縁15のみを加熱(ベーク)して、その温度を室温よりも高温にする。
ここで、レジスト膜11の縁15を加熱する理由を説明する。一旦ポストエクスポージャベークされると、未露光領域であるレジスト膜11の縁15は、その後に光が照射されるだけでは現像液に十分に溶解する状態まで化学反応が進行し難くなる。そこで、レジスト膜11の縁15の内部での化学反応を十分に進行させるために、周辺露光するのと同時に、または周辺露光した後に、レジスト膜11の縁15の温度を室温よりも高くする。その結果、レジスト膜11の縁15は現像液に十分に溶解する状態まで化学反応が進行した周辺露光領域11aになる。そして、続く現像(工程6)によって、露光領域11bと周辺露光領域11aとを除去する。
本実施形態によれば、液浸露光する前に周辺露光しないので、レジスト膜11の縁15の膜質が縁15以外の膜質と同じ状態で液浸露光できる。従って、液浸露光している間にレジスト膜11の縁15を介して液浸用の液体が漏れない。その上で、レジスト膜11の縁15を効果的に除去できる。
また、本実施形態によれば、液浸露光した後に短時間でポストエクスポージャベークを開始できる。従って、ポストエクスポージャディレイは発生し難い。
(第2の実施形態の変形例)
次に、図9,図10を参照して第2の実施形態の変形例について説明する。本変形例では、ウェーハの周辺部のレジスト膜に赤外線を照射して、その周辺部のレジスト膜の温度を室温よりも高温にする点が第2の実施形態と異なる。その他の工程は第2の実施形態と同一であるため、説明を省略する。
この周辺露光してレジスト膜の縁の温度を室温よりも高温にする工程について、以下に説明する。この工程は、図9に示す基板処理装置を用いて行われる。
図9は、本実施形態に係る基板処理装置の主要部の構成を表す概略図である。図9(a)は上面図を表し、図9(b)は側面図を表す。同図に示す様に、基板処理装置はステージ90と、赤外線照射装置91(加熱装置)と、周辺露光装置62と、を備えている。ステージ90は、処理対象のウェーハを上部に保持して回転させる。赤外線照射装置91は、移動してウェーハ上のレジスト膜の縁に赤外線を照射して加熱する。周辺露光装置62は、移動してレジスト膜の縁を周辺露光する。
なお、同図は周辺露光してレジスト膜の縁を加熱する工程に関係する構成要素のみを示している。また、基板処理装置は、塗布現像装置であっても良く、露光装置であっても良い。
図10は、図9の基板処理装置を用いて周辺露光とレジスト膜の縁の加熱とが行われる様子を表す断面図である。前述した様に、ウェーハ10はステージ90の上に載せられる。その他の構成は、図4の第1の実施形態及び図9と同一であるため、同一の要素に同一の符号を付して説明を省略する。
この工程では、まず周辺露光装置62をレジスト膜11の縁15の位置に移動して光を照射し、周辺露光する。この時、ステージ90を用いてウェーハ10を回転させて、レジスト膜11の縁15をウェーハ10の外周に沿って円形に周辺露光する。そして、周辺露光するのと同時に、または周辺露光した後に、赤外線照射装置91を移動してレジスト膜11の縁15に赤外線を照射する。これにより、レジスト膜11の縁15のみを加熱してその温度を室温よりも高温にする。赤外線を照射する時にもステージ90によってウェーハ10を回転させて、レジスト膜11の縁15をウェーハ10の外周に沿って加熱する。
本変形例によれば、赤外線によってレジスト膜11の縁15の温度が室温よりも高温に加熱されるので、第2の実施形態と同様の効果が得られる。
なお、上述した第2の実施形態及び第2の実施形態の変形例において、レジスト膜11の縁15を加熱する時に、冷却装置を用いてレジスト膜11の縁15以外の領域を冷却しても良い。
(第3の実施形態)
次に、図11を参照して本発明の第3の実施形態について説明する。
本実施形態では、以下の工程が第1の実施形態と異なる。即ち、前記液浸露光(工程4)後であって前記ポストエクスポージャベーク(工程5)前に、レジスト膜を冷却してレジスト膜を周辺露光する。また、前記工程7は行わない。その他の工程は第1の実施形態と同一であるため、説明を省略する。
このレジスト膜を冷却して、周辺露光する工程について説明する。この工程は、冷却装置を備える基板処理装置を用いて行われる。
図11は、基板処理装置を用いて周辺露光とレジスト膜の冷却とが行われる様子を表す断面図である。ウェーハ10はステージを兼ねる冷却装置110の上に載せられる。周辺露光装置62は、移動してレジスト膜11の縁15を周辺露光する。その他の構成要素は、図4の第1の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。
この工程では、レジスト膜11と、液浸露光(工程4)により形成された露光領域11bとを冷却装置110を用いて冷却し、その温度を室温よりも低温にする。そして、この状態で周辺露光装置62をレジスト膜11の縁15の位置に移動して光を照射し、周辺露光する。この時、ステージ61を用いてウェーハ10を回転させて、レジスト膜11の縁15をウェーハ10の外周に沿って円形に周辺露光する。この周辺露光により、周辺露光領域11aが形成される。なお、冷却処理は、液浸露光(工程4)後であってポストエクスポージャベーク(工程5)前であれば、周辺露光する前後に関わらずいつ開始しても良い。ただし、液浸露光した後に短時間で冷却処理を開始した方がポストエクスポージャディレイは発生し難くなる。
冷却処理を停止した後に、ポストエクスポージャベーク(工程5)以降の処理を行う。そして、現像(工程6)によって、露光領域11bと周辺露光領域11aとを除去する。
本実施形態によれば、液浸露光する前に周辺露光しないので、レジスト膜11の縁15の膜質が縁15以外の膜質と同じ状態で液浸露光できる。従って、液浸露光している間にレジスト膜11の縁15を介して液浸用の液体が漏れない。その上で、レジスト膜11の縁15を効果的に除去できる。
また、液浸露光した後にレジスト膜11と露光領域11bの温度が室温よりも低温になるので、液浸露光で形成された露光領域11bに発生している酸の活性エネルギーを低下させることができる。従って、レジスト膜11と露光領域11bでの化学反応の進行が遅くなるので、ポストエクスポージャディレイが発生し難くなる。
なお、同図は周辺露光と冷却とに関係する構成要素のみを示している。また、冷却装置を備える基板処理装置は、塗布現像装置であっても良く、露光装置であっても良い。
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
例えば、シリコンウェーハ上に形成された酸化膜、窒化膜、拡散層、または配線層などの上にレジストパターンを形成しても良い。
液浸露光する前に周辺露光した場合のレジスト膜の状態を示す断面図である。 液浸露光する前に周辺露光しない場合のレジスト膜の状態を示す断面図である。 本発明の第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。 図1に続く、半導体装置の製造方法を説明するための断面図である。 本発明の第1の実施形態に係るレジスト膜を除去する様子を表す断面図である。 本発明の第2の実施形態に係る基板処理装置の主要部の構成を表す概略図である。 本発明の第2の実施形態に係るヒーターの構造を表す概略図である。 本発明の第2の実施形態に係る、図6の基板処理装置を用いて周辺露光とレジスト膜の縁の加熱とが行われる様子を表す断面図である。 本発明の第2の実施形態の変形例に係る基板処理装置の主要部の構成を表す概略図である。 本発明の第2の実施形態の変形例に係る、図9の基板処理装置を用いて周辺露光とレジスト膜の縁の加熱とが行われる様子を表す断面図である。 本発明の第3の実施形態に係る基板処理装置を用いて周辺露光とレジスト膜の冷却とが行われる様子を表す断面図である。
符号の説明
10 シリコン基板、11,11c レジスト膜、11a 周辺露光領域、11b 露光領域、31 有機系下層膜、32 シリコン含有中間膜、50 シンナー、51 吐出装置、60 ヒーター、61,90 ステージ、62 周辺露光装置、91 赤外線照射装置、110 冷却装置

Claims (5)

  1. 被加工膜上にレジスト膜を形成し、
    前記レジスト膜をベークし、
    前記レジスト膜を液侵露光し、
    前記レジスト膜をポストエクスポージャベークし、
    前記レジスト膜を現像し、
    前記ポストエクスポージャベークした後に前記レジスト膜の縁を除去することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記レジスト膜の前記縁の前記除去は、
    前記レジスト膜の前記縁に有機溶媒を塗布して行うことを特徴とする半導体装置の製造方法。
  3. 請求項1に記載の半導体装置の製造方法において、
    前記レジスト膜の前記縁の前記除去は、
    前記ポストエクスポージャベークした後であって前記現像する前に、前記レジスト膜の前記縁を周辺露光し、
    前記周辺露光するのと同時に、または前記周辺露光した後であって前記現像する前に、前記レジスト膜の前記縁を加熱し、
    前記現像により行うことを特徴とする半導体装置の製造方法。
  4. 被加工膜上にレジスト膜を形成し、
    前記レジスト膜をベークし、
    前記レジスト膜を液侵露光し、
    前記レジスト膜の縁を周辺露光し、
    前記レジスト膜をポストエクスポージャベークし、
    前記レジスト膜を現像し、
    前記液浸露光した後であって、前記ポストエクスポージャベークする前に前記レジスト膜を冷却することを特徴とする半導体装置の製造方法。
  5. 被加工膜上に形成されたレジスト膜の縁を周辺露光する周辺露光装置と、
    前記周辺露光するのと同時に、または前記周辺露光した後であって前記レジスト膜を現像する前に、前記レジスト膜の前記縁を加熱する加熱装置と、
    を備えることを特徴とする基板処理装置。
JP2008146591A 2008-06-04 2008-06-04 半導体装置の製造方法及び基板処理装置 Pending JP2009295716A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008146591A JP2009295716A (ja) 2008-06-04 2008-06-04 半導体装置の製造方法及び基板処理装置
US12/477,719 US8142985B2 (en) 2008-06-04 2009-06-03 Method for manufacturing semiconductor device
US13/397,730 US20120141944A1 (en) 2008-06-04 2012-02-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008146591A JP2009295716A (ja) 2008-06-04 2008-06-04 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2009295716A true JP2009295716A (ja) 2009-12-17

Family

ID=41400626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008146591A Pending JP2009295716A (ja) 2008-06-04 2008-06-04 半導体装置の製造方法及び基板処理装置

Country Status (2)

Country Link
US (2) US8142985B2 (ja)
JP (1) JP2009295716A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218099A (ja) * 2015-05-14 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017147329A (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803482B (zh) * 2017-02-14 2020-01-24 上海华虹宏力半导体制造有限公司 一种用于减少晶圆边缘良率测试问题的方法
CN108152875A (zh) * 2017-12-28 2018-06-12 中国电子科技集团公司第四十四研究所 一种InP基纳米光栅及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080404A (ja) * 2004-09-10 2006-03-23 Tokyo Electron Ltd 塗布、現像装置、露光装置及びレジストパターン形成方法。
JP2007158260A (ja) * 2005-12-08 2007-06-21 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP2007317987A (ja) * 2006-05-29 2007-12-06 Sokudo:Kk 基板処理装置および基板処理方法
JP2008098520A (ja) * 2006-10-13 2008-04-24 Tokyo Electron Ltd 周辺露光装置、塗布、現像装置、周辺露光方法及び塗布、現像方法並びに記憶媒体
JP2008130789A (ja) * 2006-11-21 2008-06-05 Tokyo Electron Ltd 膜形成方法および膜形成装置ならびにパターン形成方法
JP2008172214A (ja) * 2006-12-08 2008-07-24 Asml Netherlands Bv 基板支持体およびリソグラフィプロセス
JP2009071028A (ja) * 2007-09-13 2009-04-02 Sokudo:Kk 基板処理装置および基板処理方法
JP2009094398A (ja) * 2007-10-11 2009-04-30 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634822B2 (ja) 2005-02-24 2011-02-16 株式会社東芝 レジストパターン形成方法および半導体装置の製造方法
US7691559B2 (en) * 2005-06-30 2010-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion lithography edge bead removal
JP2007142181A (ja) 2005-11-18 2007-06-07 Toshiba Corp 基板処理方法及びリンス装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080404A (ja) * 2004-09-10 2006-03-23 Tokyo Electron Ltd 塗布、現像装置、露光装置及びレジストパターン形成方法。
JP2007158260A (ja) * 2005-12-08 2007-06-21 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像方法並びにコンピュータプログラム
JP2007317987A (ja) * 2006-05-29 2007-12-06 Sokudo:Kk 基板処理装置および基板処理方法
JP2008098520A (ja) * 2006-10-13 2008-04-24 Tokyo Electron Ltd 周辺露光装置、塗布、現像装置、周辺露光方法及び塗布、現像方法並びに記憶媒体
JP2008130789A (ja) * 2006-11-21 2008-06-05 Tokyo Electron Ltd 膜形成方法および膜形成装置ならびにパターン形成方法
JP2008172214A (ja) * 2006-12-08 2008-07-24 Asml Netherlands Bv 基板支持体およびリソグラフィプロセス
JP2009071028A (ja) * 2007-09-13 2009-04-02 Sokudo:Kk 基板処理装置および基板処理方法
JP2009094398A (ja) * 2007-10-11 2009-04-30 Tokyo Electron Ltd 塗布、現像装置、塗布、現像方法及び記憶媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218099A (ja) * 2015-05-14 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017147329A (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法
WO2017141736A1 (ja) * 2016-02-17 2017-08-24 株式会社Screenホールディングス 基板処理装置および基板処理方法
KR20180099803A (ko) * 2016-02-17 2018-09-05 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
CN108604536A (zh) * 2016-02-17 2018-09-28 株式会社斯库林集团 基板处理装置及基板处理方法
US10591820B2 (en) 2016-02-17 2020-03-17 SCREEN Holdings Co., Ltd. Substrate processing apparatus and substrate processing method
KR102207790B1 (ko) * 2016-02-17 2021-01-26 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
CN108604536B (zh) * 2016-02-17 2023-02-14 株式会社斯库林集团 基板处理装置及基板处理方法

Also Published As

Publication number Publication date
US8142985B2 (en) 2012-03-27
US20120141944A1 (en) 2012-06-07
US20090305169A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
TWI699821B (zh) 半導體裝置之製造方法
JP2007036249A (ja) 半導体素子のウェルフォトレジストパターン及びその形成方法
WO2014108039A1 (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
JP2010211153A (ja) レジストパターン形成方法
US8908150B2 (en) Substrate processing method, manufacturing method of EUV mask, and EUV mask
TW200836244A (en) Immersion lithography method
JP2009295716A (ja) 半導体装置の製造方法及び基板処理装置
JP2004006765A (ja) フォトマスクブランクの製造方法及び製造装置、並びに不要膜除去装置
JP2010181872A (ja) フォトマスクの製造方法、パターン転写方法、フォトマスク基板用処理装置、及び薄膜パターニング方法
US7851139B2 (en) Pattern forming method
US8148054B2 (en) Immersion multiple-exposure method and immersion exposure system for separately performing multiple exposure of micropatterns and non-micropatterns
TWI521561B (zh) 極紫外光光阻敏感性降低
US20080318166A1 (en) Method of manufacturing semiconductor device
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2007088256A (ja) パターン形成方法及び半導体装置の製造方法
JP2010118501A (ja) 半導体装置の製造方法
CN1971428B (zh) 使用浸没式光刻法制造半导体装置的方法
JPH02177420A (ja) ウエハ周辺露光装置
JP4267298B2 (ja) 半導体素子の製造方法
JP5625378B2 (ja) 樹脂膜パターンの形成方法及び半導体装置の製造方法
JP2005136430A (ja) パターン形成方法
JP2006279081A (ja) 加工方法、半導体装置の製造方法、及び加工装置
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
KR20090052072A (ko) 반도체 소자의 패턴 형성 방법
JP2004325724A (ja) レジストパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120720