JP2005136430A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2005136430A
JP2005136430A JP2004330969A JP2004330969A JP2005136430A JP 2005136430 A JP2005136430 A JP 2005136430A JP 2004330969 A JP2004330969 A JP 2004330969A JP 2004330969 A JP2004330969 A JP 2004330969A JP 2005136430 A JP2005136430 A JP 2005136430A
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
film
resist
exposure amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004330969A
Other languages
English (en)
Inventor
Toshihiko Harano
俊彦 原野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Original Assignee
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Kagoshima Ltd, NEC Kagoshima Ltd filed Critical Nippon Electric Kagoshima Ltd
Priority to JP2004330969A priority Critical patent/JP2005136430A/ja
Publication of JP2005136430A publication Critical patent/JP2005136430A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】エッチングのパターン精度を良くするパターン形成方法を提供する。
【解決手段】フォトレジストを塗布後プリベーク温度及びプリベーク時間を制御(135〜150℃、130〜150秒又は100〜135℃、150〜170秒)し、さらに、ハーフ現像部の露光量を45〜65mJ/cmとすることによりハーフ現像部の膜厚を400±100nmに収めることができ、その結果、ハーフ現像部をマスクとして形成されるエッチングパターンの幅のばらつきを1μm以内に抑えることが可能となった。
【選択図】 図2

Description

本発明は、半導体素子用のパターン形成方法に関し、1つのフォトレジストパターンで複数のパターンを形成する方法に関する。
薄膜トランジスタなどを製造する際、パターンを形成する技術としてフォトリソグラフィの技術がある。フォトリソグラフィとは、感光性を持つフォトレジストを塗布し、所定のパターンの紫外線を照射してフォトレジストを感光させ、感光部分または非感光部分のフォトレジストを溶かす現像の3工程からなる一連の工程である。
通常、1回のフォトリソグラフィで1つのパターンを形成でき、薄膜トランジスタなどは、このフォトリソグラフィを5〜8回通ることによって完成する。
近年、液晶パネルのプライスダウンが進んでいるため、薄膜トランジスタの製造コストも削減する必要が出てきている。薄膜トランジスタにおいては、フォトリソグラフィの回数を減らすことによって、大幅に製造コストを削減することが出来るが、通常1回のフォトリソグラフィでは、1つのパターンしか形成できないので、従来ではフォトリソグラフィの回数を減らすのに限界があった。
ところが近年、グレイトーンマスク(特許文献1)による露光、或いは、パターンの異なるマスクを2回使用して露光する2段露光といった技術により、1回のフォトリソグラフィで2つのパターンを同時に形成することが可能となった。
特開2000−066240号公報
しかしながら、グレイトーンマスクにおいては、グレイトーン部分のマスク設計が難しいことや、2段露光においてはフォトレジストを半分だけ現像する、ハーフ現像の技術が難しいことから、パターンのバラツキが大きくなる問題を持っている。
本発明は、ハーフ現像によるフォトレジストパターンのパターン精度を良くして、ハーフ現像のフォトレジストパターンをマスクとして形成されるエッチングパターンのパターン精度を良くするパターン形成方法を提供することにある。
本発明のパターン形成方法の構成は、被エッチング膜の上にポジ型のレジスト膜を塗布する工程と、前記レジスト膜を熱処理した後、前記レジスト膜のうち前記レジストパターンが形成されない領域のレジスト膜が第1の露光量で、前記レジスト膜のうち薄レジストパターンの形成予定領域が前記第1の露光量よりも少ない第2の露光量でそれぞれ選択的に露光する工程と、前記レジスト膜を現像することにより前記厚レジストパターンおよび前記薄レジストパターンからなる前記レジストパターンからなるレジストパターンを形成する工程と、を含むことを特徴とする。
上記の本発明のパターン形成方法において、前記レジスト膜の前記熱処理は、前記レジスト膜の前記現像液の溶解速度を減少させる温度および時間条件下で行われる。
上記の本発明のパターン形成方法において、前記第1の露光量及び前記第2の露光量が、光透過量の異なる3つのパターンが形成されたマスクパターンに光を当てることにより得られ、前記第1の露光量が前記異なる3つのパターンのうち最も光透過量の多いパターンを通して、前記第2の露光量が前記異なる3つのパターンのうち2番目に光透過量の多いパターンを通して、それぞれ得られる。
上記の本発明のパターン形成方法において、前記第1の露光量及び前記第2の露光量が、異なるパターンが形成された2つのマスクに光を当てることにより得られ、前記第1の露光量が、主として、前記レジストパターンが形成されない領域を光透過領域とするマスクパターンに光を当てることにより得られ、前記第2の露光量が前記レジストパターンが形成されない領域及び前記薄レジストパターン形成予定領域を光透過領域とするマスクパターンに光を当てることにより、それぞれ得られる。
上記の本発明のパターン形成方法において、前記厚レジストパターンおよび前記薄レジストパターンからなるレジストパターンを形成する工程の後に、さらに前記厚レジストパターンおよび前記薄レジストパターンからなる前記レジストパターンをマスクに前記被エッチング膜をその表面からその膜厚全体に渡って除去する工程と、前記レジストパターンを前記薄レジストパターンが完全に除去される時点まで表面から一様にエッチングし、前記厚レジストパターンの残存レジストパターンを形成する工程と、を含むことを特徴とする。前記レジストパターンをその表面から一様にエッチングする工程は、前記レジストパターンをアッシング処理することにより行うことができる。また、前記アッシング処理として、酸素ガス雰囲気中の反応性イオンエッチング、或いは、ハロゲン系のガスと酸素を混合したガス雰囲気中のプラズマエッチングを採用することができる。
上記の本発明のパターン形成方法において、前記被エッチング膜は、基板の上に堆積した下層膜及び上層膜からなる積層膜であり、前記レジストパターンのうち厚レジストパターンの一部を前記被エッチング膜上に残して前記厚レジストパターンを残存レジストパターンとする工程の後に、さらに前記残存レジストパターンをマスクとして前記上層膜を選択的にエッチング除去する工程を含むことができる。
以上に説明したように、本発明のパターン形成方法では、フォトレジスト膜を塗布後プリベーク温度及びプリベーク時間を制御し、フォトレジスト膜の現像液への溶解度を遅くし、ハーフ現像部をマスクとして形成されるエッチングパターンの幅のばらつきを1μm以内に抑えることが可能となった。
本発明の特徴は、ポジ型のフォトレジストを塗布した後に、高温で短時間または低温で長時間の熱処理(以下、プリベークと呼ぶ)を行うことにより、フォトレジスト中のノボラック樹脂の酸化やエステル化、あるいはDNQ(ジアゾナフトキノン)の熱分解を起こさせ、フォトレジストの現像液への溶解速度を遅くする(現像液への溶解速度に対する露光量のマージンが広がる)ことによって、ハーフ現像部のフォトレジスト膜厚均一性を改善できることを特徴とする。
本発明のパターン形成方法により、1回のフォトリソグラフィで2つのパターンを同時に形成する2段露光の技術において、フォトレジストを均一にハーフ現像でき、薄い方のフォトレジストの膜厚を精度良く制御することが可能となる。
次に、本発明の実施形態を図1に基づいて説明する。図1は、本実施形態の製造方法の製造工程を製造工程順に示す模式断面図である。
まず、種々の被エッチング膜、例えば、基板1の上に順に堆積した絶縁膜2及び金属膜3の上にポジ型フォトレジスト膜4をロールまたはスピンなどの方法で塗布した後、ポジ型フォトレジスト膜4を熱処理する。熱処理は、ポジ型フォトレジスト膜4のアルカリ性の現像液への溶解速度を減少させるような条件下で行う。例えば、温度135〜150℃、熱処理時間130〜150秒、或いは、温度100〜135℃、熱処理時間150〜170秒の条件下で行う。
次に、フォトマスク5を用い、アライナ、又は、ステッパ等の露光装置を用いてポジ型フォトレジスト膜4を露光すると、ポジ型フォトレジスト膜4は、第1露光領域6及び第1未露光領域7となる(図1(a))。
続いて、フォトマスク5とは異なるパターンを有するフォトマスク8を用いてポジ型フォトレジスト膜4を露光すると、第1露光領域6及び第1未露光領域7は、第2露光領域9及び第2未露光領域10となる。ここで、第2露光領域9は、第1露光領域6を包含する形で第1露光領域6に重畳して形成され、露光領域がポジ型フォトレジスト膜4の膜厚の途中にまでしか及ばない程度に形成される。また、第1未露光領域7のうち、第2露光領域9と重ならない領域が、第2未露光領域10として残る(図1(b))。
最後に、アルカリ性の現像液を用いて現像を行えば、ハーフ現像部11とフル現像部12の2つのレジストパターンが同時に、しかもハーフ現像部11のフォトレジスト膜厚分布が、100nm以下のばらつきに抑えられて均一性良く得られる(図2(a))。
ここで、上述の露光方法においては、ハーフ現像部とフル現像部の2つのレジストパターンを2つのマスクを用いて形成する方法を示したが、光透過量の異なる材料からなるマスクパターンが形成されたマスクを用いて、1回の露光によりハーフ現像部とフル現像部を形成する方法を用いても良いことは言うまでもないことである。
次に、上記のパターン形成方法をさらに詳細に説明する。まず、ポジ型フォトレジスト膜4を被エッチング膜1の上に塗布するための装置として、洗浄、UV洗浄、ベーク炉、HMDS(ヘキサメチルジシラザン)処理、クールプレート、コータ、エッジリンス、ベーク炉、クールプレートを有する塗布装置を用いる(必要であれば、端面露光などを有する)。被エッチング膜である絶縁膜2及び金属膜3を搭載した基板1をUV洗浄を含む洗浄装置で洗浄し、続いて、塗布前ベーク、HMDS処理、クーリングを行う。
次に、コーティング装置を用いて、樹脂(ノボラック樹脂等)、感光剤(DNQ(ジアゾナフトキノン)など)、界面活性剤、溶剤を成分とするポジ型フォトレジスト4をロールまたはスピンなどの方法で塗布し、エッジリンスを行って基板の周辺に付いた余分なフォトレジストを除去する。このとき、現像終了後の未露光部分のフォトレジスト膜厚が1.4〜1.5μmの範囲内に収まるようにポジ型フォトレジスト膜4を塗布する。
次いで、ベーク炉においてポジ型フォトレジスト膜4を熱処理(プリベーク)する。このプリベークは、ポジ型フォトレジスト膜4のアルカリ性の現像液への溶解速度を減少させるような条件下で行う。例えば、温度135〜150℃、熱処理時間130〜150秒、或いは、温度100〜135℃、熱処理時間150〜170秒の条件下で行う。プリベークは、基板をプロキシミティー、或いは、コンタクトの状況に置くか、または、両方を併用した形で行われる。その後、クーリングを行い、必要であれば最後に基板の周辺を露光して、後の工程で基板の周辺のフォトレジストが除去されるようにしておく。
次に、ポジ型フォトレジスト膜4に所定のパターンを露光するために、アライナまたはステッパなどの露光装置を用いる。まず、1つ目のパターンを有するフォトマスク5を用いて、通常の場合と同様の露光量、例えば、アライナの場合、スキャンスピードが50mm/secの基板に対して露光を行う(図1(a))。
次に、連続して2つ目のパターンを有するフォトマスク8を用いて、ハーフ現像部のフォトレジスト膜厚を調整するために、通常の場合より露光量を減らして、例えばアライナの場合、通常のスキャンスピードが50mm/secのところを70mm/secにして露光を行う(図1(b))。
最後に、感光部分のフォトレジストを溶解し、レジストパターンを形成するために、現像、純水リンス、乾燥、ベーク炉、クールプレートを有する現像装置を用いる。まず、アルカリ性の現像液を用いてシャワーまたはパドル式などの方法で、通常の場合と同様の現像時間、例えば、現像時間が70secで現像を行う。次に、純水リンス、乾燥、ポストベーク、クーリングを行えば、ハーフ現像部11とフル現像部12の2つのレジストパターンが同時に得られる(図2(a))。
次に、上記の実施形態において述べたプリベークについて、その効果を詳細に説明する。
フォトレジスト塗布後のプリベークは、フォトレジスト中の不要な溶媒を飛ばし、レジスト特性を安定させるために行う。しかし、この時のプリベークを135℃以上の高温で150秒程度行うと、フォトレジスト中のノボラック樹脂の酸化やエステル化、あるいはDNQ(ジアゾナフトキノン)の熱分解が起こり、フォトレジストの現像液への溶解速度が遅くなる。通常、150秒以内でプリベークを行った場合は、135℃付近にフォトレジストの露光感度の転移点が存在し、135℃以上の温度で露光感度が急激に減少する(図3(a))。
また、このプリベークを実施したフォトレジストに対して、現像後のフォトレジスト膜厚の露光量に対する変化の様子を露光量の対数値を横軸にしてプロットしたところ、その傾きが小さくなることを見出した(図3(b))。
この特性を利用した本発明のプリベーク方法では、ハーフ現像部のフォトレジストの膜厚を400±100nmに制御するための露光量のマージンが、従来のプリベーク方法では25〜30mJ/cmであったところを、45〜65mJ/cmと広くすることができた。これにより、現像後のハーフ現像部9のフォトレジスト膜厚のバラツキが、従来100nm以上あったものを、100nm以下に抑えることができた。
また、本実施形態では、1回のフォトリソグラフィで2つのパターンを同時に形成する2段露光の技術を利用し、図2(a)の工程の後、金属膜3及び絶縁膜2をハーフ現像部11とフル現像部12の2つのレジストパターンをマスクとしてエッチングして金属膜3及び絶縁膜2に開口部14を形成した後、フォトレジストをアッシングして、ハーフ現像部11(薄いフォトレジスト)のみを除去し、第2未露光領域10のうち厚レジスト部20の一部を残して残存レジストパターン22とする(図2(b))。この時、ハーフ現像部11の線幅が、例えば、10μmであるとした場合、フォトレジスト膜厚のバラツキが100nm以上あると、フォトレジストを一様にアッシングした後に残る残存レジストパターンの線幅のバラツキが1.0μm以上と精度が悪くなってしまうが、本発明のプリベーク方法を使用し、ハーフ現像部11のフォトレジスト膜厚のバラツキを100nm以下に抑えると、アッシングした後に残る2つ目のパターンの線幅のバラツキを1.0μm以下に精度良く形成することが出来る。
この様子を示したのが図4、5であり、図4は、本実施形態の方法により、ハーフ現像部31をアッシングにより除去するときの、アッシング前後の厚レジスト部40の線幅の変化の様子を示し、図5は、従来の方法により、ハーフ現像部111をアッシングにより除去するときの、アッシング前後の厚レジスト部120の線幅の変化の様子を模式的に示している。
本発明の方法によれば、図4に示すように、アッシング後の残存レジストパターン42のアッシング前の厚レジスト部40からの後退の程度が、図5に示す残存レジストパターン122のアッシング前の厚レジスト部120からの後退の程度に比べて小さくなる。
この後、図2(c)に示すように、残存レジストパターン22をマスクとして金属膜3のみを選択的にエッチング除去すると金属膜3からなる金属配線23が形成されると共に、絶縁膜2には開口部34が形成される。
以上のようにして、本発明のパターン形成方法によれば、1回のフォトリソグラフィ工程で金属配線23及び絶縁膜の開口部34が得られるのみならず、金属配線23を形成する際のマスクとなる残存レジストパターン22をパターン精度良く形成できるので、従来よりも高精度の金属配線パターンを形成することが可能となる。
上述した実施形態においては、被エッチング膜を絶縁膜及び金属膜としたが、被エッチング膜はこれらの材料に限定されるものではなく、本発明のパターン形成方法が適用できる膜である限りどのような膜の組み合わせによる被エッチング膜に対しても適用でき、また、被エッチング膜が単層の膜であっても本発明のパターン形成方法を適用できることは言うまでもない。
また、上記の実施形態におけるフォトレジスト塗布後のプリベークの条件の例として、温度135〜150℃、熱処理時間130〜150秒、或いは、温度100〜135℃、熱処理時間150〜170秒を説明した。プリベークは、フォトレジストの現像液への溶解速度が減少するような条件でよいので、150℃以上の温度でもさらに短時間、或いは、100℃以下の温度でもさらに長時間のプリベークでもよい。
本発明の実施形態の製造方法を製造工程順に示す模式断面図である。 図1に続く製造工程を示す模式断面図である。 本発明により露光量のマージンが増える理由を示すグラフである。 本発明により残存するレジストパターンが精度良く形成される過程を示す模式断面図である。 従来の方法により残存するレジストパターンが元のパターンから大きく後退して形成される過程を示す模式断面図である。
符号の説明
1 基板
2 絶縁膜
3 金属膜
4 ポジ型フォトレジスト膜
5,8 フォトマスク
6 第1露光領域
7 第1未露光領域
9 第2露光領域
10 第2未露光領域
11,31,111 ハーフ現像部
12 フル現像部
14,34 開口部
20,40,120 厚レジスト部
22,42,122 残存レジストパターン
23 金属配線
43,103 被エッチング膜

Claims (7)

  1. 被エッチング膜の上にポジ型のレジスト膜を塗布する工程と、前記レジスト膜を熱処理した後、前記レジスト膜のうち前記レジストパターンが形成されない領域のレジスト膜が第1の露光量で、前記レジスト膜のうち薄レジストパターンの形成予定領域が前記第1の露光量よりも少ない第2の露光量でそれぞれ選択的に露光する工程と、前記レジスト膜を現像液で現像することにより前記厚レジストパターンおよび前記薄レジストパターンからなる前記レジストパターンからなるレジストパターンを形成する工程と、を含み、前記熱処理は、前記レジスト膜の前記現像液の溶解速度を減少させる温度および時間条件下で行われることを特徴とするパターン形成方法。
  2. 前記第1の露光量及び前記第2の露光量が、光透過量の異なる3つのパターンが形成されたマスクパターンに光を当てることにより得られ、前記第1の露光量が前記異なる3つのパターンのうち最も光透過量の多いパターンを通して、前記第2の露光量が前記異なる3つのパターンのうち2番目に光透過量の多いパターンを通して、それぞれ得られる請求項1に記載のパターン形成方法。
  3. 前記第1の露光量及び前記第2の露光量が、異なるパターンが形成された2つのマスクに光を当てることにより得られ、前記第1の露光量が、主として、前記レジストパターンが形成されない領域を光透過領域とするマスクパターンに光を当てることにより得られ、前記第2の露光量が前記レジストパターンが形成されない領域及び前記薄レジストパターン形成予定領域を光透過領域とするマスクパターンに光を当てることにより、それぞれ得られる請求項1または2に記載のパターン形成方法。
  4. 前記厚レジストパターンおよび前記薄レジストパターンからなるレジストパターンを形成する工程の後に、さらに前記厚レジストパターンおよび前記薄レジストパターンからなる前記レジストパターンをマスクに前記被エッチング膜をその表面からその膜厚全体に渡って除去する工程と、前記レジストパターンを前記薄レジストパターンが完全に除去される時点まで表面から一様にエッチングし、前記厚レジストパターンの残存レジストパターンを形成する工程と、を含むことを特徴とする請求項1〜3のいずれか一項に記載のパターン形成方法。
  5. 前記レジストパターンをその表面から一様にエッチングする工程が、前記レジストパターンをアッシング処理することにより行われる請求項4に記載のパターン形成方法。
  6. 前記アッシング処理が、酸素ガス雰囲気中の反応性イオンエッチング、或いは、ハロゲン系のガスと酸素を混合したガス雰囲気中のプラズマエッチングである請求項5記載のパターン形成方法。
  7. 前記被エッチング膜は、基板の上に堆積した下層膜及び上層膜からなる積層膜であり、前記レジストパターンのうち厚レジストパターンの一部を前記被エッチング膜上に残して前記厚レジストパターンを残存レジストパターンとする工程の後に、さらに前記残存レジストパターンをマスクとして前記上層膜を選択的にエッチング除去する工程を含む請求項4〜6のいずれか一項に記載のパターン形成方法。
JP2004330969A 2004-11-15 2004-11-15 パターン形成方法 Pending JP2005136430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004330969A JP2005136430A (ja) 2004-11-15 2004-11-15 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004330969A JP2005136430A (ja) 2004-11-15 2004-11-15 パターン形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000207270A Division JP2002025894A (ja) 2000-07-07 2000-07-07 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2005136430A true JP2005136430A (ja) 2005-05-26

Family

ID=34650957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004330969A Pending JP2005136430A (ja) 2004-11-15 2004-11-15 パターン形成方法

Country Status (1)

Country Link
JP (1) JP2005136430A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255421A1 (en) * 2009-04-07 2010-10-07 Nec Electronics Corporation Method for forming resist pattern and method for manufacturing semiconductor device
CN113993288A (zh) * 2021-11-23 2022-01-28 上达电子(深圳)股份有限公司 一种半显影干膜法实现精细线路的蚀刻方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100255421A1 (en) * 2009-04-07 2010-10-07 Nec Electronics Corporation Method for forming resist pattern and method for manufacturing semiconductor device
US8404433B2 (en) * 2009-04-07 2013-03-26 Renesas Electronics Corporation Method for forming resist pattern and method for manufacturing semiconductor device
CN113993288A (zh) * 2021-11-23 2022-01-28 上达电子(深圳)股份有限公司 一种半显影干膜法实现精细线路的蚀刻方法

Similar Documents

Publication Publication Date Title
TWI387998B (zh) 微影方法
JP3355239B2 (ja) パターンの形成方法
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
US20060257749A1 (en) Method for reducing critical dimension
JPH0425126A (ja) 半導体装置の製造方法
JP3188673B2 (ja) 基板の製造方法
JP2012256726A (ja) レジスト膜のリワーク方法および半導体装置の製造方法ならびに基板処理システム
US20060134559A1 (en) Method for forming patterns on a semiconductor device
JP2002151381A (ja) パターン形成方法
TWI566047B (zh) 製作半導體裝置的方法與光敏材料
JP2994501B2 (ja) パターン形成方法
JP2009139695A (ja) 半導体装置の製造方法
JP2016082117A (ja) レジスト膜の形成方法および描画方法
JP2010156819A (ja) 半導体装置の製造方法
JP2005136430A (ja) パターン形成方法
JP2001326153A (ja) レジストパターンの形成方法
JP2000250229A (ja) フォトレジスト膜の現像方法
JP2001194768A (ja) レジストパターンの形成方法
JP3157772B2 (ja) メタル配線のリペア方法
JP3330214B2 (ja) 多層レジストパターンの形成方法,及び半導体装置の製造方法
JP3861851B2 (ja) レジストパターン形成方法および半導体装置の製造方法
JP2002148809A (ja) レジスト基板の製造方法及びレジスト基板
JP2002025894A (ja) パターン形成方法
JP3421268B2 (ja) パターン形成法
KR100422956B1 (ko) 미세패턴형성방법

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070124

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081128

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090602

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090619