CN113993288A - 一种半显影干膜法实现精细线路的蚀刻方法 - Google Patents

一种半显影干膜法实现精细线路的蚀刻方法 Download PDF

Info

Publication number
CN113993288A
CN113993288A CN202111394712.2A CN202111394712A CN113993288A CN 113993288 A CN113993288 A CN 113993288A CN 202111394712 A CN202111394712 A CN 202111394712A CN 113993288 A CN113993288 A CN 113993288A
Authority
CN
China
Prior art keywords
dry film
developing
semi
etching
fine circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111394712.2A
Other languages
English (en)
Inventor
韩少华
陆文
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Shangda Semiconductor Co ltd
Original Assignee
Leader-Tech Electronics (shenzhen) Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leader-Tech Electronics (shenzhen) Inc filed Critical Leader-Tech Electronics (shenzhen) Inc
Priority to CN202111394712.2A priority Critical patent/CN113993288A/zh
Publication of CN113993288A publication Critical patent/CN113993288A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks

Abstract

本发明涉及一种半显影干膜法实现精细线路的蚀刻方法,属于线路蚀刻技术领域。包括步骤:在基材的铜层上贴覆干膜;利用半显影工艺对干膜进行减薄;对贴覆的干膜进行曝光、显影、蚀刻、剥膜处理,完成精细线路的形成。所述的半显影工艺处理的干膜为正性干膜的情况下,通过整板显影,对干膜进行减薄。本发明的有益效果是:半显影干膜法提升了干膜解析度,生产产品线路更精细,提升产品竞争力;干膜价格便宜,降低产品生产成本;半显影干膜法使用干膜贴覆工艺,相较涂布光刻胶工艺设备简单,价格低廉,生产难度降低。

Description

一种半显影干膜法实现精细线路的蚀刻方法
技术领域
本发明涉及一种半显影干膜法实现精细线路的蚀刻方法,属于线路蚀刻技术领域。
背景技术
现有的随着电子行业的飞速发展,社会对印刷线路板的需求量急剧增加,人们对精细线路的需求更为迫切,但精细线路的生产难度过大,目前行业中线路形成主要采用干膜或光刻胶作为抗蚀剂。因干膜厚度原因,解析度低,无法做成精细线路;光刻胶虽然解决了干膜厚度造成解析度低的问题,但是涂布光刻胶设备庞大,工艺复杂,光刻胶的价格昂贵,大大增加了产品成本。
目前应用最广泛的技术是在基材上贴覆干膜,曝光、显影、蚀刻、剥膜,线路形成。干膜作为抗蚀剂,受到干膜厚度的影响,解析度低,无法形成精细线路。
目前行业里,形成精细线路(线心距小于50微米)的工艺是基材上涂布液体光刻胶,静置、曝光、显影、蚀刻、剥膜,精细线路形成。选用液体光刻胶作为抗蚀剂解决了解析度差的问题,但是涂布光刻胶设备庞大,工艺复杂,设备价格昂贵,生产难度高;光刻胶价格昂贵,产品成本增加。
发明内容
为了克服上述现有技术的不足之处,本发明提供一种半显影干膜法实现精细线路的蚀刻方法,采用半显影工艺对干膜进行减薄,提高干膜解析度,形成精细线路。
本发明是通过如下技术方案实现的:一种半显影干膜法实现精细线路的蚀刻方法,其特征在于,包括步骤:
在基材的铜层上贴覆干膜;
利用半显影工艺对干膜进行减薄;
对贴覆的干膜进行曝光、显影、蚀刻、剥膜处理,完成精细线路的形成。
所述的半显影工艺处理的干膜为正性干膜的情况下,通过整板显影,对干膜进行减薄。
所述的正性干膜的半显影工艺通过对显影液的管控做到半显影的效果。
所述的干膜为负性干膜的情况下,通过整板显影,对干膜进行减薄。
所述的负性干膜的半显影工艺通过对显影液的管控做到半显影的效果。
本发明的有益效果是:半显影干膜法提升了干膜解析度,生产产品线路更精细,提升产品竞争力;干膜价格便宜,降低产品生产成本;半显影干膜法使用干膜贴覆工艺,相较涂布光刻胶工艺设备简单,价格低廉,生产难度降低。
附图说明
下面根据附图和实施例对本发明进一步说明。
图1是本发明的流程原理图。
图中:1、铜层;2、干膜。
具体实施方式
如图1所示的一种半显影干膜法实现精细线路的蚀刻方法,其特征在于,包括步骤:
在基材的铜层1上贴覆干膜2;
利用半显影工艺对干膜2进行减薄;
对贴覆的干膜2进行曝光、显影、蚀刻、剥膜处理,完成精细线路的形成。
所述的半显影工艺处理的干膜2为正性干膜的情况下,具体操作步骤如下:
在基材铜箔上贴覆干膜,可采用辊压式干式贴合或湿法贴合。
产品进行半显影处理,通过控制显影液浓度,温度,反应时间可选的主体药液包含NaOH,Na2CO3等参数,可控的实现半显影深度,达到干膜减薄的效果。
将线路图案印制在透光介质上可选用透光玻璃、PET等材质等,使光通过带有线路图案的透光介质照射到产品上,被光照射的区域会发生光分解反应。
显影,显影液与发生光分解反应的干膜进行化学反应,去除此部分的干膜,裸露出铜面,呈现出线路雏形。
进行蚀刻,通过药水浸泡或喷淋的方式对露出铜面的区域进行铜蚀刻处理。
剥离,采用药水浸泡或喷淋的方式将铜表面剩余的干膜去除掉,线路形成。
所述的正性干膜的半显影工艺通过对显影液的管控做到半显影的效果。
所述的干膜2为负性干膜的情况下,具体操作步骤如下:
在基材铜箔上贴覆干膜,可采用辊压式干式贴合或湿法贴合。
产品进行半显影处理,通过控制显影液浓度,温度,反应时间(可选的主体药液包含NaOH,Na2CO3)等参数,可控的实现半显影深度,达到干膜减薄的效果
将线路图案印制在透光介质上(可选用透光玻璃、PET等材质),使光通过带有线路图案的透光介质照射到产品上,被光照射的区域会发生光聚合反应。
显影,显影液与未发生光聚合反应的干膜进行化学反应,去除此部分的干膜,裸露出铜面,呈现出线路雏形。
进行蚀刻,通过药水浸泡或喷淋的方式对露出铜面的区域进行铜蚀刻处理。
剥离,采用药水浸泡或喷淋的方式将铜表面剩余的干膜去除掉,线路形成。
所述的负性干膜的半显影工艺通过对显影液的管控做到半显影的效果。

Claims (5)

1.一种半显影干膜法实现精细线路的蚀刻方法,其特征在于,包括步骤:
在基材的铜层(1)上贴覆干膜(2);
利用半显影工艺对干膜(2)进行减薄;
对贴覆的干膜(2)进行曝光、显影、蚀刻、剥膜处理,完成精细线路的形成。
2.根据权利要求1所述的一种半显影干膜法实现精细线路的蚀刻方法,其特征在于:所述的半显影工艺处理的干膜(2)为正性干膜的情况下,整板显影,对干膜进行减薄。
3.根据权利要求2所述的一种半显影干膜法实现精细线路的蚀刻方法,其特征在于:所述的正性干膜的半显影工艺通过显影液的管控做到半显影的效果。
4.根据权利要求1所述的一种半显影干膜法实现精细线路的蚀刻方法,其特征在于:所述的干膜(2)为负性干膜的情况下,通过整板显影,对干膜进行减薄。
5.根据权利要求4所述的一种半显影干膜法实现精细线路的蚀刻方法,其特征在于:所述的负性干膜的半显影工艺通过对显影液的管控做到半显影的效果。
CN202111394712.2A 2021-11-23 2021-11-23 一种半显影干膜法实现精细线路的蚀刻方法 Pending CN113993288A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111394712.2A CN113993288A (zh) 2021-11-23 2021-11-23 一种半显影干膜法实现精细线路的蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111394712.2A CN113993288A (zh) 2021-11-23 2021-11-23 一种半显影干膜法实现精细线路的蚀刻方法

Publications (1)

Publication Number Publication Date
CN113993288A true CN113993288A (zh) 2022-01-28

Family

ID=79750051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111394712.2A Pending CN113993288A (zh) 2021-11-23 2021-11-23 一种半显影干膜法实现精细线路的蚀刻方法

Country Status (1)

Country Link
CN (1) CN113993288A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136430A (ja) * 2004-11-15 2005-05-26 Nec Kagoshima Ltd パターン形成方法
CN101377619A (zh) * 2008-09-17 2009-03-04 彩虹集团电子股份有限公司 一种游星轮片蚀刻法生产工艺
JP2013210424A (ja) * 2012-03-30 2013-10-10 Hoya Corp 欠陥評価用マスクブランク及びその製造方法、並びに欠陥評価方法
CN112969300A (zh) * 2021-01-28 2021-06-15 盐城维信电子有限公司 一种柔性电路板蚀刻加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136430A (ja) * 2004-11-15 2005-05-26 Nec Kagoshima Ltd パターン形成方法
CN101377619A (zh) * 2008-09-17 2009-03-04 彩虹集团电子股份有限公司 一种游星轮片蚀刻法生产工艺
JP2013210424A (ja) * 2012-03-30 2013-10-10 Hoya Corp 欠陥評価用マスクブランク及びその製造方法、並びに欠陥評価方法
CN112969300A (zh) * 2021-01-28 2021-06-15 盐城维信电子有限公司 一种柔性电路板蚀刻加工方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘晓阳;朱斌;张良静;: "用于HDI的新型感光抗蚀材料与图形转移技术", 印制电路信息, no. 11 *

Similar Documents

Publication Publication Date Title
EP0003801B1 (en) Use of photosensitive stratum to create through-hole connections in circuit boards
TW201126573A (en) Pattern forming method and pattern forming apparatus
US4283243A (en) Use of photosensitive stratum to create through-hole connections in circuit boards
CN102361542B (zh) 具台阶的印刷电路板制作工艺
TWI721172B (zh) 用於使用光可成像層之半導體封裝體的系統與方法
US20070072129A1 (en) Method for forming flexible printed circuit boards
JP2007142092A (ja) 高密度配線基板の製法およびそれを用いて製造した高密度配線基板、電子装置ならびに電子機器
WO2015043261A1 (zh) 光刻胶的去除方法、曝光装置以及显示基板的制造方法
CN113993288A (zh) 一种半显影干膜法实现精细线路的蚀刻方法
CN109561597B (zh) 自清洁柔性导电线路的制备方法及具有其的柔性设备
CN108207081A (zh) 印刷电路板线路的喷墨打印制造方法
CN107689321B (zh) 图案化光阻的形成方法及其结构
CN104105352B (zh) 一种铝蚀刻柔性线路板的制造方法
CN110783253B (zh) 一种显示基板的制作方法、显示基板和显示装置
KR20060132380A (ko) 회로기판의 패턴 형성방법 및 이를 이용하여 제조된회로기판
KR20100028330A (ko) 미세 패턴을 갖는 실린더의 제조 방법
CN110621116A (zh) 一种封装基板的制作方法
JPS6148831A (ja) 光硬化性構造体
US20180317325A1 (en) Circuit board and method for manufacturing the same
JPS62280751A (ja) 印刷配線板の現像方法
JP2000156556A (ja) スルーホール部を有する基板へのレジスト層形成方法及びプリント配線基板の製造方法
CN105934102A (zh) 一种基于激光蚀刻的电路印制方法
JPS63182889A (ja) プリント配線板の製造方法
JP3168091B2 (ja) 立体回路形成方法
US6676991B2 (en) Etch resist using printer technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240131

Address after: 221300 north of Liaohe Road and west of Huashan Road, Pizhou Economic Development Zone, Xuzhou City, Jiangsu Province

Applicant after: Jiangsu SHANGDA Semiconductor Co.,Ltd.

Country or region after: China

Address before: 518100 floors 1-4, 2-3, building a, Huangpu Runhe Industrial Park, South Ring Road, Huangpu Community, Shajing street, Bao'an District, Shenzhen City, Guangdong Province

Applicant before: LEADER-TECH ELECTRONICS (SHENZHEN) Inc.

Country or region before: China

TA01 Transfer of patent application right