JPH11145031A - 化学増幅系レジストのパターン形成方法 - Google Patents

化学増幅系レジストのパターン形成方法

Info

Publication number
JPH11145031A
JPH11145031A JP9304546A JP30454697A JPH11145031A JP H11145031 A JPH11145031 A JP H11145031A JP 9304546 A JP9304546 A JP 9304546A JP 30454697 A JP30454697 A JP 30454697A JP H11145031 A JPH11145031 A JP H11145031A
Authority
JP
Japan
Prior art keywords
resist
pattern
chemically amplified
substrate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9304546A
Other languages
English (en)
Other versions
JP3077648B2 (ja
Inventor
Takeshi Yoshii
剛 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09304546A priority Critical patent/JP3077648B2/ja
Priority to KR1019980047352A priority patent/KR100299898B1/ko
Priority to CN98124457A priority patent/CN1217567A/zh
Priority to US09/187,855 priority patent/US6210868B1/en
Publication of JPH11145031A publication Critical patent/JPH11145031A/ja
Application granted granted Critical
Publication of JP3077648B2 publication Critical patent/JP3077648B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146Laser beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 レジストを膨潤させることによりパターンの
微細化を行うに際して、パターンの形状劣化を生じない
レジストパターン形成方法を提供する。 【解決手段】 基板1上にレジスト3を塗布する工程
と、塗布されたレジスト3を露光する工程と、露光済み
のレジスト3を現像する工程と、酸性溶液中又は酸性雰
囲気5中で、現像済みのレジスト3から保護基を脱離さ
せる保護基脱離工程と、保護基脱離済みのレジスト3を
含み基板1を加熱処理する熱処理工程とを有する。保護
基脱離工程と熱処理工程とを分離することにより、良好
なレジストパターンが得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化学増幅系レジス
トのパターン形成方法に関し、特に、化学増幅系のフォ
トレジストを半導体基板上のエッチングマスク、イオン
注入マスク等として用いるパターン形成方法に関する。
【0002】
【従来の技術】これまで半導体デバイスの高集積化、高
速化は、主に光リソグラフィによるパターン形成の微細
化により達成されてきた。従来、設計ルールが0.5μ
m以上の半導体デバイスに対してはg線リソグラフィ
(露光波長436nm)が用いられてきた。そして現在
の0.5〜0.35μmルールの半導体デバイスは、i
線リソグラフィ(露光波長365nm)によりパターン
形成が行われている。
【0003】さらに、今後開発される半導体デバイスで
は、回路パターンの一層の微細化のため、0.30〜
0.18μmルールの導入が予想されている。このよう
な微細パターンの形成にはKrFエキシマレーザ・リソ
グラフィ(露光波長248nm)が有望視されている。
【0004】従来のリソグラフィ技術では、露光波長よ
り太い設計ルールが対象であった。しかし、KrFエキ
シマレーザ・リソグラフィでは、露光波長248nmよ
り細い0.18μm程度までの設計ルールに基づくデバ
イス開発が予定されている。この場合、予想される問題
点として、解像度および焦点深度の不足が挙げられる。
ここで、解像度をR、焦点深度をDOF、露光波長を
λ、露光用レンズの開口数をNAとすると、 R=k1・λ/NA (ただし、k1は定数)、 DOF=k2・λ/(NA)2 (ただし、k2は定数) の関係がある。上式から、露光波長を短波長化し、レン
ズの開口数を大きくすれば解像度は向上するが、それに
伴って焦点深度が急激に浅くなることがわかる。このよ
うに解像度と焦点深度とはトレードオフ関係にあるた
め、両立させることが困難である。
【0005】さらに、KrFエキシマレーザ・リソグラ
フィでは、従来、g線やi線リソグラフィで用いられて
きたノボラック樹脂及びナフトキノンジアジド化合物か
らなるポジ型レジストを適用することが難しい。それ
は、ノボラック樹脂が波長248nmの光に対して大き
い光吸収率を持つため、露光・現像後のレジストにおい
て垂直にクリヤカットされた断面形状が得られ難いため
である。
【0006】そこで、化学増幅系レジストと呼ばれるフ
ォトレジストの開発が進められている。化学増幅系レジ
ストは、ベース樹脂、露光により酸を発生する酸発生
剤、および、酸によって現像液に対する溶解性が変化す
る保護基を有する化合物から構成される。ベース樹脂と
しては、波長248nmの光に対する透過性が高いフェ
ノール系樹脂が主に用いられる。
【0007】化学増幅系レジストにより、従来のパター
ン形成方法の限界を超える微細パターンを形成する方法
の一つとして、レジストパターン形成後に、レジストの
軟化点温度前後に加熱することによりレジストを膨潤さ
せ、パターンを微細化する方法が提案されている(特開
平4−364021号)。
【0008】
【発明が解決しようとする課題】ところで、化学増幅系
レジストを用いて形成したパターンをレジストの軟化点
前後の温度に加熱すると、保護基脱離反応とリフローを
伴う膨潤とが同時に進行し、著しい形状劣化と寸法制御
性の低下が起きる。本発明の課題は、基板上に化学増幅
系レジストのパターンを形成する際の保護基脱離反応と
膨潤の同時進行を防止することにより、パターン密度に
依存せずにパターンの微細化を実現できるパターン形成
方法を提供することである。
【0009】
【課題を解決するための手段】上記の課題は、保護基脱
離工程と加熱工程とを分離することにより達成すること
ができる。すなわち、本発明の化学増幅系レジストのパ
ターン形成方法は、基板上に化学増幅系レジストを塗布
する工程と、塗布された前記レジストを露光する工程
と、露光済みの前記レジストを現像する工程と、現像済
みの前記レジストの保護基を脱離させる保護基脱離工程
と、保護基脱離済みのレジストを加熱処理する熱処理工
程とを有することを特徴とする。
【0010】基板上に形成された化学増幅系レジスト膜
をKrFエキシマレーザ光により露光し、レジストを含
む基板を加熱して露光部に酸触媒反応を起こさせ、その
後アルカリ水溶液で現像してレジストパターンを定着さ
せる。続いて、レジストを含む基板を酸性溶液又は酸性
雰囲気中に一定時間保持することにより、パターニング
されたレジスト中の保護基を脱離させて外す。保護基が
外されたレジストは膨潤しやすくなる。その後、レジス
トを含む基板を加熱してレジストパターンを膨潤させる
ことにより、微細なコンタクトホールパターンやスペー
スパターン等の抜きパターンを縮小整形する。以上の工
程を経ることにより、レジスト形状の劣化を生じること
なく、良好な微細レジストパターンを形成することがで
きる。
【0011】
【発明の実施の形態】以下に、本発明の好適な実施の形
態例を挙げる。 (実施形態例1)前記保護基脱離工程が、現像済みの前
記レジストを酸性溶液に浸漬する工程を含む。 (実施形態例2)前記保護基脱離工程が、現像済みの前
記レジストを酸性気体に曝露する工程を含む。
【0012】保護基は化学増幅系レジストに含まれる官
能基であって、これを酸に接触させて脱離させることに
より、レジストを加熱したときに膨潤しやすくなる。酸
との接触は液相及び気相のいずれで行なってもよく、一
般的には、液相浸漬法が有利であるが、分子量が小さい
酸の場合には、気相曝露法によっても実用的な反応速度
が得られる。
【0013】(実施形態例3)実施形態例1及び2にお
いて、前記保護基脱離工程が、前記レジストを加温する
工程を更に含む。
【0014】反応速度は温度の上昇に伴って増大するか
ら、基板を適当な温度に加温してやることで、保護基脱
離工程を短時間で完了させることができる。ただし、こ
の温度が高すぎるとレジストのリフローが生ずるので、
次工程であるレジストの熱処理工程よりは低い温度で行
う。
【0015】
【実施例】本発明の好適な実施例について、図面を参照
しつつ説明する。 (実施例1)図1(a)〜(d)は夫々、本発明の第1
の実施例を成すレジストパターンの形成方法を順次に示
す工程順の断面図である。酸化膜が成膜された半導体基
板1上に、KrF用化学増幅系レジスト3(TDUR−
P009、東京応化工業株式会社製)を1.0μm厚に
塗布した後に、図1(a)に示したマスク4を用いて、
KrFエキシマ露光装置により露光を行う。
【0016】次に110°C、90秒間の露光後加温を
行った後に、2.38%のテトラメチルアンモニウム水
酸化物(TMAH)水溶液によって60秒間の現像を行
い、レジストパターンを形成する(図1(b))。この
時のパターン幅をW1とする。その後、加温中で保護基
脱離反応を行わせるため、例えば90°Cの0.01N
スルホン酸水溶液5中に120秒間浸漬させる。次いで
ホットプレート6を用いて180°Cで120秒間加熱
して、レジストパターンを膨潤させる。
【0017】その結果、図1(d)に示すように、レジ
ストパターン幅がW2となり、膨潤前に比して0.1μ
m程度縮小したパターンが得られる。
【0018】(実施例2)次に、同様に図1を参照し
て、本発明の第2の実施例について説明する。半導体基
板に、KrF用化学増幅系レジスト(KRF−K2G、
日本合成ゴム株式会社製)を1.0μm厚に塗布した後
に、図1(a)に示したマスク4を用いて、KrFエキ
シマ露光装置により露光を行う。
【0019】次に100°C、90秒間の露光後加温を
行った後に、2.38%のTMAH水溶液により60秒
間現像を行い、レジストパターンを形成する。その後、
例えば25°C、1ppmの硝酸雰囲気中に、得られた
レジストパターンを60秒間曝露させた後に、ホットプ
レートを用いて100°Cで120秒間加温してレジス
トパターンから保護基を脱離させる。次いで、200°
Cで120秒間加熱してレジストパターンを膨潤させ
る。その結果、レジストパターンの幅が0.05μm程
度縮小したパターンが得られる。
【0020】以上、第1、第2の実施例について説明し
たが、本発明はこれらの実施例に限定されるものではな
く、各種の変形が可能である。例えば第1の実施例では
90°C、0.01Nスルホン酸水溶液中に120秒間
浸漬させているが、スルホン酸水溶液の温度を25°C
とし、その後110°C、90秒間の加温を行っても同
様の効果が得られる。
【0021】また、上記の実施例では、KrF用化学増
幅系レジストを利用した例を挙げたが、化学増幅系レジ
ストであれば、i線や、ArFエキシマレーザ、電子
線、X線のレジストが適用可能である。
【0022】
【発明の効果】以上説明したように、本発明を適用すれ
ば、レジストパターン形状の劣化を起こすことなく、容
易に微細なコンタクトホールパターンやスペースパター
ンの形成ができる。
【図面の簡単な説明】
【図1】図1(a)〜(d)は本発明の実施例に係るパ
ターン形成工程の工程順断面図である。
【符号の説明】
1 基板 2 酸化膜 3 レジスト 4 マスク 5 酸性溶液 6 ホットプレート

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板上に化学増幅系レジストを塗布する工
    程と、塗布された前記レジストを露光する工程と、露光
    済みの前記レジストを現像する工程と、現像済みの前記
    レジストの保護基を脱離させる保護基脱離工程と、保護
    基脱離済みのレジストを加熱処理する熱処理工程とを有
    することを特徴とする化学増幅系レジストのパターン形
    成方法。
  2. 【請求項2】前記保護基脱離工程が、現像済みの前記レ
    ジストを酸性溶液に浸漬する工程を含むことを特徴とす
    る、請求項1に記載のパターン形成方法。
  3. 【請求項3】前記保護基脱離工程が、現像済みの前記レ
    ジストを酸性気体に曝露する工程を含むことを特徴とす
    る、請求項1に記載のパターン形成方法。
  4. 【請求項4】前記保護基脱離工程が、前記レジストを加
    温する工程を更に含むことを特徴とする、請求項2又は
    3に記載のパターン形成方法。
JP09304546A 1997-11-06 1997-11-06 化学増幅系レジストのパターン形成方法 Expired - Lifetime JP3077648B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP09304546A JP3077648B2 (ja) 1997-11-06 1997-11-06 化学増幅系レジストのパターン形成方法
KR1019980047352A KR100299898B1 (ko) 1997-11-06 1998-11-05 화학 증폭계 포토레지스트 상에 패턴을 형성하는 방법
CN98124457A CN1217567A (zh) 1997-11-06 1998-11-05 在化学敏感型光刻胶上形成图形的方法
US09/187,855 US6210868B1 (en) 1997-11-06 1998-11-06 Method for forming a pattern on a chemical sensitization photoresist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09304546A JP3077648B2 (ja) 1997-11-06 1997-11-06 化学増幅系レジストのパターン形成方法

Publications (2)

Publication Number Publication Date
JPH11145031A true JPH11145031A (ja) 1999-05-28
JP3077648B2 JP3077648B2 (ja) 2000-08-14

Family

ID=17934308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09304546A Expired - Lifetime JP3077648B2 (ja) 1997-11-06 1997-11-06 化学増幅系レジストのパターン形成方法

Country Status (4)

Country Link
US (1) US6210868B1 (ja)
JP (1) JP3077648B2 (ja)
KR (1) KR100299898B1 (ja)
CN (1) CN1217567A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605417B2 (en) 2000-02-04 2003-08-12 Tokyo Ohka Kogyo Co., Ltd. Method for decreasing surface defects of patterned resist layer
US6905949B2 (en) 2002-08-26 2005-06-14 Fujitsu Limited Semiconductor apparatus fabrication method forming a resist pattern, a film over the resist, and reflowing the resist
JP2007201446A (ja) * 2006-01-13 2007-08-09 Hynix Semiconductor Inc 半導体素子の微細パターンの形成方法
JP2014175411A (ja) * 2013-03-07 2014-09-22 Canon Inc 固体撮像装置の製造方法
US9806124B2 (en) 2013-01-16 2017-10-31 Canon Kabushiki Kaisha Solid state image pickup apparatus and method for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456312B1 (ko) * 2002-07-19 2004-11-10 주식회사 하이닉스반도체 반도체 소자의 초미세 콘택홀 형성방법
US6861209B2 (en) * 2002-12-03 2005-03-01 International Business Machines Corporation Method to enhance resolution of a chemically amplified photoresist
US6730458B1 (en) * 2003-03-03 2004-05-04 Samsung Electronics Co., Ltd. Method for forming fine patterns through effective glass transition temperature reduction
US6977219B2 (en) * 2003-12-30 2005-12-20 Intel Corporation Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
JP2006220847A (ja) * 2005-02-09 2006-08-24 Toshiba Corp レジストパターン形成方法
US20090214985A1 (en) * 2008-02-27 2009-08-27 Tokyo Electron Limited Method for reducing surface defects on patterned resist features
US8986562B2 (en) 2013-08-07 2015-03-24 Ultratech, Inc. Methods of laser processing photoresist in a gaseous environment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364021A (ja) 1991-06-11 1992-12-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
EP0524759A1 (en) * 1991-07-23 1993-01-27 AT&T Corp. Device fabrication process
US5580695A (en) * 1992-02-25 1996-12-03 Japan Synthetic Rubber Co., Ltd. Chemically amplified resist
JP2745443B2 (ja) 1993-01-22 1998-04-28 株式会社ソルテック レジストパターン形成方法
DE69406687T2 (de) * 1993-01-25 1998-05-14 At & T Corp Ein Verfahren zum gesteuerten Entschützen von Polymeren und Verfahren zur Herstellung einer Vorrichtung welches diese zum Teil entschützten Polymere für Photoresiste benutzt
JPH09160259A (ja) 1995-12-06 1997-06-20 Fujitsu Ltd レジストパターンの形成方法
JPH10246959A (ja) 1997-03-05 1998-09-14 Mitsubishi Electric Corp レジストパターン形成方法およびレジスト材料
JPH10333341A (ja) 1997-06-02 1998-12-18 Fujitsu Ltd レジストパターン形成方法及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605417B2 (en) 2000-02-04 2003-08-12 Tokyo Ohka Kogyo Co., Ltd. Method for decreasing surface defects of patterned resist layer
US7094924B2 (en) 2000-02-04 2006-08-22 Tokyo Ohka Kogyo Co., Ltd. Method for decreasing surface defects of patterned resist layer
US6905949B2 (en) 2002-08-26 2005-06-14 Fujitsu Limited Semiconductor apparatus fabrication method forming a resist pattern, a film over the resist, and reflowing the resist
JP2007201446A (ja) * 2006-01-13 2007-08-09 Hynix Semiconductor Inc 半導体素子の微細パターンの形成方法
US9806124B2 (en) 2013-01-16 2017-10-31 Canon Kabushiki Kaisha Solid state image pickup apparatus and method for manufacturing the same
JP2014175411A (ja) * 2013-03-07 2014-09-22 Canon Inc 固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP3077648B2 (ja) 2000-08-14
CN1217567A (zh) 1999-05-26
KR100299898B1 (ko) 2001-10-19
KR19990045048A (ko) 1999-06-25
US6210868B1 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
CN106226998B (zh) 光刻方法
US8568964B2 (en) Flood exposure process for dual tone development in lithographic applications
KR20070070036A (ko) 반도체 소자의 제조 방법
US8574810B2 (en) Dual tone development with a photo-activated acid enhancement component in lithographic applications
JP4105106B2 (ja) 微細パターン形成方法
JP2001023893A (ja) フォトレジストパターンの形成方法
JP3077648B2 (ja) 化学増幅系レジストのパターン形成方法
JP2010199495A (ja) パターン形成方法
CN108983546A (zh) 微影方法
JP2000315647A (ja) レジストパターン形成方法
KR100772801B1 (ko) 반도체 소자의 제조 방법
JP2007140075A (ja) バリア膜形成用材料及びそれを用いたパターン形成方法
JP3964913B2 (ja) パターン形成方法及び半導体装置の製造方法
JP3310202B2 (ja) レジストパターンの形成方法
JP2005107226A (ja) パターン形成方法
JP3175697B2 (ja) 化学増幅系フォトレジスト
JP2009194207A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
JP3592805B2 (ja) フォトレジストパターン形成方法
US20070059927A1 (en) Method of fabricating semiconductor device including resist flow process and film coating process
KR100372769B1 (ko) 반도체소자의미세패턴제조방법
JPH0562894A (ja) 微細パターン形成方法
JPH07199483A (ja) レジストパターンの形成方法
JPH10333340A (ja) レジストパターンの形成方法
KR19990003899A (ko) 반도체 장치의 사진 식각 공정 방법
JPH07301912A (ja) 感光性組成物およびネガ型パターンの形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000516