JP2009194207A - パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2009194207A
JP2009194207A JP2008034463A JP2008034463A JP2009194207A JP 2009194207 A JP2009194207 A JP 2009194207A JP 2008034463 A JP2008034463 A JP 2008034463A JP 2008034463 A JP2008034463 A JP 2008034463A JP 2009194207 A JP2009194207 A JP 2009194207A
Authority
JP
Japan
Prior art keywords
pattern
semiconductor device
pattern forming
forming
solvent resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008034463A
Other languages
English (en)
Inventor
Satoru Shimura
悟 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008034463A priority Critical patent/JP2009194207A/ja
Priority to CNA2009100056400A priority patent/CN101510511A/zh
Priority to KR1020090008501A priority patent/KR20090088796A/ko
Priority to TW098104544A priority patent/TW201005794A/zh
Priority to US12/370,728 priority patent/US20090208852A1/en
Publication of JP2009194207A publication Critical patent/JP2009194207A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

【課題】ハードマスクを必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び製造装置を提供する。
【解決手段】エッチングのマスクとなる所定形状のパターンを形成する方法であって、酸発生剤を含む化学増幅型レジストをパターニングして第１パターン１０６を形成する工程と、塩基性溶液又は塩基性ガスを前記第１パターン１０６に接触させて溶剤耐性及び現像液耐性を有する第１パターン１０７を形成する工程と、酸発生剤を含む化学増幅型レジストをパターニングして第２パターン１０８を形成する工程を具備している。
【選択図】図１

Description

本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するエッチングマスクを形成するためのパターン形成方法、半導体装置の製造方法及び半導体装置の製造装置に関する。
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニングがある。このダブルパターニングは、フォトレジストを塗布、露光、現像して第１パターン形成する第１リソグラフィー工程とエッチング工程によってアモルファスカーボン等のハードマスクからなる第１のパターンを形成し、この第１リソグラフィー工程の後に再度フォトレジストを塗布、露光、現像して第２パターン形成する第２リソグラフィー工程の２段階のパターニングを行うことによって、１回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成できるようにしたものである（例えば、特許文献１参照。）。
米国特許第７０６４０７８号明細書
上記したとおり、従来のダブルパターニング技術では、ハードマスクを用いることによって、２度のリソグラフィー工程を可能としている。このため、ハードマスクとなるアモルファスカーボン層等の成膜行程や、このアモルファスカーボン層等のエッチング行程が必要となり、工程が複雑になり、半導体装置の製造コストが増大するという課題があった。
本発明は、上記の従来の事情に対処してなされたもので、ハードマスクを必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び半導体装置の製造装置を提供しようとするものである。
請求項１の発明は、基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成工程と、塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与工程と、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成工程とを具備したことを特徴とする。
請求項２の発明は、請求項１記載のパターン形成方法であって、前記溶剤耐性及び現像液耐性付与工程は、紫外線照射を行う工程を含むことを特徴とする。
請求項３の発明は、請求項１又は２記載のパターン形成方法であって、前記溶剤耐性及び現像液耐性付与工程と、前記第２パターン形成工程との間に、加熱行程を具備したことを特徴とする。
請求項４の発明は、請求項１〜３いずれか１項記載のパターン形成方法であって、前記塩基性溶液又は塩基性ガスが、アミン系材料を含むことを特徴とする。
請求項５の発明は、基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成工程と、塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与工程と、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成工程とを具備したパターン形成方法によって前記マスクが形成されることを特徴とする。
請求項６の発明は、請求項５記載の半導体装置の製造方法であって、前記溶剤耐性及び現像液耐性付与工程は、紫外線照射を行う工程を含むことを特徴とする。
請求項７の発明は、請求項５又は６記載の半導体装置の製造方法であって、前記溶剤耐性及び現像液耐性付与工程と、前記第２パターン形成工程との間に、加熱行程を具備したことを特徴とする。
請求項８の発明は、請求項５〜７いずれか１項記載の半導体装置の製造方法であって、
前記塩基性溶液又は塩基性ガスが、アミン系材料を含むことを特徴とする。
請求項９の発明は、基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成手段と、塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与手段と、酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成手段とを具備したことを特徴とする。
本発明によれば、ハードマスクを必要とせずに、微細なパターンを高精度で形成することができ、従来に比べて工程の簡略化と半導体装置の製造コストの低減を図ることのできるパターン形成方法、半導体装置の製造方法及び半導体装置の製造装置を提供することができる。
以下、本発明の詳細を、図面を参照して実施の形態について説明する。
図１は、本発明の実施形態に係る基板の一部を拡大して模式的に示し、本実施形態の工程を示すもので、図２は、本実施形態の工程を示すフローチャートである。図１に示すように、基板１０１には、下層膜１０２、ポリシリコン層１０３、ハードマスク層１０４、ＢＡＲＣ（反射防止膜）１０５等の層が下側からこの順で形成されている。
まず、図１（ａ）に示すように、ＢＡＲＣ（反射防止膜）１０５の上に、酸発生剤を含む化学増幅型レジストを塗布し、露光、現像を行うことによって、所定のパターンにパターニングされた第１パターン１０６を形成する第１パターン形成工程を行う（図２のステップ２０１）。
次に、図１（ｂ）に示すように、塩基性溶液又は塩基性ガスを第１パターン１０６に接触させて当該第１パターン１０６に溶剤耐性及び現像液耐性を付与し、溶剤耐性及び現像液耐性を有する第１パターン１０７とする溶剤耐性及び現像液耐性付与工程を行う（図２のステップ２０２）。この溶剤耐性及び現像液耐性付与工程では、上記の塩基性溶液又は塩基性ガスとして、例えばアミン系材料（例えば、ＮＨ3，（Ｃ2Ｈ5）3Ｎ，Ｃ6Ｈ12Ｎ4，Ｃ6Ｈ11ＮＨＣ6Ｈ11等）の溶液又はガス等を使用することができる。このように、塩基性溶液又は塩基性ガスを第１パターン１０６に接触させることにより、化学増幅型レジストの酸発生剤の作用を阻害することができ、後述する第２パターン形成工程を実施しても、第１パターン１０６が溶剤又は現像液に溶解してしまうことを防止することができる。なお、溶剤耐性及び現像液耐性を有する第１パターン１０７は、少なくとも第１パターン１０６の表面部分を覆うように設けられていれば良いが、パターン全体を、溶剤耐性及び現像液耐性を有する第１パターン１０７としても良い。
なお、溶剤耐性及び現像液耐性付与工程では、上記のような塩基性溶液又は塩基性ガスとの接触と、紫外線照射とを併用することもできる。紫外線照射は、化学増幅型レジストの酸発生剤から酸を発生させるためのもので、この発生させた酸を塩基性溶液又は塩基性ガスによって中和することにより、第１パターン１０６の溶剤耐性及び現像液耐性を強化することができる。この紫外線照射は、塩基性溶液又は塩基性ガスとの接触と同時に行うか、又は塩基性溶液又は塩基性ガスとの接触の前後に行う。
次に、図１（ｃ）に示すように、再び表面に酸発生剤を含む化学増幅型レジストを塗布し、露光、現像を行うことによって、第１パターン１０６（溶剤耐性及び現像液耐性を有する第１パターン１０７）の間に所定のパターンにパターニングされた第２パターン１０８を形成する第２パターン形成工程を行う（図２のステップ２０３）。
上記のような工程によって、エッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、図１（ｄ）に示すように、まず、ＢＡＲＣ（反射防止膜）１０５をエッチングし、この後、上記のパターンが転写されたハードマスク層１０４をマスクとして、ポリシリコン層１０３のエッチングを行う。
以上のとおり、本実施形態のパターン形成方法では、第１パターン１０６に溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与工程を行うことによって、第２パターン形成工程を行う際に第１パターン１０６が溶剤又は現像液に溶解してしまうことを防止することができ、ハードマスクを用いることなく、ダブルパターニングによるパターンを形成することができる。これによって、従来のようにハードマスク層の成膜行程や、エッチング行程が不要となり、工程の簡略化と半導体装置の製造コストの低減を図ることができる。
上記の溶剤耐性及び現像液耐性付与工程を、実際にアンモニア蒸気を使用して行い、溶剤耐性及び現像液耐性付与の効果を確認した。この結果、アンモニア（ＮＨ3）蒸気による溶剤耐性及び現像液耐性付与工程を実施した第１パターン（ラインとスペースの比が１：１の線幅７０ｎｍのパターン）では、溶剤（ＰＧＭＥＡ（ポリエチレングリコールモノメチルエーテルアセテート））に６０秒浸漬しても、現像液（ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド））に６０秒浸漬しても、溶解することなく、パターン形状を保つことができた。これに対して、溶剤耐性及び現像液耐性付与工程を実施しなかった場合、溶剤（ＰＧＭＥＡ）に６０秒浸漬するとパターンが溶解してしまい、現像液（ＴＭＡＨ）に６０秒浸漬しても、パターンが溶解してしまった。
また、トリエチルアミン（（Ｃ2Ｈ5）3Ｎ）蒸気を使用して溶剤耐性及び現像液耐性付与の効果を２種類の化学増幅型レジスト（レジストＡとレジストＢ）によって確認した。この結果、レジストＡについては、トリエチルアミン（（Ｃ2Ｈ5）3Ｎ）蒸気による溶剤耐性及び現像液耐性付与工程を実施した第１パターン（ラインとスペースの比が１：１の線幅７０ｎｍのパターン）では、溶剤（ＰＧＭＥＡ）に６０秒浸漬しても、現像液（ＴＭＡＨ）に６０秒浸漬しても、溶解することなく、パターン形状を保つことができた。これに対して、溶剤耐性及び現像液耐性付与工程を実施しなかった場合、溶剤（ＰＧＭＥＡ）に６０秒浸漬するとパターンが溶解してしまい、現像液（ＴＭＡＨ）に６０秒浸漬しても、パターンが溶解してしまった。
また、レジストＢについては、トリエチルアミン（（Ｃ2Ｈ5）3Ｎ）蒸気による溶剤耐性及び現像液耐性付与工程を実施した第１パターン（ラインとスペースの比が１：２の線幅５５ｎｍのパターン）では、トリエチルアミン蒸気と紫外線照射とを併用すると、溶剤（ＰＧＭＥＡ）に６０秒浸漬しても、現像液（ＴＭＡＨ）に６０秒浸漬しても、溶解することなく、パターン形状を保つことができた。これに対して、溶剤耐性及び現像液耐性付与工程を実施しなかった場合、また、紫外線照射のみを行った場合、溶剤（ＰＧＭＥＡ）に６０秒浸漬するとパターンが溶解してしまい、現像液（ＴＭＡＨ）に６０秒浸漬しても、パターンが溶解してしまった。
上記のように、溶剤耐性及び現像液耐性付与工程による効果を確認することができた。ここで、上記のような溶剤耐性及び現像液耐性付与工程を実施した場合、塩基性成分が過剰に供給されると、第２パターン形成工程において塗布された酸発生剤を含む化学増幅型レジストに対してこの塩基性成分が悪影響を与える可能性がある。このため、図３に示すように、溶剤耐性及び現像液耐性付与工程２０２と、第２パターン形成工程２０３との間に、加熱行程２０２ｂを実施し、過剰な塩基性成分を除去すれば、過剰な塩基性成分が第２パターン形成工程における酸発生剤を含む化学増幅型レジストに悪影響を与えることを防止することができる。
図４は、上記のパターン形成方法を行うための半導体装置の製造装置の構成を示すものである。同図に示すように、半導体装置の製造装置３００は、第１パターン形成部３０１と、溶剤耐性及び現像液耐性付与部３０２と、第２パターン形成部３０３とを具備している。また、これらの各部は、半導体ウエハ等の基板を搬送するための基板搬送路３１０によって接続されている。
第１パターン形成部３０１は、前述した第１パターン１０６を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。溶剤耐性及び現像液耐性付与部３０２は、前述した溶剤耐性及び現像液耐性付与行程を行うものであり、基板を塩基性溶液に浸漬又は塩基性ガスに曝露するための装置、及び必要に応じて紫外線照射装置等を備えている。第２パターン形成部３０３は、前述した第２パターン１０８を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。このように構成された半導体装置の製造装置３００によって、上述した実施形態における一連の工程を実行することができる。なお、第１パターン形成部３０１と第２パターン形成部３０３は、これらを兼ねた１つのパターン形成部から構成しても良い。また、必要に応じて前述した加熱行程を行うための加熱部を設けても良い。
以上、本発明の詳細を実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
本発明の一実施形態に係るパターン形成方法及び半導体装置の製造方法を説明するための図。 図１の方法の工程を示すフローチャート。 変形例の行程を示すフローチャート。 本発明の一実施形態に係る半導体装置の製造装置の構成を示すブロック図。
符号の説明
１０１……基板、１０２……下層、１０３……ポリシリコン層、１０４……ハードマスク層、１０５……ＢＡＲＣ、１０６……第１パターン、１０７……溶媒耐性及び現像液耐性を有する第１パターン、１０８……第２パターン。

Claims (9)

  1. 基板上の被エッチング層をエッチングするマスクとなる所定形状のパターンを形成するパターン形成方法であって、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成工程と、
    塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与工程と、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成工程と
    を具備したことを特徴とするパターン形成方法。
  2. 請求項１記載のパターン形成方法であって、
    前記溶剤耐性及び現像液耐性付与工程は、紫外線照射を行う工程を含むことを特徴とするパターン形成方法。
  3. 請求項１又は２記載のパターン形成方法であって、
    前記溶剤耐性及び現像液耐性付与工程と、前記第２パターン形成工程との間に、加熱行程を具備したことを特徴とするパターン形成方法。
  4. 請求項１〜３いずれか１項記載のパターン形成方法であって、
    前記塩基性溶液又は塩基性ガスが、アミン系材料を含むことを特徴とするパターン形成方法。
  5. 基板上の被エッチング層をマスクを介してエッチングする工程を有する半導体装置の製造方法であって、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成工程と、
    塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与工程と、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成工程と
    を具備したパターン形成方法によって前記マスクが形成されることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法であって、
    前記溶剤耐性及び現像液耐性付与工程は、紫外線照射を行う工程を含むことを特徴とする半導体装置の製造方法。
  7. 請求項５又は６記載の半導体装置の製造方法であって、
    前記溶剤耐性及び現像液耐性付与工程と、前記第２パターン形成工程との間に、加熱行程を具備したことを特徴とする半導体装置の製造方法。
  8. 請求項５〜７いずれか１項記載の半導体装置の製造方法であって、
    前記塩基性溶液又は塩基性ガスが、アミン系材料を含むことを特徴とする半導体装置の製造方法。
  9. 基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第１パターンを形成する第１パターン形成手段と、
    塩基性溶液又は塩基性ガスを前記第１パターンに接触させて当該第１パターンに溶剤耐性及び現像液耐性を付与する溶剤耐性及び現像液耐性付与手段と、
    酸発生剤を含む化学増幅型レジストを塗布、露光、現像して第２パターンを形成する第２パターン形成手段と
    を具備したことを特徴とする半導体装置の製造装置。
JP2008034463A 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置 Pending JP2009194207A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008034463A JP2009194207A (ja) 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CNA2009100056400A CN101510511A (zh) 2008-02-15 2009-02-02 图案形成方法、半导体装置的制造方法及制造装置
KR1020090008501A KR20090088796A (ko) 2008-02-15 2009-02-03 패턴 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
TW098104544A TW201005794A (en) 2008-02-15 2009-02-12 Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
US12/370,728 US20090208852A1 (en) 2008-02-15 2009-02-13 Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008034463A JP2009194207A (ja) 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2009194207A true JP2009194207A (ja) 2009-08-27

Family

ID=40955426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008034463A Pending JP2009194207A (ja) 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置

Country Status (5)

Country Link
US (1) US20090208852A1 (ja)
JP (1) JP2009194207A (ja)
KR (1) KR20090088796A (ja)
CN (1) CN101510511A (ja)
TW (1) TW201005794A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066393A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5728517B2 (ja) * 2013-04-02 2015-06-03 富士フイルム株式会社 化学増幅型レジスト膜のパターニング用有機系処理液の製造方法、パターン形成方法、及び、電子デバイスの製造方法
JP7154081B2 (ja) * 2018-09-19 2022-10-17 東京エレクトロン株式会社 マスクの形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH08199375A (ja) * 1995-01-19 1996-08-06 Mitsubishi Electric Corp レジストパターンの形成方法
JPH08227161A (ja) * 1994-12-13 1996-09-03 Toshiba Corp パターニング方法及びレジストの硬化方法
JPH11340117A (ja) * 1998-05-25 1999-12-10 Nec Corp 半導体装置の製造プロセスにおけるパターニング方法
JP2008033174A (ja) * 2006-07-31 2008-02-14 Tokyo Ohka Kogyo Co Ltd パターン形成方法、金属酸化物膜形成用材料およびその使用方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420098B1 (en) * 2000-07-12 2002-07-16 Motorola, Inc. Method and system for manufacturing semiconductor devices on a wafer
DE10153496B4 (de) * 2001-10-31 2007-01-04 Infineon Technologies Ag Verfahren zur Aromatisierung und Cycloaliphatisierung von Fotoresists im UV-Bereich
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0471222A (ja) * 1990-07-12 1992-03-05 Oki Electric Ind Co Ltd パターン形成方法
JPH08227161A (ja) * 1994-12-13 1996-09-03 Toshiba Corp パターニング方法及びレジストの硬化方法
JPH08199375A (ja) * 1995-01-19 1996-08-06 Mitsubishi Electric Corp レジストパターンの形成方法
JPH11340117A (ja) * 1998-05-25 1999-12-10 Nec Corp 半導体装置の製造プロセスにおけるパターニング方法
JP2008033174A (ja) * 2006-07-31 2008-02-14 Tokyo Ohka Kogyo Co Ltd パターン形成方法、金属酸化物膜形成用材料およびその使用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066393A (ja) * 2009-06-26 2011-03-31 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法
JP2011071479A (ja) * 2009-06-26 2011-04-07 Rohm & Haas Electronic Materials Llc 電子デバイスを形成する方法

Also Published As

Publication number Publication date
KR20090088796A (ko) 2009-08-20
TW201005794A (en) 2010-02-01
CN101510511A (zh) 2009-08-19
US20090208852A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
KR100811431B1 (ko) 반도체 소자의 제조 방법
JP5254049B2 (ja) パターン形成方法及び半導体装置の製造方法
JP5086283B2 (ja) パターン形成方法及び半導体装置の製造方法
US8822347B2 (en) Wet soluble lithography
KR20160138302A (ko) 기판 상의 콘택 개구 패터닝 방법
US9640410B2 (en) Pattern formation method
TWI324791B (ja)
CN106168737B (zh) 化学增幅光阻材料、共聚物及微影方法
JP2009194207A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
JPH11145031A (ja) 化学増幅系レジストのパターン形成方法
TW201312647A (zh) 形成蝕刻遮罩之方法
CN101510510A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
JP2010156819A (ja) 半導体装置の製造方法
JP2010027978A (ja) パターン形成方法
JP2008066467A (ja) パターン形成方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP7154081B2 (ja) マスクの形成方法
JP3905890B2 (ja) 超臨界処理方法
JP4267298B2 (ja) 半導体素子の製造方法
KR20050089291A (ko) 반도체 소자의 미세패턴 형성 방법
KR20120037256A (ko) 반도체 소자의 패턴 형성 방법
KR20080078999A (ko) 반도체 소자의 포토 레지스트 패턴 형성 방법
KR20090001081A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
JP2009188359A (ja) パターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511