TW201005794A - Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus - Google Patents

Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus Download PDF

Info

Publication number
TW201005794A
TW201005794A TW098104544A TW98104544A TW201005794A TW 201005794 A TW201005794 A TW 201005794A TW 098104544 A TW098104544 A TW 098104544A TW 98104544 A TW98104544 A TW 98104544A TW 201005794 A TW201005794 A TW 201005794A
Authority
TW
Taiwan
Prior art keywords
pattern
resistance
semiconductor device
forming
developer
Prior art date
Application number
TW098104544A
Other languages
English (en)
Inventor
Satoru Shimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201005794A publication Critical patent/TW201005794A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Description

201005794 «» 六、發明說明： 【發明所屬之技術領域】 本發明係關於圖形形成方法、半導體農置之製造方法及半導 • „之製造裝置，用以形成對轉體晶圓等之基板施加電漿钱 刻％蝕刻處理時所使用的蝕刻遮罩。 【先前技術】 自以往，半導體裝置等之製程巾，係對半導體晶圓等之基板 方加電漿姓刻等餘刻處理，以形成細微的電路圖形等。此種钱刻 φ 處理步驟中，以使用光阻之光微影步驟而形成遮罩。 此種光微影步驟中，人們為因應所形成圖形之細微化，開發 各種技術。其中之-有所謂的雙重圖形化(d〇ublepatteming)。該雙 重巧化中，實施下列2化匕段之圖形化：第！光微影步驟，將光 阻主佈、曝光、顯影，以進行第【圖形形成；及第2光微影步驟， =蝕刻步驟，將非晶碳等硬遮罩所構成的第丨圖形形成，並於該 第1光，影步驟後，再次將光阻塗佈、曝光、顯影，以形成第2 藉此比起以1次_化形成遮罩時，可形成間隔細微的遮 罩(例如，參照專利文獻1)。 【專利文獻1】美國專利第7064078號說明書 【發明内容】 發明所欲解決之課題 如上所述，習知的雙重圖形化技術中，藉由使用硬遮罩，可 丰=2次之光微影轉。鼠，柄硬料之非晶碳層等的成膜 步驟，及該非晶碳層等的蝕刻步驟成為必要，步驟變複雜， 體裝置之製造成本增加，為其課題。 /本發明係因應上述習知的情形所設計，其目的為：提供圖形 =成方法、轉體裝置之製造方法及半導縣置之製造裝置，無 而^遮罩，而旎以向精度形成細微的圖形，比起以往可達到步驟 的間略化’及半導«置之製造縣的降低。 201005794 解決課題之手段 遮罩!第t項之發明係—種圖形形成方法，形成成為 ^徵择5人.7、圖形’該遮翔以抛彳基板上之待侧層；其 將含酸產生劑之化學放大型光 賊子牛驟你形成第1圖形；溶劑耐性及顯影液耐性 缺立丄瓜賊予該第1圖形；及第2圖形形成步驟，將含 酸產it化ί放i型光阻塗佈、曝光、顯影，以形成以。 利賴第2項之發明係於中請專利範圍第1項之圖形 ^射的步^該溶綱性及顯驗雖辭轉包含進行紫外線 申靖專利範圍第3項之發明係於申請專利範圍第i或2項之 圖形形成方法中，在該溶劑耐性及顯影液耐性賦予步驟與該第2 圖形形成步驟之間，包含加熱行程。 申請專利範圍第4項之發鴨对請專利範财丨至3項中 任項之圖开>形成方法中，該驗性溶液或驗性氣體包含胺系材料。 申請專利麵第5項之發鴨—種半導體較之製造方法， 八有將基板上之待姓刻層透過遮罩而敍刻的步驟；其特徵為：以 包含下列步驟之圖形形成方法，形成該遮罩：第i圖形形成步驟， 將含酸產生劑之化學放大型光阻塗佈、曝光、顯影，以形成第i 圖形，溶劑耐性及顯影液耐性賦予步驟，使鹼性溶液或鹼性氣體 接觸到該第1圖形，以將溶劑财性及顯影液耐性賦予該第丨圖形； 及第2圖形形成步驟，將含酸產生劑之化學放大型光阻塗佈、曝 光、顯影，以形成第2圖形。 申請專利範圍第6項之發明係於申請專利範圍第5項之半導 體裝置之製造方法中，該溶劑耐性及顯影液耐性賦予步驟包含進 行紫外線照射的步驟。 申請專利範圍第7項之發明係於申請專利範圍第5或6項之 半導體裝置之製造方法中，在該溶劑耐性及顯影液耐性賦予步驟 與該弟2圖形形成步驟之間，包含加熱行程。 Λ 201005794 申請專利範圍第8項之發明係於申請專利範圍第5至7項中 任一項之半導體裝置之製造方法中，該鹼性溶液或鹼性氣體包含 '胺系材料。 ' ,申請專利範圍第9項之發明係一種半導體裝置之製造裝置， 形成用以钱刻基板上之待蝕刻層的遮罩；其特徵係包含：第1圖 形形成，構，將含酸產生劑之化學放大型光阻塗佈、曝光、顯影， 以形成第1圖形；溶劑耐性及顯影液耐性賦予機構，使鹼性溶液 或=性氣體接觸到該第丨圖形’以將溶劑耐性及顯影液耐性賦予 該第、1圖形；及第2圖形形成機構，將含酸產生劑之化學放大型 光阻塗伟、曝光、顯影，以形成第2圖形。 發明之效果 、、依本發明，可提供圖形形成方法、半導體裝置之製造方法及 ^導體裝Ϊ之製造敍’無需硬料，而糾高精度形成細微的 圖形，比起以往將可達到步驟的簡略化，及半導體裝置之製造成 本的降低。 【實施方式】 實施發明之最佳形態 A 針對本發明之詳細内容，參關式以說明實施形態£ 攀^-f 係將依本發明之實施形態之基板的-部分放 能ΐ顯示本實施形態的步驟；圖2係顯示本實施5 ^圖1⑻〜1⑹所示，於基板101，下層謂 ^石^層K)3、硬遮罩層謝、說c(抗反射 耳圖1(a)所示’進行第1圖形形成步驟(圖2之步 光^涂t ί反射膜)1G5上將含酸產生劑之化學放大 2之i()所t’進行溶劑耐性及顯影㈣性賦予步驟( 、—G ’使驗性溶液或鹼性氣體接觸到第1圖形106，以 樣性卿料_侧1 _ 1〇6, 201005794 ，影液耐性之第i _ 1()7。該溶劑耐性及顯影㈣性織予步驟 中，上述鹼性溶液或鹼性氣體可使用例如胺系材料(如_、 (^氏沾、(:奸凡、丽QHn等)之溶液或氣體等。如上述， 藉由使鹼性溶液或鹼性氣體接觸到第丨圖形1〇6，可妨礙化 型光阻^酸產生劑的侧’即使實施後述第2卿形成步驟，也 可防止第1 _ 1〇6溶於溶劑或顯影液。又，帶有溶劑财性 影液耐性之第1圖形1()7若以至少覆蓋第丨圖形廳之表面部g 式?置即可’但亦可將圖形整體形成帶有溶劑耐性及顯影液 耐性之弟1圖形107。 又，溶劑耐性及顯影液耐性賦予步驟中，也可將如上 性溶液或驗性氣體之接觸，及紫外線照射併 二 化學放大型光阻之酸產生劑產生酸，藉由將該:生= 鹼!·生命液或鹼性乳體中和，可將第i圖形1〇6的溶劑耐性及 ，耐性強化。該料線照射與翻雜溶液或祕氣體同時= 行，或者在接觸驗性溶液或驗性氣體之前後進行。 則再ϋ圖1⑹所示’進行第2圖形形成步驟(圖2之步驟 / j，藉由再X將含酸產生劑之化學放大型光阻塗佈於表面，並進 ’影，以於第1 ®形1G6(帶有溶綱性及祕液耐性之 第圖形1〇7)間形成圖形化為既定圖形的第2圖形刚。 步為3上ΪίΙ’、成為_遮罩之圖形即完成。織，以該圖 ‘為遮罩’如圖1(d)所示’首先將BARC(抗反射膜)1〇5蝕刻；並 將上述圖形轉印之硬遮罩層104為遮罩，進行多晶㈣103 之儀刻0 顯液耐賦予苐1 _ 1G6的溶劑雜及顯影液耐性賦 防止於進行第2圖形形成步驟時第1圖形106溶於溶 4衫液’不須用硬遮罩，而能以雙重圖形化形成圖形。藉此， =如，之硬遮罩層的成臈步驟及制步驟， 略化無及半導體裝置之製造成本的降低。 輝的間 貫際使用氨蒸氣，進行上述溶劑耐性及顯影液耐性賦予步 201005794 t 綱性及顯影㈣性賦予的效果。其結果，以氨 減貫施溶綱性及顯練耐賊予步雜的f 1卿(線寬及線 . =之比為。1:1的線寬7〇nm的圖形）中，不論浸潰於溶劑(PGMEA， •聚乙二醇甲醚乙酸酯（PotyeUiylene Glycol Mcmomethyl Miei* Acetate))60秒，或者浸潰於顯影液（四甲基氫氧化銨(τμαή， Τ=_%1 AmmoniumHydiOxide))60秒皆不會溶解，而能保持圖 f $狀。相對於此，未實施溶劑耐性及顯影液耐性賦予步驟時， 右浸潰於溶劑(PGMEA)60秒則圖形溶解，浸潰於顯影液 (TMAH)60秒圖形也將溶解。 # 又，使用二乙胺((〇2Η5)3Ν)蒸氣將溶劑耐性及顯影液耐性賦予 的效果以2種化學放大型光阻(光阻Α及光阻Β)進行確認。其結 果，關於光阻A，以三乙胺((c^han)蒸氣實施溶劑耐性及顯&液 耐性賦予步·的第〗_(線寬及線距之比為u的線寬7〇nm 的圖形)中，不論浸潰於溶劑(pgmea^o秒，或者浸潰於顯影液 (T]^AH)60秒皆不會溶解，而能保持圖形形狀。相對於此，未實 施洛劑耐性及顯影液耐性賦予步驟時，若浸潰於溶劑^>gmea)6〇 秒則圖形溶解，浸潰於顯影液(TMAH)6〇秒圖形也將溶解。 關於光阻B ’以三乙胺脱取州蒸氣實施溶劑耐性及顯影液 耐性賦予步驟後的第1圖形(線寬及線距之比為1:2的線寬55nm 響的圖形)中，若將三乙胺蒸氣與紫先線照射併用，不論浸潰於溶劑 (^PGMEA)60秒’或者浸潰於顯影液(^^)6〇秒皆不會溶解，而 能保持圖形雜。相躲此，未實施溶綱性及顯影液耐性賦予 步驟時’或者僅進行紫外線照射時，若浸潰於溶Wpgm£a)6〇秒 則圖形溶解，浸潰於顯影液(TMAH)6〇秒圖形也將溶解。 如上述，可將溶劑耐性及顯影液耐性賦予步驟所形成的效果 ^以確認。在此，實施如上述賴耐性及歸液耐性舒步驟時， 若將鹼性成分供應過量，對於在第2圖形形成步驟所塗佈含酸產 生劑的化學放大型光阻’該鹼性成分有可能造成不良影響。因此， 如圖3所示，若能在溶劑耐性及顯影液耐性賦予步驟及 圖形形成步驟203之間實施加熱行程屬，去除過量驗性成分， 201005794 可對於過量臉性成分對第2 _形成步 大型光阻造料炫響哺形，加服止。之3誠生，化學放 置的^ 目職彡成綠財導齡4之製造裝 置的、Μ冓。如_所不，半導體裝置之製造|置· 形形成部3(U、溶綱性及顯驗雜賦 ^ U形形，綱用以形成上述第】圖形廳，包含塗佈裝 二曝光裝置’及顯影裝置等。溶劑财性及顯影液耐性賦予部搬 行上述神w性及顯影液耐性賦予步驟，包含誠將基板浸潰 溶液絲露於·氣_裝置，及因應需要的紫外線照射 ^置等。第2圖形形成部3〇3用以形成上述第2圖形則，包含塗 4裝置、曝光裝置，及喊影裝置等。以如上述構成之半導體裝置 之製造裝置300，可執行上述實施形態的一連串步驟。又，^ i 圖形形成部301及第2圖形形成部303亦可由兼作該等部分之1 ，圖形形成部構成。又，也可因應所需，設置用以進行上述加熱 行程的加熱部。 以上，對於本發明之詳細内容，說明實施形態，但本發明不 限於該等實施形態，可進行各種修改，係屬當然。 【圖式簡單說明】 圖1(a)〜1⑻係用以說明依本發明之一實施形態的圖形形成 方法及半導體裝置之製造方法。 圖2係顯示圖1(a)〜1(e)之方法之步驟的流程圖。 圖3係顯示變形例之步驟的流程圖。 圖4係顯示依本發明之一實施形態的半導體裝置之製造裝置 之結構的方塊圖。 【主要元件符號說明】 101〜基板 201005794 102〜下層膜 103〜多晶碎層 104〜硬遮罩層 105〜B ARC(抗反射膜） 106〜第1圖形 107〜帶有溶劑耐性及顯影液耐性之第1圖形 108〜第2圖形 201〜第1圖形形成步驟 202〜溶劑耐性及顯影液耐性賦予步驟 202b〜加熱行程 203〜第2圖形形成步驟 300〜半導體裝置之製造裝置 301〜第1圖形形成部 302〜溶劑耐性及顯影液耐性賦予部 303〜第2圖形形成部 310〜基板輸送路徑

Claims (1)

  1. 201005794 七、申請專利範圍： 1. -種圖獅成方法，形成成為遮罩 用以姓刻基板上之待_層； 认$狀_形，該遮罩 其特徵在於包含： 曝光第^圖H步驟，將含酸產生劑之化學放大型光阻塗佈、 曝光顯影，以形成第1圖形； υ 土π 雜糾性及顯影液耐性賦予步驟，使·驗祕性氣體接 ^該弟^圖形，以將溶綱性及顯影液耐性賦^接 第2獅齡驟，將含酸魅默化學 曝先、顯影，以形成第2圖形。 土 TGI至艸 2影^之®胸彡成綠，^，_W性及顯 汾夜很咐倾轉騎料賴料㈣。 第1或2項之卿形成方法，其中，在該溶劑耐 行=貞4耐賴予步驟與該第2 _形成步驟之間，包含加熱 4.如申請專利範圍第1至3項中 驗性溶液或驗性氣體包含胺系材料。、θ 成方法、中’該 5罩而置謂造方法，财雜板上之娜騎透過遮 其特徵為： =包含下列步驟之圖形形成方法形成該遮罩： 曝夯^卿形齡驟，將含魅生劑之化學放大贱阻塗佈、 曝先二顯影，以形成第i圖形； 以I 土师 觸到顯影液，賦予步驟’使驗性溶液或驗性氣體接 δχ圖形，以將溶劑耐性及顯影液耐性職予該第1圖形； 10 201005794 * 及 第2圖形形成步驟，將含酸產生劑之化學放大型光阻塗佈、 ' 曝光、顯影，以形成第2圖形。 6.如申請專利範圍第5項之半導辟置之製造找，其中，該溶劑 耐性及顯影㈣性舒频包含進行紫树歸的步驟。 7.如申請專利範圍第5或6項之半導體裝置之製造方法，豆中，在 Φ 瘳 =劑耐肢㈣頻予步顯該第2 _形齡驟之間， 包含加熱行程。 專利範圍第5至7項中任—項之半導體裝置之製造方法， 其中，該鹼性溶液或鹼性氣體包含胺系材料。 導體裝置之製造裝置，將用以蝕刻基板上之待蝕刻層的 其特徵係包含·· 樣弁第县1旦圖形形成機f，將含酸產生劑之化學放大型光阻塗佈、 曝先、顯影’以形成第1圖形； TUi 土叩 觸到’使驗性溶液或鹼性氣體接 f知1 _ ’綠谷_性及顯影液耐性賦予該第丨圖形； 第2圖形形成機構，將含酸產生劑之化學放 曝光 '顯影，以形成第2圖形。 TbP 八、圖式： 11
TW098104544A 2008-02-15 2009-02-12 Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus TW201005794A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008034463A JP2009194207A (ja) 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
TW201005794A true TW201005794A (en) 2010-02-01

Family

ID=40955426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104544A TW201005794A (en) 2008-02-15 2009-02-12 Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus

Country Status (5)

Country Link
US (1) US20090208852A1 (zh)
JP (1) JP2009194207A (zh)
KR (1) KR20090088796A (zh)
CN (1) CN101510511A (zh)
TW (1) TW201005794A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449084B (zh) * 2009-06-26 2014-08-11 羅門哈斯電子材料有限公司 形成電子裝置之方法
JP5728517B2 (ja) * 2013-04-02 2015-06-03 富士フイルム株式会社 化学増幅型レジスト膜のパターニング用有機系処理液の製造方法、パターン形成方法、及び、電子デバイスの製造方法
JP7154081B2 (ja) * 2018-09-19 2022-10-17 東京エレクトロン株式会社 マスクの形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
JPH08199375A (ja) * 1995-01-19 1996-08-06 Mitsubishi Electric Corp レジストパターンの形成方法
JP3087726B2 (ja) * 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法
US6420098B1 (en) * 2000-07-12 2002-07-16 Motorola, Inc. Method and system for manufacturing semiconductor devices on a wafer
DE10153496B4 (de) * 2001-10-31 2007-01-04 Infineon Technologies Ag Verfahren zur Aromatisierung und Cycloaliphatisierung von Fotoresists im UV-Bereich
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法

Also Published As

Publication number Publication date
CN101510511A (zh) 2009-08-19
US20090208852A1 (en) 2009-08-20
KR20090088796A (ko) 2009-08-20
JP2009194207A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP4476979B2 (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
TWI283430B (en) Method for forming resist pattern and method for manufacturing semiconductor device
KR100811431B1 (ko) 반도체 소자의 제조 방법
KR100618850B1 (ko) 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
TWI505326B (zh) 圖案化基板之方法
DE102006049920B4 (de) Verfahren zum Ausbilden eines Halbleiterbauelements und Immersionslithographieverfahren
US9406526B2 (en) Method for patterning contact openings on a substrate
TW201237934A (en) Sidewall image transfer pitch doubling and inline critical dimension slimming
CN106325002B (zh) 光刻技术显影成分及用于光刻技术图案化的方法
JP2011065136A5 (zh)
TW200814140A (en) Method for forming fine pattern of semiconductor device
KR101988193B1 (ko) 화학적 폴리싱 및 평탄화를 위한 방법
JP2007520058A (ja) 浸漬リソグラフィのための除去可能なペリクル
US20100086694A1 (en) Over-coating agent for forming fine patterns and a method of forming fine patterns using such agent
TW200813661A (en) Method of forming fine patterns
JP2022507256A (ja) 有機膜の平面化法
JP2023539512A (ja) 半導体膜厚を制御する方法
TW201005794A (en) Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
CN106168737B (zh) 化学增幅光阻材料、共聚物及微影方法
JP2021503715A (ja) 半導体デバイス内のアモルファス・シリコン・ハードマスク上のレジスト層をパターニングするための方法、アモルファス・シリコン・ハードマスクのレジスト付着を増大させるための方法、および構造
US20160041471A1 (en) Acidified conductive water for developer residue removal
US20040096779A1 (en) Positive tone lithography with carbon dioxide development systems
JP2003297740A (ja) 微細パターン形成方法
TW494488B (en) Resist development method
TWI599858B (zh) 半導體元件之製造方法及半導體元件之製造系統