CN101510511A - 图案形成方法、半导体装置的制造方法及制造装置 - Google Patents

图案形成方法、半导体装置的制造方法及制造装置 Download PDF

Info

Publication number
CN101510511A
CN101510511A CNA2009100056400A CN200910005640A CN101510511A CN 101510511 A CN101510511 A CN 101510511A CN A2009100056400 A CNA2009100056400 A CN A2009100056400A CN 200910005640 A CN200910005640 A CN 200910005640A CN 101510511 A CN101510511 A CN 101510511A
Authority
CN
China
Prior art keywords
pattern
patience
forms
developer solution
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100056400A
Other languages
English (en)
Inventor
志村悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101510511A publication Critical patent/CN101510511A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种图案形成方法、半导体装置的制造方法及制造装置，其不需要硬掩模就能够以高精度形成微细图案，并可以比以往简化工序和降低制造半导体装置的成本。本发明为形成成为蚀刻掩模的规定形状的图案的方法，其具备以下工序：使含有产酸剂的化学增幅型抗蚀剂进行图案化而形成第1图案(106)的工序；使碱性溶液或碱性气体与前述第1图案(106)接触而形成具有溶剂耐性和显影液耐性的第1图案(107)的工序；使含有产酸剂的化学增幅型抗蚀剂进行图案化而形成第2图案(108)的工序。

Description

图案形成方法、半导体装置的制造方法及制造装置
技术领域
本发明涉及用于形成在半导体晶片等基板上实施等离子体蚀刻等蚀刻处理时所用的蚀刻掩模的图案形成方法、半导体装置的制造方法及半导体装置的制造装置。
背景技术
以往，在半导体装置等的制造工序中，在半导体晶片等基板上实施等离子体蚀刻等蚀刻处理，形成微细的电路图案等。这种蚀刻处理工序中，通过使用光致抗蚀剂的光刻工序来形成掩模。
在这种光刻工序中，为了应对所形成的图案的微细化，开发了各种技术。其中之一有所谓的双重图案化(doublepatterning)。该双重图案化通过进行2阶段的图案化，即，通过涂布光致抗蚀剂进行曝光、显影而形成第1图案的第1光刻工序和蚀刻工序来形成由非晶碳等硬掩模构成的第1图案、并在该第1光刻工序后再次涂布光致抗蚀剂进行曝光、显影而形成第2图案的第2光刻工序的2阶段的图案化，由此可形成比用1次图案化形成的掩模更微细的间隔的掩模(例如参照专利文献1)。
专利文献1：美国专利第7064078号说明书
发明内容
发明要解决的问题
如上所述，在以往的双重图案化技术中，通过使用硬掩模，可以进行2次光刻工序。因此，存在下述问题：需要进行成为硬掩模的非晶碳层等的成膜过程和该非晶碳层等的蚀刻过程，工序变得复杂，半导体装置的制造成本增大。
本发明是针对上述以往的情况而进行的，提供不需要硬掩模就能够以高精度形成微细图案、并可以比以往简化工序和降低制造半导体装置的成本的图案形成方法、半导体装置的制造方法及半导体装置的制造装置。
用于解决问题的方法
技术方案1的发明为形成规定形状的图案的图案形成方法，所述规定形状的图案成为蚀刻基板上的被蚀刻层的掩模，其特征在于，具备以下工序：将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成工序；使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予工序；将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成工序。
技术方案2的发明为技术方案1所述的图案形成方法，其特征在于，前述溶剂耐性和显影液耐性赋予工序包括进行紫外线照射的工序。
技术方案3的发明为技术方案1或2所述的图案形成方法，其特征在于，在前述溶剂耐性和显影液耐性赋予工序与所述第2图案形成工序之间具备加热工序。
技术方案4的发明为技术方案1～3任一项所述的图案形成方法，其特征在于，前述碱性溶液或碱性气体含有胺系材料。
技术方案5的发明为具有借助掩模蚀刻基板上被蚀刻层的工序的半导体装置的制造方法，其特征在于，通过具备以下工序的图案形成方法形成前述掩模：将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成工序；使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予工序；将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成工序。
技术方案6的发明为技术方案5所述的半导体装置的制造方法，其特征在于，前述溶剂耐性和显影液耐性赋予工序包括进行紫外线照射的工序。
技术方案7的发明为技术方案5或6所述的半导体装置的制造方法，其特征在于，在前述溶剂耐性和显影液耐性赋予工序与前述第2图案形成工序之间具备加热工序。
技术方案8的发明为技术方案5～7任一项所述的半导体装置的制造方法，其特征在于，前述碱性溶液或碱性气体含有胺系材料。
技术方案9的发明为形成用于蚀刻基板上的被蚀刻层的掩模的半导体装置的制造装置，其特征在于，具备以下单元：将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成单元；使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予单元；将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成单元。
发明效果
通过本发明可以提供不需要硬掩模就能够以高精度形成微细图案、并可以比以往简化工序和降低制造半导体装置的成本的图案形成方法、半导体装置的制造方法及半导体装置的制造装置。
附图说明
图1为用于说明本发明一实施方式的图案形成方法及半导体装置的制造方法的图。
图2为表示图1的方法工序的流程图。
图3为表示变形例的过程的流程图。
图4为表示本发明一实施方式的半导体装置的制造装置的构成的模块图。
附图标记说明
101……基板、102……底层、103……聚硅层、104……硬掩模层、105……BARC、106……第1图案、107……具有溶剂耐性和显影液耐性的第1图案、108……第2图案。
具体实施方式
以下参照附图详细地说明本发明的实施方式。
图1示意性地放大表示本发明实施方式的基板的一部分，示出本实施方式的工序，图2为表示本实施方式工序的流程图。如图1所示，在基板101上，从下侧开始按顺序形成有底层102、聚硅层103、硬掩模层104、BARC(防反射膜)105等层。
首先，如图1之(a)所示，进行第1图案形成工序：在BARC(防反射膜)105上涂布含有产酸剂的化学增幅型抗蚀剂，进行曝光、显影，从而形成被图案化为规定图案的第1图案106(图2的步骤201)。
接着，如图1之(b)所示，进行溶剂耐性和显影液耐性赋予工序：使碱性溶液或碱性气体与第1图案106接触而向该第1图案106赋予溶剂耐性和显影液耐性，制成具有溶剂耐性和显影液耐性的第1图案107(图2的步骤202)。该溶剂耐性和显影液耐性赋予工序中，作为上述碱性溶液或碱性气体，例如可以使用胺系材料(例如NH3、(C2H5)3N、C6H12N4、C6H11NHC6H11等)的溶液或气体等。如此，通过使碱性溶液或碱性气体与第1图案106接触，可以阻碍化学增幅型抗蚀剂的产酸剂的作用，即便实施后述的第2图案形成工序，也可以防止第1图案106溶解于溶剂或显影液中。再者，具有溶剂耐性和显影液耐性的第1图案107可以设置成至少覆盖第1图案106表面部分，还可以使整个图案为具有溶剂耐性和显影液耐性的第1图案107。
再者，在溶剂耐性和显影液耐性赋予工序中，还可以将与上述碱性溶液或碱性气体接触和紫外线照射组合使用。紫外线照射是用于从化学增幅型抗蚀剂的产酸剂中产生酸的，因此通过利用碱性溶液或碱性气体中和所产生的酸，可以强化第1图案106的溶剂耐性和显影液耐性。与碱性溶液或碱性气体接触的同时进行该紫外线照射，或者在与碱性溶液或碱性气体的接触之后进行该紫外线照射。
接着，如图1之(c)所示，进行第2图案形成工序：再次在表面上涂布含有产酸剂的化学增幅型抗蚀剂，进行曝光、显影，从而在第1图案106(具有溶剂耐性和显影液耐性的第1图案107)之间形成被图案化为规定图案的第2图案108(图2的步骤203)。
通过上述工序，完成成为蚀刻掩模的图案。然后，将该图案作为掩模，如图1之(d)所示，首先蚀刻BARC(防反射膜)105，之后将转印有上述图案的硬掩模层104作为掩模，进行聚硅层103的蚀刻。
如上所述，在本实施方式的图案形成方法中，通过进行向第1图案106赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予工序，可以防止在进行第2图案形成工序时第1图案106溶解于溶剂或显影液中，可以在不使用硬掩模的情况下利用双重图案化形成图案。由此，不需要以往的硬掩模层的成膜过程和蚀刻过程，可以简化工序和降低制造半导体装置的成本。
实际上使用氨蒸汽进行上述溶剂耐性和显影液耐性赋予工序，确认了溶剂耐性和显影液耐性赋予的效果。结果，在实施利用氨(NH3)蒸汽的溶剂耐性和显影液耐性赋予工序的第1图案(线与间隔之比为1:1的、线宽70nm的图案)中，无论是浸渍于溶剂(PGMEA(聚乙二醇单甲醚乙酸酯))60秒钟、还是浸渍于显影液(TMAH(四甲基氢氧化铵))60秒钟，均不会溶解，可以保持图案形状。与此相对，未实施溶剂耐性和显影液耐性赋予工序时，浸渍于溶剂(PGMEA)60秒钟时图案会溶解，浸渍于显影液(TMAH)60秒钟时图案也会溶解。
另外，使用三乙胺((C2H5)3N)蒸汽，通过2种化学增幅型抗蚀剂(抗蚀剂A和抗蚀剂B)确认了溶剂耐性和显影液耐性赋予效果。结果，对于抗蚀剂A而言，实施了利用三乙胺((C2H5)3N)蒸汽的溶剂耐性和显影液耐性赋予工序的第1图案(线与间隔之比为1:1的、线宽70nm的图案)中，无论是浸渍于溶剂(PGMEA)60秒钟、还是浸渍于显影液(TMAH)60秒钟，均不会溶解，可以保持图案形状。与此相对，未实施溶剂耐性和显影液耐性赋予工序时，浸渍于溶剂(PGMEA)60秒钟时图案会溶解，浸渍于显影液(TMAH)60秒钟时图案也会溶解。
另外，对于抗蚀剂B而言，实施了利用三乙胺((C2H5)3N)蒸汽的溶剂耐性和显影液耐性赋予工序的第1图案(线与间隔之比为1:2的、线宽55nm的图案)中，组合使用三乙胺蒸汽和紫外线照射时，无论是浸渍于溶剂(PGMEA)60秒钟、还是浸渍于显影液(TMAH)60秒钟，均不会溶解，可以保持图案形状。与此相对，未实施溶剂耐性和显影液耐性赋予工序时，或者仅进行紫外线照射时，浸渍于溶剂(PGMEA)60秒钟时图案会溶解，浸渍于显影液(TMAH)60秒钟时图案也会溶解。
如上所述，可以确认溶剂耐性和显影液耐性赋予工序所带来的效果。这里，在实施上述溶剂耐性和显影液耐性赋予工序时，当过量地供给碱性成分时，对于在第2图案形成工序中涂布的含有产酸剂的化学增幅型抗蚀剂，该碱性成分有可能造成不良影响。因此，如图3所示，如果在溶剂耐性和显影液耐性赋予工序202与第2图案形成工序203之间实施加热工序202b、除去过量的碱性成分，则可以防止过量的碱性成分对第2图案形成工序的含有产酸剂的化学增幅型抗蚀剂产生不良影响。
图4表示用于进行上述图案形成方法的半导体装置的制造装置的构成。如该图所示，半导体装置的制造装置300具备第1图案形成部301、溶剂耐性和显影液耐性赋予部302以及第2图案形成部303。这些各部通过用于搬送半导体晶片等基板的基板搬送路310连接。
第1图案形成部301用于形成前述第1图案106，具备涂布装置、曝光装置和显影装置等。溶剂耐性和显影液耐性赋予部302是进行前述溶剂耐性和显影液耐性赋予工序的，具备用于将基板浸渍于碱性溶液中或暴露于碱性气体中的装置、以及根据需要的紫外线照射装置等。第2图案形成部303是用于形成前述第2图案108的，具备涂布装置、曝光装置和显影装置等。通过如此构成的半导体装置的制造装置300，可以实行上述实施方式中的一系列工序。再者，第1图案形成部301和第2图案形成部303可以由兼具它们的1个图案形成部构成。另外，还可以根据需要设置用于进行上述加热工序的加热部。
以上说明了本发明的详细实施方式，但本发明并非限定于这些实施方式，当然可以进行各种变形。

Claims (9)

1.一种图案形成方法，其特征在于，其为形成规定形状的图案的方法，该规定形状的图案成为蚀刻基板上的被蚀刻层的掩模，其具备以下工序：
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成工序；
使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予工序；
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成工序。
2.根据权利要求1所述的图案形成方法，其特征在于，前述溶剂耐性和显影液耐性赋予工序包括进行紫外线照射的工序。
3.根据权利要求1或2所述的图案形成方法，其特征在于，在前述溶剂耐性和显影液耐性赋予工序与前述第2图案形成工序之间具备加热工序。
4.根据权利要求1～3任一项所述的图案形成方法，其特征在于，前述碱性溶液或碱性气体含有胺系材料。
5.一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法具有借助掩模蚀刻基板上的被蚀刻层的工序，其通过具备以下工序的图案形成方法来形成前述掩模：
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成工序；
使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予工序；
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，前述溶剂耐性和显影液耐性赋予工序包括进行紫外线照射的工序。
7.根据权利要求5或6所述的半导体装置的制造方法，其特征在于，在前述溶剂耐性和显影液耐性赋予工序与前述第2图案形成工序之间具备加热工序。
8.根据权利要求5～7任一项所述的半导体装置的制造方法，其特征在于，前述碱性溶液或碱性气体含有胺系材料。
9.一种半导体装置的制造装置，其特征在于，其为形成用于蚀刻基板上的被蚀刻层的掩模的半导体装置的制造装置，其具备以下单元：
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第1图案的第1图案形成单元；
使碱性溶液或碱性气体与前述第1图案接触而向该第1图案赋予溶剂耐性和显影液耐性的溶剂耐性和显影液耐性赋予单元；
将含有产酸剂的化学增幅型抗蚀剂进行涂布、曝光、显影而形成第2图案的第2图案形成单元。
CNA2009100056400A 2008-02-15 2009-02-02 图案形成方法、半导体装置的制造方法及制造装置 Pending CN101510511A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008034463 2008-02-15
JP2008034463A JP2009194207A (ja) 2008-02-15 2008-02-15 パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
CN101510511A true CN101510511A (zh) 2009-08-19

Family

ID=40955426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100056400A Pending CN101510511A (zh) 2008-02-15 2009-02-02 图案形成方法、半导体装置的制造方法及制造装置

Country Status (5)

Country Link
US (1) US20090208852A1 (zh)
JP (1) JP2009194207A (zh)
KR (1) KR20090088796A (zh)
CN (1) CN101510511A (zh)
TW (1) TW201005794A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107340684B (zh) * 2013-04-02 2020-10-27 富士胶片株式会社 图案形成方法及电子元件的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449084B (zh) * 2009-06-26 2014-08-11 羅門哈斯電子材料有限公司 形成電子裝置之方法
JP7154081B2 (ja) * 2018-09-19 2022-10-17 東京エレクトロン株式会社 マスクの形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
JPH08199375A (ja) * 1995-01-19 1996-08-06 Mitsubishi Electric Corp レジストパターンの形成方法
JP3087726B2 (ja) * 1998-05-25 2000-09-11 日本電気株式会社 半導体装置の製造プロセスにおけるパターニング方法
US6420098B1 (en) * 2000-07-12 2002-07-16 Motorola, Inc. Method and system for manufacturing semiconductor devices on a wafer
DE10153496B4 (de) * 2001-10-31 2007-01-04 Infineon Technologies Ag Verfahren zur Aromatisierung und Cycloaliphatisierung von Fotoresists im UV-Bereich
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107340684B (zh) * 2013-04-02 2020-10-27 富士胶片株式会社 图案形成方法及电子元件的制造方法

Also Published As

Publication number Publication date
TW201005794A (en) 2010-02-01
US20090208852A1 (en) 2009-08-20
KR20090088796A (ko) 2009-08-20
JP2009194207A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
KR20020035169A (ko) 패턴의 제조방법
KR20080023814A (ko) 반도체소자의 미세패턴 형성방법
CN101144987A (zh) 化学溶液和使用它处理衬底的方法
JP2001230186A5 (zh)
KR20010015280A (ko) 포토레지스트패턴의 형성방법
JP4302065B2 (ja) パターン形成方法
US7638267B2 (en) Pattern forming method and manufacturing method of semiconductor device
JP2008066587A (ja) パターン形成方法
CN101510511A (zh) 图案形成方法、半导体装置的制造方法及制造装置
CN103000497B (zh) 形成刻蚀掩膜的方法
JP4206669B2 (ja) エッチングパターン形成方法
WO2008018749A1 (en) Resin composition for forming fine patterns, method for fabricating semiconductor device using the composition and semiconductor device fabricated by the method
JP2009016789A (ja) 半導体素子の微細パターン形成方法
JP2008218866A (ja) パターン形成方法およびパターン形成装置
CN101510510A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
CN101510503A (zh) 图案形成方法、半导体装置的制造方法以及制造装置
JP2008066467A (ja) パターン形成方法
US20120220129A1 (en) Method for forming mask for forming contact holes of semiconductor device
JP2010118501A (ja) 半導体装置の製造方法
JP2011176042A (ja) 半導体回路パターンの形成方法
US20240004302A1 (en) Method of manufacturing semiconductor device
KR100859340B1 (ko) 포토리소그래피 공정 수행 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090819