JP4302065B2

JP4302065B2 - パターン形成方法

Info

Publication number: JP4302065B2
Application number: JP2005023923A
Authority: JP
Inventors: 英志塩原; 浩太郎庄; 丈博近藤; 祐二小林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-01-31
Filing date: 2005-01-31
Publication date: 2009-07-22
Anticipated expiration: 2025-01-31
Also published as: US20060189147A1; US7662542B2; JP2006210825A; TW200632595A; TWI320877B

Description

本発明は、レジストパターンを用いたパターン形成方法に関する。

リソグラフィ技術を用いて形成されるレジストパターンをマスクに用いて、被加工膜の加工、並びに拡散層の選択形成が行われる(特許文献１)。レジストパターンの微細化に伴い、被加工膜の加工不良、拡散層の形成不良が生じ、形成される半導体装置が不良となるという問題があった。
特開２００３−１４０３６１号公報

本発明の目的は、歩留まりの向上を図り得るパターン形成方法を提供することにある。

本発明の一例に係わるパターン形成方法は、半導体基板上に形成された被加工膜上にレジスト膜を形成する工程と、前記レジスト膜にマスクに形成されたパターンを転写して、前記レジスト膜に前記パターンの潜像を形成する工程と、前記パターンに対応するレジストパターンを形成するために、前記潜像が形成されたレジスト膜を現像する工程と、前記レジストパターンの表面に樹脂膜が選択形成されたマスクパターンを形成する工程と、前記マスクパターンのスリミングを行う工程と、前記スリミング後、前記マスクパターンをマスクに前記被加工膜をエッチする工程とを含むことを特徴とする。

本発明の一例に係わるパターン形成方法は、半導体基板上に形成された被加工膜上にレジスト膜を形成する工程と、前記レジスト膜にマスクに形成されたパターンを転写して、前記レジスト膜に前記パターンの潜像を形成する工程と、前記パターンに対応するレジストパターンを形成するために、前記潜像が形成されたレジスト膜を現像する工程と、前記レジストパターンの表面に樹脂膜を選択形成する工程と、表面に前記樹脂膜が形成されたレジストパターンをマスクに前記被加工膜をエッチングし、被加工膜パターンを形成する工程と、前記被加工膜パターンのスリミングを行う工程とを含むことを特徴とする。

本発明の一例に係わるパターン形成方法は、被加工膜上にレジスト膜を形成する工程と、被加工膜上に樹脂及び溶剤を含む高分子膜形成用塗布材料を塗布する工程と、前記被加工膜表面に前記樹脂が架橋して形成された架橋層、及び前記架橋層上に前記溶剤が揮発した非架橋層を形成する工程と、前記非架橋層を選択除去する工程と、前記架橋層上にレジストパターンを形成する工程と、前記レジストパターンをマスクに前記被加工膜を加工する工程とを含むことを特徴とする。

本発明の一例に係わるパターン形成方法は、基体上に第１の溶液に対して可溶、且つアルカリ現像液、第２の溶液、第３の溶液及び第４の溶液に不溶な反射防止膜を形成する工程と、前記反射防止膜上に、前記第１の溶液を含まず、前記第２の溶液を含むレジスト膜形成用塗布材料を塗布する工程と、前記レジスト膜形成用塗布材料中の第２の溶液を除去することによって、前記第３の溶液に不溶なレジスト膜を形成する工程と、前記レジスト膜にパターンを転写して潜像パターンを形成する工程と、前記アルカリ現像液を用いて前記潜像パターンが形成された前記レジスト膜を現像し、前記潜像パターンに対応するレジストパターン形成する工程と、前記レジストパターン上に、第１の溶液を含まず、第３の溶液及び樹脂を含む高分子膜形成用塗布材料を塗布する工程と、前記レジストパターン表面に前記樹脂が架橋して形成された第１の溶液に不溶な架橋層、及び前記架橋層上に前記樹脂を主成分とする非架橋層を形成する工程と、第４の溶液を用いて前記非架橋層を選択除去する工程と、前記第１の溶液を用いて、反射防止膜をエッチングする工程とを含むことを特徴とする。

本発明によれば、レジストパターンのラフネスの低減、パターン倒れの抑制、レジストパターンの下層の反射防止膜の加工不良の抑制を図ることが出来、歩留まりが向上する。

本発明の実施の形態を以下に図面を参照して説明する。

（第１の問題）
半導体装置の設計寸法の微細化に伴い現像後のレジストパターンのラフネスが特に問題になってきている。このラフネスは被加工膜へ転写され、デバイスパターンの寸法制御性を劣化させる要因となる。従来技術では、このラフネスの低減方法として、主として材料側からのアプローチがあった。しかし、材料側からの手法によってでは、露光後の酸拡散長の増大などレジストに要求される解像性とトレードオフの関係にあった。

また、特許３０５７８７９号公報に記載の側壁樹脂膜形成方法もレジストのラフネスの低減効果があることがわかっている。しかし、側壁樹脂膜形成方法は、本来レジストパターンの寸法を補正するためのものであり、ラフネスの低減と共に、パターンの寸法変動が生じるという問題点があった。

第１及び第２の実施形態では、上記第１の問題を解決するための手法を説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置の製造工程を示す断面図である。

図１（ａ）に示すように、図示されないシリコン基板上に、膜厚が２ｎｍのシリコン酸化膜１０、膜厚１５０ｎｍのポリシリコン膜（被加工膜）１１を形成する。ポリシリコン膜１１上に図示されない有機反射防止膜｛ＡＲＣ２９Ａ（日産化学社製）｝を膜厚７８ｎｍとなるように塗布し、ホットプレート上において１９０℃で６０秒間加熱する。その後、膜厚３００ｎｍのＡｒＦ化学増幅型レジスト膜を形成するために、ＡｒＦ化学増幅型ポジレジスト用塗布材料を前記反射防止膜上に塗布し、ホットプレート上で１２０℃で６０秒間加熱する。その後、前記基板をＡｒＦエキシマレーザー露光装置ＮＳＲＳ３０５Ｂ（（株）ニコン社製）により、透過率６％のハーフトーンマスクを介して１００ｎｍのラインアンドスペースパターンを露光した。照明条件はＮＡが０．６８、σが０．７５、２／３の輪帯照明が用いられている。その後、ホットプレート上で１３０℃で６０秒間、ポストエクスポジャーベーク（ＰｏｓｔＥｘｐｏｓｕｒｅＢａｋｅ：以下ＰＥＢとする）を行った。その後、２３℃に調整された現像液ＡＤ−１０（多摩化学（株））に６０秒間浸漬したところ、露光量３２ｍＪ／ｃｍ²で所望寸法のレジストパターン１２が得られる。このとき、１００ｎｍＬ／Ｓパターンのラフネスとして線幅バラツキを測定すると、３σで１０．８ｎｍであった。

続いて、図１（ｂ）に示すように、前記のレジストパターン１２上に、超微細加工補助剤(Clariant社製)１３を塗布する。図１（ｃ）に示すように、ホットプレート上で130℃で90秒間加熱し、超微細加工補助剤１３中の溶剤を揮発させて樹脂膜１４を形成すると共に、レジストパターン１２と樹脂膜１４との界面に架橋層１５を形成する。その後、図１（ｄ）に示すように、純水で６０秒間リンスし、樹脂膜１４の除去を行う。その後、表面に架橋層１５が形成されているレジストパターン１２の線幅を測定すると、線幅は１７ｎｍ太っていた。また、ラフネスとして、線幅バラツキを測定したところ、３σで７．８ｎｍとラフネスが改善していることがわかった。レジストパターン１２と架橋層１５とをマスクパターン１２，１５と表記する。

その後、図１（ｅ）に示すように、マスクパターン１２，１５の線幅増加分を補正するために、酸素を含むプラズマによるＲＩＥ法によりスリミングを行う。ここで、スリミングとは、リアクティブイオンエッチング工程などの手法により、被加工膜上に形成されたマスクパターンの線幅寸法よりも被加工膜に転写されたパターンの線幅寸法を細くなるように加工する工程を示すものである。

スリミング後、マスクパターン１２，１５のスリミング量を測定すると、２０ｎｍとなり、十分に寸法精度の範囲内であることがわかった。また、線幅バラツキは、３σ＝８．０ｎｍと側壁樹脂膜形成工程から変化していないことがわかった。なお、スリミング量の制御はＲＩＥの時間を変化させることで制御可能である。

その後、図１（ｆ）に示すように、前記ポリシリコン膜１１をハロゲンガスを含むＲＩＥ条件にて加工を行い、１００ｎｍのＬ／Ｓパターンを得た。形成されたポリシリコンの１００ｎｍＬ／Ｓのラフネスは、線幅バラツキで３σ＝８ｎｍと良好な値を示した。

従来、レジストパターンの表面に架橋層を形成するので、目標のパターンの寸法より細いレジストパターンを形成しなければならない。細いレジストパターンを形成するためには、露光時の露光量裕度、焦点深度裕度等の露光マージンが狭くなる。本実施形態では、架橋層を形成した後、スリミングを行うので、露光マージンが広い条件でパターンの転写を行うことができる。スリミング量は本実施形態に限定されるものではなく、更に現像後のレジストパターンの線幅寸法よりも被加工膜の線幅寸法が細くなっても良い。

本実施形態によれば、マスクパターン１２，１５のラフネスが抑制されるため、ポリシリコン膜１１のエッチング時の加工不良が抑制され、歩留まりが向上する。また、レジストパターン１２の形成時、露光マージンが広い条件でパターンを転写することができるので、レジストパターンの形成不良が抑制され、歩留まりが向上する。

（第２の実施形態）
図２は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。

図２（ａ）〜図２（ｄ）に示した工程は、第１の実施形態で図１（ａ）〜図１（ｄ）を参照して説明した工程と同様なので説明を省略する。

図２（ｅ）に示すように、ポリシリコン膜１１をハロゲンガスを含むＲＩＥ条件にて加工を行う。ポリシリコン膜１１の線幅は、所望寸法よりも１７ｎｍ太くなっていた。しかし、形成されたポリシリコン膜１１の１００ｎｍＬ／Ｓパターンのラフネスは、線幅バラツキで３σ＝８ｎｍと良好な値を示した。

その後、図２（ｆ）に示すように、パターンの線幅増加分を補正するために、同じくハロゲンガスを含むプラズマによるポリシリコン膜１１のＲＩＥ法によりスリミングを行う。その後、ポリシリコン膜１１のスリミング量を測定すると、２０ｎｍとなり、十分に寸法精度の範囲内であることがわかった。また、線幅バラツキは、３σ＝８．０ｎｍと側壁樹脂膜形成工程から変化していないことがわかった。なお、スリミング量の制御はＲＩＥの時間を変化させることで、制御可能である。

従来、レジストパターンの表面に架橋層を形成するので、目標のパターンの寸法より細いレジストパターンを形成しなければならない。細いレジストパターンを形成するためには、露光時の露光量裕度、焦点深度裕度等の露光マージンが狭くなる。本実施形態では、ポリシリコン膜１１のパターニングを行った後にポリシリコン膜１１のスリミングを行うので、露光マージンが広い条件でパターンの転写を行うことができる。スリミング量は本実施形態に限定されるものではなく、更に現像後のレジストパターンの線幅寸法よりも被加工膜の線幅寸法が細くなっても良い。

本実施形態によれば、マスクパターン１２，１５のラフネスが抑制されるため、ポリシリコン膜１１の加工時の加工不良が抑制され、歩留まりが向上する。また、レジストパターン１２の形成時、露光マージが広い条件でパターンを転写することができるので、レジストパターンの形成不良が抑制され、歩留まりが向上する。

（第２の問題）
半導体素子の製造方法は、一般に、シリコンウェハー上に被加工膜として複数の物質を堆積し、所望のパターンにパターニングする多くの工程を含む。被加工膜のパターニングでは、まず、一般にレジストと呼ばれる感光性物質を被加工膜上に堆積し、レジスト膜を形成し、このレジスト膜の所定の領域に露光を施す。次いで、レジスト膜の露光部または未露光部を現像処理により除去してレジストパターンを形成し、さらにこのレジストパターンをエッチングマスクとして被加工膜をドライエッチングする。

露光光源としては、スループットの観点からＫｒＦエキシマレーザ、ＡｒＦエキシマレーザなどの紫外光が用いられているが、ＬＳＩの微細化に伴い要求される解像度がこれらの紫外光の波長以下となってきており、露光量裕度、フォーカス裕度などの露光プロセス裕度が不足してきているのが実情である。特に微細なラインパターンではパターン倒れの問題が深刻で実用上５０ｎｍ程度の寸法が限界となっていた。露光光源の変更や新たなレジスト材料の開発も検討されてはいるものの、コストの増大に繋がるため、装置や材料の大幅な変更を伴うことなく、より微細なラインパターンをパターン倒れ無く形成する方法が望まれている。

第３及び第４の実施形態では、第２の問題を解決するための手法を説明する。

（第３の実施形態）
図３は、本発明の第３の実施形態に係わる半導体装置の製造工程を示す断面図である。

図３（ａ）に示すように、シリコン基板２０上に、膜厚８０ｎｍのＳＯＧ膜２１を形成するために、ＳＯＧ膜形成用塗布材料スピンコートした後、２０５℃で６０秒ベーキング処理を行う。次いで、図３（ｂ）に示すように、ＳＯＧ膜２１上に超微細加工補助剤２２を膜厚３００ｎｍとなるようにスピンコートする。超微細加工補助剤２２は、溶剤と水溶性樹脂とを含む。図３（ｃ）に示すように、１２０℃、６０秒のベーキング処理を行って、超微細加工補助剤中の溶剤を揮発させて樹脂膜２３を形成すると共に、ＳＯＧ膜２１上に３ｎｍの架橋層２４を形成する。架橋層２４は、超微細加工補助剤中の樹脂が架橋反応することによって形成される。次に、図３（ｄ）に示すように、純水を用いた６０秒のリンス処理を行って、樹脂膜２３を選択除去する。

その後、図３（ｅ）に示すように、架橋層２４上にＡｒＦ用ポジ型ＤＵＶレジスト膜形成用塗布材料をスピンコートした後、１３０℃、６０秒のベーキング処理を行って膜厚１５０ｎｍのレジスト膜２５を形成する。

次に、このレジスト膜をＡｒＦエキシマレーザー露光装置にてＮＡ＝０．８５、σ＝０．９０、３／４輪帯照明の条件で、透過率６％のハーフトーンマスクを用いてＬ／Ｓパターンをレジスト膜に転写し、パターンの潜像２６を形成する（図３（ｆ））。さらに１３０℃で９０秒のベーキング処理を行った後、２．３８ｗｔ％のテトラメチルアンモニウムハイドロオキサイド（TMAH）水溶液を用いた３０秒間のパドル現像を行う。露光量は２８ｍＪ／ｃｍ²から１ｍＪ毎に増やして０．０７μｍ以下のＬ／Ｓパターンを形成する。露光量が３５ｍＪの時に０．０４５μｍのＬ／Ｓパターン２７を形成することが出来た。架橋層２４とＬ／Ｓパターン２７の密着性は良好であり、レジストパターンのパターン倒れが生じることが抑制された。

次いで、図３（ｈ）に示すように、Ｌ／Ｓパターン２７をマスクに、架橋層２４、ＳＯＧ膜２１、シリコン基板２０をエッチングする。Ｌ／Ｓパターン２７及び架橋層２４は、このエッチング工程の途中で無くなる。

上述したように、パターン倒れが抑制され、歩留まりの向上を図ることができる。架橋層２４の膜厚が３０ｎｍより厚いと、架橋層２４をパターニングする前にＬ／Ｓパターン２７が無くなる。ところが、架橋層２４はＳＯＧ膜２１上に薄く形成されるので、ＳＯＧ膜２１のパターニング前に上層のＬ／Ｓパターン２７が除去されることがないので、ＳＯＧ膜２１をパターニングすることができる。

尚、本実施形態は多層レジストプロセスにも適用できる。その場合には、ＳＯＧ膜の下に下層レジスト膜を形成する。下層レジスト膜の材質としては、ノボラック樹脂などが挙げられる。より好ましくはカーボンの重量含有率が８５％以上の有機膜が望ましい。

さらに、本実施形態では、シリコン基板を被加工膜としているが、被加工膜としては、半導体装置の製造にて使用されるポリシリコン膜、シリコン酸化膜、シリコンナイトライド膜、アルミ膜などがあり、特にシリコン膜に限定されるものではない。

（第４の実施形態）
図４は、本発明の第４の実施形態に係わる半導体装置の製造工程を示す断面図である。

図４（ａ）に示すように、シリコン基板２０上に、膜厚８０ｎｍのＳＯＧ膜２１を形成するために、ＳＯＧ膜形成用塗布材料スピンコートした後、２０５℃で６０秒ベーキング処理を行う。次いで、アクリル系の樹脂を含む反射防止膜形成用塗布材料をスピンコートした後、スピン乾燥する。図４（ｂ）に示すように、スピン乾燥時に、反射防止膜形成用塗布材料に含まれる樹脂が架橋した反射防止膜３３、及び樹脂が架橋していない非架橋層３４が形成される。反射防止膜３３の膜厚は５ｎｍであり、反射防止膜３３及び非架橋層３４の積算膜厚は８０ｎｍである。

次に、図４（ｃ）に示すように、非架橋層３４を除去するために、シクロヘキサノンを用いた３０秒のリンス処理を行う。通常、スピン乾燥後にベーキングを行う。ベーキングを行うと完全に架橋してしまい、シクロヘキサノンを用いたリンス処理により、薄い反射防止膜３３を得ることが出来ない。

次いで、図４（ｄ）に示すように、第３の実施形態と同様に、反射防止膜３３上にＬ／Ｓパターン２７を形成する。反射防止膜３３とＬ／Ｓパターン２７の密着性は良好であり、レジストパターンのパターン倒れが生じることが抑制された。

次いで、図４（ｅ）に示すように、Ｌ／Ｓパターン２７をマスクに、反射防止膜３３、ＳＯＧ膜２１、シリコン基板２０をエッチングする。Ｌ／Ｓパターン２７及び反射防止膜３３は、このエッチング工程の途中で無くなる。

上述したように、Ｌ／Ｓパターン２７のパターン倒れが抑制され、歩留まりの向上を図ることができる。反射防止膜３３の膜厚が３０ｎｍより厚いと、反射防止膜３３をパターニングする前にＬ／Ｓパターン２７が無くなる。ところが、反射防止膜３３はＳＯＧ膜２１上に薄く形成されるので、ＳＯＧ膜２１のパターニング前に上層のＬ／Ｓパターン２７が除去されることがないので、ＳＯＧ膜２１をパターニングすることができる。

（第３の問題）
従来技術は、アルカリ可溶性反射防止膜上にレジスト塗布、露光、ベークを行う。次に、アルカリ現像液にて、レジストパターンと反射防止膜を同時に現像するが、微細スペースパターンと孤立残しパターンの様な異種パターン間によって、反射防止膜の形状が異なってしまうという問題点があった。この原因は、微細スペースパターンは、孤立残しパターンと比較してレジストが感じる光強度が小さいため、微細スペースパターンの方が、孤立残しパターンよりもレジストの溶解速度が遅い。その結果、アルカリ可溶性反射防止膜の溶解開始のタイミングが、微細スペースパターンの方が遅くなるためである。

第５の実施形態では、第３の問題を解決するための手法を説明する。

（第５の実施形態）
図５は、本発明の第５の実施形態に係わる半導体装置の製造工程を示す断面図である。

図５（ａ）に示すように、半導体基板４０上に、Shipley社製の熱架橋型の反射防止膜形成用塗布材料を塗布した後、２００℃で６０秒間ベークを行い、９５ｎｍ膜厚の反射防止膜４１を形成する。反射防止膜４１上に、第２の溶液として乳酸エチルを含むＪＳＲ製ＥＳＣＡＰ型レジスト材料を塗布する。このレジスト材料に含まれる第２の溶液は、反射防止膜４１を溶かさない。１２０℃，６０秒間のベークを行い、３００ｎｍ膜厚のレジスト膜を形成する。その後、ニコン製のＫｒＦ露光装置Ｓ２０５Ｄにて、通常照明の条件で透過率６％のハーフトーンマスクを用いて露光を行い、レジスト膜に潜像パターンを形成する。１２０℃，６０秒でベークし、２．３８重量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液（アルカリ性現像）で現像し、レジストパターン４２を形成する。アルカリ性現像液は反射防止膜４１を溶かすことがない。

次に、図５（ｂ）に示すように、形成されたレジストパターン４２上に、クラリアント社製ＲＥＬＡＣＳ（商標登録）剤（Ｒ５００）４３を３００ｎｍの膜厚で塗布する。ＲＥＬＡＣＳ（商標登録）剤（Ｒ５００）４３には、第３の溶液として水、及び水溶性ポリマーが含まれる。この第３の溶液は、反射防止膜４１を溶かすことがない。

図５（ｃ）に示すように、１３０℃，６０秒でベークを行う。この時、レジスト（ＪＳＲ性ＥＳＣＡＰ型レジスト）とＲＥＬＡＣＳ（商標登録）剤４３との間に、架橋層４４が形成されると共に、ＲＥＬＡＣＳ（商標登録）剤４３中の溶剤が揮発した水溶性ポリマーを主とする非架橋層４５が形成される。現像を行う。この時、図５（ｄ）に示すように、非架橋層４５が純水（第４の溶液）にて溶解され、パターンが形成される。図５（ｅ）に示すように、シクロヘキサノン溶液（第１の溶液）にて６０秒間、反射防止膜４１のエッチングを行う。図６に架橋層の種々の溶液に対する溶解性を示すグラフを示す。この時、図６に示すように、架橋層４４はシクロヘキサノン溶液には溶解しない。なお、ＯＫ８２シンナー及びγブチルラクトンは、レジストの剥離に用いられる溶剤である。ＯＫ８２シンナーはプロピレングリコールメチルエーテル（80%）とプロピレングリコールモノメチルエーテルアセテート（20%）の混合溶液に含まれる溶剤である。反射防止膜を剥離する際、反射防止膜の溶解開始タイミングは、微細スペースパターンと孤立残しパターンで同一であるため、異種パターン間においても、反射防止膜形状は同一である。

次いで、図５（ｆ）に示すように、レジストパターンをマスクに、半導体基板４０にイオン注入を行って拡散層４６を形成する。その後、架橋層４４、レジストパターン４２、及び反射防止膜４１を除去した後、アニールを行う。

本実施形態によれば、溶媒に対し不溶化層を形成することにより、レジストパターンと反射防止膜で異なる溶液でパターニングすることが出来、上記異種パターンでも、反射防止膜形状が同一になる。

本実施形態は、イオン注入のマスクを形成する実施形態を示したが、他の工程にも用いることができる。

なお、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。

第１の実施形態に係わる半導体装置の製造工程を示す断面図。第２の実施形態に係わる半導体装置の製造工程を示す断面図。第３の実施形態に係わる半導体装置の製造工程を示す断面図。第４の実施形態に係わる半導体装置の製造工程を示す断面図。第５の実施形態に係わる半導体装置の製造工程を示す断面図。第５の実施形態に係わる架橋層の種々の溶液に対する溶解性を示すグラフ。

符号の説明

１０…シリコン酸化膜，１１…ポリシリコン膜，１２…レジストパターン，１３…樹脂膜，１４…架橋層

Claims

基体上に反射防止膜を形成する工程と、
前記反射防止膜上に、前記反射防止膜を溶解するシクロヘキサノン溶液を含まず、前記反射防止膜を溶解しない乳酸エチル溶液を含むレジスト膜形成用塗布材料を塗布する工程と、
前記レジスト膜形成用塗布材料中の乳酸エチル溶液を除去することによってレジスト膜を形成する工程と、
前記レジスト膜にパターンを転写して潜像パターンを形成する工程と、
前記反射防止膜を溶解しないアルカリ現像液を用いて前記レジスト膜を現像し、前記潜像パターンに対応するレジストパターン形成する工程と、
前記レジストパターン上に、シクロヘキサノン溶液を含まず、前記レジスト膜及び前記反射防止膜を溶解しない水または水溶性ポリマー及び樹脂を含む高分子膜形成用塗布材料を塗布する工程と、
前記レジストパターン表面に前記樹脂が架橋して形成されたシクロヘキサノン溶液に不溶な架橋層、及び前記架橋層上に前記樹脂を主成分とする非架橋層を形成する工程と、
前記反射防止膜を溶解しない純水を用いて前記非架橋層を除去する工程と、
シクロヘキサノン溶液を用いて、前記反射防止膜をエッチングする工程と、
を含むことを特徴とするパターン形成方法。
前記樹脂が、水溶性ポリマーあることを特徴とする請求項１記載のパターン形成方法。
前記基体が半導体基板であって、
前記反射防止膜をエッチングした後、前記レジストパターン及び架橋層をマスクに用いて、前記半導体基板に不純物を注入する工程をさらに含むことを特徴とする請求項１に記載のパターン形成方法。
前記レジストパターンは、孤立残しパターン及び微細スペースパターンを含むことを特徴とする請求項１に記載のパターン形成方法。
請求項１乃至請求項４の何れかに記載されたパターン形成方法を用いて半導体装置を製造することを特徴とする半導体装置の製造方法。