JP3774713B2 - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法 Download PDFInfo
- Publication number
- JP3774713B2 JP3774713B2 JP2003355084A JP2003355084A JP3774713B2 JP 3774713 B2 JP3774713 B2 JP 3774713B2 JP 2003355084 A JP2003355084 A JP 2003355084A JP 2003355084 A JP2003355084 A JP 2003355084A JP 3774713 B2 JP3774713 B2 JP 3774713B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- contact hole
- pattern
- semiconductor substrate
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明の一態様としての半導体装置の製造方法は、半導体基板上にレジスト膜を形成し、所定の間隔で2次元状にマスクパターンが配置された第1のフォトマスクを用いて前記レジスト膜を露光し、前記レジスト膜を現像処理して前記マスクパターンに対応したコンタクトホールパターンを前記レジスト膜に形成し、前記レジスト膜に形成された前記コンタクトホールパターンの開口サイズを縮小し、所定のパターンが形成された第2のフォトマスクを用いて前記レジスト膜を露光することにより、前記所定のパターンに対応する前記レジスト膜の部分としての第1レジスト膜のリフロー開始温度を、前記第1レジスト膜以外の第2レジスト膜におけるリフロー開始温度よりも相対的に高くし、前記第2レジスト膜のリフロー開始温度以上且つ前記第1レジスト膜のリフロー開始温度未満で前記半導体基板を加熱処理することにより前記第2レジスト膜をリフローして、前記第2レジスト膜に形成された前記コンタクトホールパターンを消滅させ、前記第1レジスト膜を用いて前記半導体基板をエッチングすることにより前記半導体基板にコンタクトホールを形成することを特徴とする。
2 マスクパターン
3a〜3c 開口部
4 遮光部
11 半導体基板
12、12’レジスト膜
L1 直径
W1、W2 ホール径(ホールサイズ)
P1、Q1 配置ピッチ
H コンタクトホールパターン
X、Y フォトマスク
R1、R2、R3 領域
Claims (7)
- 所定の間隔で2次元状にマスクパターンが配置された第1のフォトマスクを用いて半導体基板上に形成されたレジスト膜を露光し、
前記レジスト膜を現像処理して前記マスクパターンに対応したコンタクトホールパターンを前記レジスト膜に形成し、
前記レジスト膜に形成された前記コンタクトホールパターンの開口サイズを縮小し、
所定のパターンが形成された第2のフォトマスクを用いて前記レジスト膜を露光することにより、前記所定のパターンに対応する前記レジスト膜の部分としての第1レジスト膜のリフロー開始温度を、前記第1レジスト膜以外の第2レジスト膜におけるリフロー開始温度よりも相対的に高くし、
前記第2レジスト膜のリフロー開始温度以上且つ前記第1レジスト膜のリフロー開始温度未満で前記半導体基板を加熱処理することにより前記第2レジスト膜をリフローして、前記第2レジスト膜に形成された前記コンタクトホールパターンを消滅させる、
コンタクトホールの形成方法。 - 前記コンタクトホールパターンを消滅させた後、前記第1レジスト膜を用いて前記半導体基板をエッチングすることにより前記半導体基板にコンタクトホールを形成することを特徴とする請求項1に記載のコンタクトホールの形成方法。
- 前記コンタクトホールパターンを形成した後、加熱処理により前記レジスト膜をリフローすることにより、前記コンタクトホールパターンの開口サイズを縮小することを特徴とする請求項1に記載のコンタクトホールの形成方法。
- 加熱するとレジスト膜中の酸性分と架橋反応を起こす水溶性樹脂を前記半導体基板上に塗布し、
前記半導体基板を加熱処理することにより前記架橋反応に基づく膜を前記レジスト膜の表面に形成し、
その後、前記架橋反応を起こさなかった不要な前記水溶性樹脂を除去する、
ことにより前記コンタクトホールパターンの開口サイズを縮小することを特徴とする請求項1に記載のコンタクトホールの形成方法。 - 加熱すると収縮する水溶性樹脂を前記半導体基板上に塗布し、
前記半導体基板を熱処理することにより、前記水溶性樹脂の収縮力により前記レジスト膜を基板面に平行な方向に引き延ばし、
その後、前記水溶性樹脂を除去する、
ことにより前記コンタクトホールパターンの開口サイズを縮小することを特徴とする請求項1に記載のコンタクトホールの形成方法。 - 前記第1のフォトマスクとして、前記マスクパターンが第1の方向及び前記第1の方向に垂直な第2の方向にそれぞれ前記所定の間隔で配置されたものを用いることを特徴とする請求項1に記載のコンタクトホールの形成方法。
- 半導体基板上にレジスト膜を形成し、
所定の間隔で2次元状にマスクパターンが配置された第1のフォトマスクを用いて前記レジスト膜を露光し、
前記レジスト膜を現像処理して前記マスクパターンに対応したコンタクトホールパターンを前記レジスト膜に形成し、
前記レジスト膜に形成された前記コンタクトホールパターンの開口サイズを縮小し、
所定のパターンが形成された第2のフォトマスクを用いて前記レジスト膜を露光することにより、前記所定のパターンに対応する前記レジスト膜の部分としての第1レジスト膜のリフロー開始温度を、前記第1レジスト膜以外の第2レジスト膜におけるリフロー開始温度よりも相対的に高くし、
前記第2レジスト膜のリフロー開始温度以上且つ前記第1レジスト膜のリフロー開始温度未満で前記半導体基板を加熱処理することにより前記第2レジスト膜をリフローして、前記第2レジスト膜に形成された前記コンタクトホールパターンを消滅させ、
前記第1レジスト膜を用いて前記半導体基板をエッチングすることにより前記半導体基板にコンタクトホールを形成する、
半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355084A JP3774713B2 (ja) | 2003-10-15 | 2003-10-15 | コンタクトホールの形成方法 |
US10/962,660 US7361454B2 (en) | 2003-10-15 | 2004-10-13 | Method of forming contact hole and method of manufacturing semiconductor device |
CNB2004100837506A CN1321440C (zh) | 2003-10-15 | 2004-10-14 | 接触孔的形成方法和半导体器件的制造方法 |
TW093131446A TWI251883B (en) | 2003-10-15 | 2004-10-15 | Forming method of contact hole and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355084A JP3774713B2 (ja) | 2003-10-15 | 2003-10-15 | コンタクトホールの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005123312A JP2005123312A (ja) | 2005-05-12 |
JP3774713B2 true JP3774713B2 (ja) | 2006-05-17 |
Family
ID=34612802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355084A Expired - Fee Related JP3774713B2 (ja) | 2003-10-15 | 2003-10-15 | コンタクトホールの形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7361454B2 (ja) |
JP (1) | JP3774713B2 (ja) |
CN (1) | CN1321440C (ja) |
TW (1) | TWI251883B (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4480424B2 (ja) * | 2004-03-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | パターン形成方法 |
JP5230061B2 (ja) * | 2005-07-25 | 2013-07-10 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
KR100811410B1 (ko) * | 2005-09-13 | 2008-03-07 | 주식회사 하이닉스반도체 | 레지스트 플로우 공정 및 코팅막 형성 공정을 포함하는반도체 소자의 제조 방법 |
KR100819673B1 (ko) * | 2006-12-22 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 패턴 형성 방법 |
TWI334163B (en) * | 2007-03-30 | 2010-12-01 | Nanya Technology Corp | Method of pattern transfer |
US8642474B2 (en) * | 2007-07-10 | 2014-02-04 | Advanced Micro Devices, Inc. | Spacer lithography |
WO2009016438A1 (en) * | 2007-07-27 | 2009-02-05 | Freescale Semiconductor, Inc. | Method of forming openings in a semiconductor device and semiconductor device |
US7682942B2 (en) * | 2007-09-28 | 2010-03-23 | Sandisk 3D Llc | Method for reducing pillar structure dimensions of a semiconductor device |
US7759201B2 (en) * | 2007-12-17 | 2010-07-20 | Sandisk 3D Llc | Method for fabricating pitch-doubling pillar structures |
US7713818B2 (en) | 2008-04-11 | 2010-05-11 | Sandisk 3D, Llc | Double patterning method |
US7981592B2 (en) * | 2008-04-11 | 2011-07-19 | Sandisk 3D Llc | Double patterning method |
US7786015B2 (en) * | 2008-04-28 | 2010-08-31 | Sandisk 3D Llc | Method for fabricating self-aligned complementary pillar structures and wiring |
CN101593688B (zh) * | 2008-05-26 | 2011-08-24 | 中芯国际集成电路制造(北京)有限公司 | 半导体制造方法及半导体掩模结构 |
US8148051B2 (en) * | 2008-06-20 | 2012-04-03 | Macronix International Co., Ltd. | Method and system for manufacturing openings on semiconductor devices |
JP2010199347A (ja) * | 2009-02-26 | 2010-09-09 | Canon Inc | 露光方法及びデバイス製造方法 |
US8026178B2 (en) | 2010-01-12 | 2011-09-27 | Sandisk 3D Llc | Patterning method for high density pillar structures |
US9054160B2 (en) | 2011-04-15 | 2015-06-09 | International Business Machines Corporation | Interconnect structure and method for fabricating on-chip interconnect structures by image reversal |
US8900988B2 (en) | 2011-04-15 | 2014-12-02 | International Business Machines Corporation | Method for forming self-aligned airgap interconnect structures |
US8890318B2 (en) | 2011-04-15 | 2014-11-18 | International Business Machines Corporation | Middle of line structures |
US8822137B2 (en) | 2011-08-03 | 2014-09-02 | International Business Machines Corporation | Self-aligned fine pitch permanent on-chip interconnect structures and method of fabrication |
US20130062732A1 (en) | 2011-09-08 | 2013-03-14 | International Business Machines Corporation | Interconnect structures with functional components and methods for fabrication |
US9087753B2 (en) | 2012-05-10 | 2015-07-21 | International Business Machines Corporation | Printed transistor and fabrication method |
KR102059408B1 (ko) * | 2012-06-29 | 2020-02-11 | 씨알 디벨로프먼트 에이비 | 조직 마이크로모세관 네트워크에서 물의 상대적인 양의 정량화 |
KR102186928B1 (ko) | 2014-07-18 | 2020-12-04 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 |
JP6655996B2 (ja) | 2016-01-19 | 2020-03-04 | 東京エレクトロン株式会社 | 基板温調装置及び基板処理装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5591672A (en) * | 1995-10-27 | 1997-01-07 | Vanguard International Semiconductor Corporation | Annealing of titanium - titanium nitride in contact hole |
US6384001B2 (en) * | 1997-03-03 | 2002-05-07 | Micron Technology, Inc. | Dilute cleaning composition |
JP2000058506A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP4308407B2 (ja) * | 2000-04-26 | 2009-08-05 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2002057084A (ja) | 2000-08-09 | 2002-02-22 | Sony Corp | 半導体装置の製造方法および露光用マスク |
JP3848070B2 (ja) * | 2000-09-27 | 2006-11-22 | 株式会社東芝 | パターン形成方法 |
US6486058B1 (en) * | 2000-10-04 | 2002-11-26 | Integrated Device Technology, Inc. | Method of forming a photoresist pattern using WASOOM |
US6518175B1 (en) * | 2001-01-29 | 2003-02-11 | Advanced Micro Devices, Inc. | Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits |
TW516098B (en) * | 2001-12-20 | 2003-01-01 | Nanya Technology Corp | Light source generation apparatus and exposure method of contact hole |
JP4302065B2 (ja) * | 2005-01-31 | 2009-07-22 | 株式会社東芝 | パターン形成方法 |
-
2003
- 2003-10-15 JP JP2003355084A patent/JP3774713B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-13 US US10/962,660 patent/US7361454B2/en not_active Expired - Fee Related
- 2004-10-14 CN CNB2004100837506A patent/CN1321440C/zh not_active Expired - Fee Related
- 2004-10-15 TW TW093131446A patent/TWI251883B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20050170294A1 (en) | 2005-08-04 |
CN1607649A (zh) | 2005-04-20 |
US7361454B2 (en) | 2008-04-22 |
TW200527548A (en) | 2005-08-16 |
CN1321440C (zh) | 2007-06-13 |
JP2005123312A (ja) | 2005-05-12 |
TWI251883B (en) | 2006-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3774713B2 (ja) | コンタクトホールの形成方法 | |
US7527918B2 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
US20060073425A1 (en) | Pattern designing method, photomask manufacturing method, resist pattern forming method and semiconductor device manufacturing method | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
JP2001326153A (ja) | レジストパターンの形成方法 | |
JP4512979B2 (ja) | 半導体装置の製造方法 | |
US20010008809A1 (en) | Method of making resist pattern | |
KR100510448B1 (ko) | 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법 | |
JP2000056476A (ja) | レジストパターン形成方法 | |
JP2002237440A (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
US20030117605A1 (en) | Apparatus and method for contact hole exposure | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
KR100742090B1 (ko) | 포토레지스트 패턴의 제조방법 | |
JP2005251796A (ja) | 半導体装置の製造方法 | |
JP2000182940A (ja) | レジストパターン形成方法 | |
KR19990066582A (ko) | Peb 시간 조절에 의한 미세패턴 형성방법 | |
JPH0499016A (ja) | 半導体装置の製造方法 | |
JPS63133628A (ja) | ポジ型フオトレジストの処理方法 | |
JP2005236140A (ja) | レジストパターン形成方法 | |
JPH03231419A (ja) | レジストパターンの露光方法 | |
JP2005285915A (ja) | ウエハのパターン形成方法 | |
JPH01107528A (ja) | パターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |