JPH0499016A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0499016A JPH0499016A JP2207753A JP20775390A JPH0499016A JP H0499016 A JPH0499016 A JP H0499016A JP 2207753 A JP2207753 A JP 2207753A JP 20775390 A JP20775390 A JP 20775390A JP H0499016 A JPH0499016 A JP H0499016A
- Authority
- JP
- Japan
- Prior art keywords
- difference
- exposure
- substrate
- resist
- focus position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000006552 photochemical reaction Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装ｉ１！ｌｉ造のフォト工程において
、ホールパターンを形成する方法に関する。
、ホールパターンを形成する方法に関する。
［従来の技術］
半導体装置製造のフォト工程は、一般的な方法としてシ
リコンやガリュウムヒ素などを代表とする半導体からな
る基板にフォトポリマーなどからなる感光材を塗布し、
前記感光材の特に光反応の著しい波長域の光を用いて前
記基板を露光をする。広く用いられているポジレジスト
の場合、光が照射された部分が光化学反応によりアルカ
リ系の現像液に溶は易い物質に変化する。この光化学反
応を利用し、現像することにより半導体装置製造に必要
なパターンを形成している。
リコンやガリュウムヒ素などを代表とする半導体からな
る基板にフォトポリマーなどからなる感光材を塗布し、
前記感光材の特に光反応の著しい波長域の光を用いて前
記基板を露光をする。広く用いられているポジレジスト
の場合、光が照射された部分が光化学反応によりアルカ
リ系の現像液に溶は易い物質に変化する。この光化学反
応を利用し、現像することにより半導体装置製造に必要
なパターンを形成している。
第３図は、ポリシリコンによって形成された段差（３３
）のある半導体基板（３２）上にポジレジスト（３１）
を塗布したものを示した図である。従来技術での下層の
配線または、電極などと導通させるためのホールをエツ
チングするためのレジストパターンの形成方法は、段差
上部（３５）と段差下部（３４）を同時に露光すること
により所望のレジストパターンを得ていた。この場合、
縮小露光装置の焦点位置は、通常段差上部（３５）また
は段差下部（３４）にあわせるため、他方は、適切な焦
点位置ではない。
）のある半導体基板（３２）上にポジレジスト（３１）
を塗布したものを示した図である。従来技術での下層の
配線または、電極などと導通させるためのホールをエツ
チングするためのレジストパターンの形成方法は、段差
上部（３５）と段差下部（３４）を同時に露光すること
により所望のレジストパターンを得ていた。この場合、
縮小露光装置の焦点位置は、通常段差上部（３５）また
は段差下部（３４）にあわせるため、他方は、適切な焦
点位置ではない。
Ｃ発明が解決しようとする課題］
しかし、従来技術では以下のような問題がある。
現在、半導体製造のプロセスルールは、年々微細化が進
み、そのルールは厳しくなっている。その際、縮小露光
装置の焦点深度の余裕がなくなり、半導体装置製造の工
程が進むにつれ基板上の段差が大きくなるので、前記段
差がレジストや縮小露光装置の焦点深度の余裕を超える
と基板上に形成する寸法が制御できる限界を超えてしま
う。第４図は、現在特に微細化が要求される工程で使用
される高解像度レジストの焦点位置と寸法の変動の様子
を示した図である。この図からも解るように高解像度レ
ジストの場合、最適焦点位置から焦点位置がずれると寸
法は、マスク寸法に対して小さくなってしまう。また、
第３図において、段差（３３）を０．５μｍ、１．０μ
ｍ、 １． ５μｍ、 ２． ０μｍ、 ２．
５μｍの５段階のサンプルを作成し、レジスト膜厚を２
．４μｍに統一して従来技術を用いて露光した場合、０
． ８μｍのホールパターンは、第２図のように段差上
部と段差下部では、段差が大きくなるにつれ、０．８μ
ｍのホールパターンの寸法は大きく異なってくる。以上
のことより、半導体基板上で最適焦点距離からずれる大
きな原因の一つである段差を考えると前記段差の上部と
下部のレジスト寸法が大きく異なるという問題を有する
。
み、そのルールは厳しくなっている。その際、縮小露光
装置の焦点深度の余裕がなくなり、半導体装置製造の工
程が進むにつれ基板上の段差が大きくなるので、前記段
差がレジストや縮小露光装置の焦点深度の余裕を超える
と基板上に形成する寸法が制御できる限界を超えてしま
う。第４図は、現在特に微細化が要求される工程で使用
される高解像度レジストの焦点位置と寸法の変動の様子
を示した図である。この図からも解るように高解像度レ
ジストの場合、最適焦点位置から焦点位置がずれると寸
法は、マスク寸法に対して小さくなってしまう。また、
第３図において、段差（３３）を０．５μｍ、１．０μ
ｍ、 １． ５μｍ、 ２． ０μｍ、 ２．
５μｍの５段階のサンプルを作成し、レジスト膜厚を２
．４μｍに統一して従来技術を用いて露光した場合、０
． ８μｍのホールパターンは、第２図のように段差上
部と段差下部では、段差が大きくなるにつれ、０．８μ
ｍのホールパターンの寸法は大きく異なってくる。以上
のことより、半導体基板上で最適焦点距離からずれる大
きな原因の一つである段差を考えると前記段差の上部と
下部のレジスト寸法が大きく異なるという問題を有する
。
そこで、本発明は、このような問題を解決するもので、
その目的とするところは、基板上の段差において、前記
段差の上部と下部のレジスト寸法を同等にする半導体装
置の製造方法を提供するところにある。
その目的とするところは、基板上の段差において、前記
段差の上部と下部のレジスト寸法を同等にする半導体装
置の製造方法を提供するところにある。
［課題を解決するための手段］
段差を有する半導体基板上に塗布されたレジストを露光
、現像することにより、前記基板の段差上部及び下部に
そｔぞれ所望のホールパターンを形成する際に、投影露
光時の前記基板に対する焦点位置を前記段差上部と下部
とで変えて露光することを特徴とする。
、現像することにより、前記基板の段差上部及び下部に
そｔぞれ所望のホールパターンを形成する際に、投影露
光時の前記基板に対する焦点位置を前記段差上部と下部
とで変えて露光することを特徴とする。
［実施例］
第３図の従来技術を説明する図において、ポリシリコン
によって形成された段差（３３）を本実施例では、０．
５μｍ、 １． ０μｍ１１．５μｍ、２．０μｍ、
２． ５μｍの５段階のサンプルを作成し、レジス
ト膜厚を２゜４μｍに統一して、前記５段階のサンプル
を本発明の半導体装置の製造方法を用いて０゜８μｍの
ホールパターンを形成したとき、先に説明した第３図の
段差上部（３５）と下部（３４）のホール径寸法の変化
を第１図に示した。
によって形成された段差（３３）を本実施例では、０．
５μｍ、 １． ０μｍ１１．５μｍ、２．０μｍ、
２． ５μｍの５段階のサンプルを作成し、レジス
ト膜厚を２゜４μｍに統一して、前記５段階のサンプル
を本発明の半導体装置の製造方法を用いて０゜８μｍの
ホールパターンを形成したとき、先に説明した第３図の
段差上部（３５）と下部（３４）のホール径寸法の変化
を第１図に示した。
本実施例においては、第３図において、まず半導体基板
上の段差上部（３５）用のマスクを用いて縮小露光装置
（以下、ステッパーとする。）により、段差上部（３５
）に焦点位置を合わせ、アライメント、露光した後、再
び段差下部（３４）用のマスク・を用いてスッテバーに
より、段差下部（３４ンに焦点位置を合わせ、アライメ
ント、露光した。更にその後、現像することにより段差
上部（３５）と段差下部（３４）に所望のホールパター
ンを形成した。本実施例の場合、前記５段階のサンプル
の段差を予め、接触膜差計によって測定し、その値をス
テッパーのフォーカスオフセットとして入力して焦点位
置を前記段差下部（３４）に合わせた。
上の段差上部（３５）用のマスクを用いて縮小露光装置
（以下、ステッパーとする。）により、段差上部（３５
）に焦点位置を合わせ、アライメント、露光した後、再
び段差下部（３４）用のマスク・を用いてスッテバーに
より、段差下部（３４ンに焦点位置を合わせ、アライメ
ント、露光した。更にその後、現像することにより段差
上部（３５）と段差下部（３４）に所望のホールパター
ンを形成した。本実施例の場合、前記５段階のサンプル
の段差を予め、接触膜差計によって測定し、その値をス
テッパーのフォーカスオフセットとして入力して焦点位
置を前記段差下部（３４）に合わせた。
第２図のように従来技術によって露光、現像したサンプ
ルは、第３図における段差上部（３５）の寸法は、はぼ
０． ８μｍのホー、ルパターンを形成しているのに対
して、段差下部（３４）では、段差（３３）が大きくな
るにつれて、本来０．８μｍでなければならないホール
パターンの寸法が徐々に小さくなっているのがわかる。
ルは、第３図における段差上部（３５）の寸法は、はぼ
０． ８μｍのホー、ルパターンを形成しているのに対
して、段差下部（３４）では、段差（３３）が大きくな
るにつれて、本来０．８μｍでなければならないホール
パターンの寸法が徐々に小さくなっているのがわかる。
半導体装置の製造において、第２図のみから判断すると
第３図における段差（３３）が１．５μｍ以上になると
段差上部（３５）と段差下部（３４）のホール寸法差が
半導体装置の製造に支障をきたす。
第３図における段差（３３）が１．５μｍ以上になると
段差上部（３５）と段差下部（３４）のホール寸法差が
半導体装置の製造に支障をきたす。
これに対して、本発明の半導体装置の製造方法を用いた
場合、第１図のように第３図における段差（３３）が大
きくなっても段差上部（３５）と段差下部（３４）のホ
ール寸法の寸法差は比較的少なく、例え段差（３３ンが
２．５μｍあったとしてもレジストのホール形成につい
ては半導体装置の製造に支障はない。つまり、従来技術
の場合、ステッパーでの露光時、前記段差上部（３５）
に焦点位置を合わせるために前記段差下部（３４）にお
いては、前記段差（３３）がそのままデフォーカス量と
なり前記段差下部（３４）のホール形状に悪影響を及ぼ
す。これに対して、本実施例では、前記段差上部（３５
）と前記段差下部（３４）で各々最適な焦点位置で露光
できるため、前記段差上部（３５ンと前記段差下部（３
４）でホール寸法の差が少ない。
場合、第１図のように第３図における段差（３３）が大
きくなっても段差上部（３５）と段差下部（３４）のホ
ール寸法の寸法差は比較的少なく、例え段差（３３ンが
２．５μｍあったとしてもレジストのホール形成につい
ては半導体装置の製造に支障はない。つまり、従来技術
の場合、ステッパーでの露光時、前記段差上部（３５）
に焦点位置を合わせるために前記段差下部（３４）にお
いては、前記段差（３３）がそのままデフォーカス量と
なり前記段差下部（３４）のホール形状に悪影響を及ぼ
す。これに対して、本実施例では、前記段差上部（３５
）と前記段差下部（３４）で各々最適な焦点位置で露光
できるため、前記段差上部（３５ンと前記段差下部（３
４）でホール寸法の差が少ない。
第１図において、第３図における段差上部（３５）と段
差下部（３４）の寸法差は、レジストの膜厚の違いによ
るもので第２図と比較するとデフォーカスによる寸法変
動はほとんど抑えられている。
差下部（３４）の寸法差は、レジストの膜厚の違いによ
るもので第２図と比較するとデフォーカスによる寸法変
動はほとんど抑えられている。
以上、本発明の一実施例を述べたがこの他にも、
（１）ＥＢＢ光の直接描画において、描画情報に段差上
部と段差下部の焦点位置を変えるパラメターを加えるこ
とにより、段差上部と段差下部で描画の隙に焦点位置を
変化させる。
部と段差下部の焦点位置を変えるパラメターを加えるこ
とにより、段差上部と段差下部で描画の隙に焦点位置を
変化させる。
（２）段差の高さが３段階以上の場合、前記段差に各々
焦点位置を合わせる。
焦点位置を合わせる。
などについても、本発明の実施例と同様な利点が得られ
る事はいうまでもない。
る事はいうまでもない。
［発明の効果］
段差を有する半導体基板上に塗布されたレジストを露光
、現像することにより、前記基板の段差上部及び下部に
それぞれ所望のホールパターンを形成する際に、投影露
光時の前記基板に対する焦点位置を前記段差・上部と下
部で変えて露光することにより、半導体装置製造工程に
おいて、基板上の段差が大きくなり、レジストや縮小露
光装置の寸法を制御できる焦点深度の限界を超えた場合
も段差の上部と下部の各々の最適な焦点位置で露光でき
るために段差の上部と下部の寸法変動をなくすことがで
きるという効果を有するものである。
、現像することにより、前記基板の段差上部及び下部に
それぞれ所望のホールパターンを形成する際に、投影露
光時の前記基板に対する焦点位置を前記段差・上部と下
部で変えて露光することにより、半導体装置製造工程に
おいて、基板上の段差が大きくなり、レジストや縮小露
光装置の寸法を制御できる焦点深度の限界を超えた場合
も段差の上部と下部の各々の最適な焦点位置で露光でき
るために段差の上部と下部の寸法変動をなくすことがで
きるという効果を有するものである。
第２図は、従来技術を用いてホールのレジストパターン
を形成した際の段差の大きさと段差上部と下部の寸法の
関係を示した図である。
を形成した際の段差の大きさと段差上部と下部の寸法の
関係を示した図である。
第３図は、従来技術の露光方法を説明する図である。
第４図は、高解偉度ポジレジストのデフォーカス量と寸
法を示す図である。
法を示す図である。
・ポジレジスト
・半導体基板
・段差
・段差下部
・段差上部
第１図は１本発明の半導体装置の製造方法を用いてホー
ルのレジストパターンを形成した際の段差の大きさと段
差上部と下部の寸法の関係を示した図である。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理土鈴木喜三部 他１名 ０．５ １．０ １．５ ２．０ ２．５ 段差（μｍ） 第 図 第 図 ０．５ １．０ １゜５ ２．０ ２．５ 段差（μｍ） 第 図 第 図
ルのレジストパターンを形成した際の段差の大きさと段
差上部と下部の寸法の関係を示した図である。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理土鈴木喜三部 他１名 ０．５ １．０ １．５ ２．０ ２．５ 段差（μｍ） 第 図 第 図 ０．５ １．０ １゜５ ２．０ ２．５ 段差（μｍ） 第 図 第 図
Claims (1)
- 【特許請求の範囲】 段差を有する半導体基板上に塗布されたレ ジストを露光、現像することにより、前記基板の段差上
部及び下部にそれぞれ所望のホールパターンを形成する
際に、投影露光時の前記基板に対する焦点位置を前記段
差上部と下部で変えて露光することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2207753A JPH0499016A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2207753A JPH0499016A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499016A true JPH0499016A (ja) | 1992-03-31 |
Family
ID=16544975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2207753A Pending JPH0499016A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012114279A (ja) * | 2010-11-25 | 2012-06-14 | Nikon Corp | 合焦装置、露光装置、及びデバイス製造方法 |
-
1990
- 1990-08-06 JP JP2207753A patent/JPH0499016A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012114279A (ja) * | 2010-11-25 | 2012-06-14 | Nikon Corp | 合焦装置、露光装置、及びデバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741625A (en) | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JP3774713B2 (ja) | コンタクトホールの形成方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH0446346A (ja) | 半導体装置の製造方法 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| JPH0499016A (ja) | 半導体装置の製造方法 | |
| JPH08227850A (ja) | 導電性微細パターンの形成方法 | |
| JP5966808B2 (ja) | 半導体装置の製造方法 | |
| KR0126878B1 (ko) | 크롬마스크를 이용한 하프-톤 마스크 제작방법 | |
| JPH04194939A (ja) | マスク形成方法およびパターン形成方法 | |
| JPH0562894A (ja) | 微細パターン形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| KR20050066895A (ko) | 미세 콘택홀 형성 방법 | |
| KR0125294B1 (ko) | 반도체 장치의 콘택홀 제조장치 | |
| JPH0462166B2 (ja) | ||
| JPH03147315A (ja) | パターン形成方法 | |
| JPS61121436A (ja) | レジスト現像方法 | |
| JPS5825234A (ja) | レジストパタ−ンの形成方法 | |
| KR20060053065A (ko) | 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JPH07106238A (ja) | 半導体装置の製造方法 | |
| KR970013064A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH04367216A (ja) | レジストパターンの形成方法 |