JPS61121436A - レジスト現像方法 - Google Patents

レジスト現像方法

Info

Publication number
JPS61121436A
JPS61121436A JP24382684A JP24382684A JPS61121436A JP S61121436 A JPS61121436 A JP S61121436A JP 24382684 A JP24382684 A JP 24382684A JP 24382684 A JP24382684 A JP 24382684A JP S61121436 A JPS61121436 A JP S61121436A
Authority
JP
Japan
Prior art keywords
developing
resist
approximately
developing solution
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24382684A
Other languages
English (en)
Other versions
JPH0721640B2 (ja
Inventor
Takaaki Momose
百瀬 孝昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59243826A priority Critical patent/JPH0721640B2/ja
Publication of JPS61121436A publication Critical patent/JPS61121436A/ja
Publication of JPH0721640B2 publication Critical patent/JPH0721640B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば半導体装置製造のウェーハプロセスな
どにおいて、試料に塗布し露光されたレジス日臭を現像
するレジスト現像方法に関す。
半導体装置製造におけろウェーハプロセスでエツチング
やイオン注入を行う際それがウェーハの局所的な部分に
限定される場合、ウェーハ上に塗布して形成されたレジ
スト膜に、露光、現像を行ってパターン形成し、これを
マスクにすることが多い。
半導体装置が高集積化されるに伴い、上記マスクのパタ
ーンは微細化するので、これに対処するため露光技術の
みならず現像技術においても改善が望まれる。
〔従来の技術〕
レジストにはポジレジストとネガレジストがあるが、解
像度の優れたポジレジストが一般に多く使用されている
ポジレジストに対する現像液には、コリン系のものとア
ンモニアハイドロオキサイド系のものなどがある。
第2図および第3図(alは、それぞれコリン系および
アンモニアハイドロオキサイド系現像液の現像特性を説
明する側断面図である。
これらの図において、1は半導体ウェーハなどの試料、
2はその上にポジレジストを塗布して形成したレジスト
膜、3はレジストM’A2に対する露光領域、4 (右
上がり斜線部)は露光によりレジスト膜2が現像液に対
して易溶性化する易溶部、5はレジスト膜2の易溶性化
せずに残った難溶部、6および16(右下がり斜線部)
はそれぞれ現像の際に除去される除去領域、7および1
7はそれぞれ現像によって形成されるレジストマスク、
8および18はそれぞれレジストマスク7および17を
マスクにしてエツチングした場合のエツチング領域であ
る。そして、易溶部4の平面寸法は、通常露光領域3に
一致している。
第2図図示の場合は、コリン系現像液の特性から、易溶
部4が熔解除去される間に除去領域6が示すようにlf
溶皿部5多く溶解除去され、レジストマスク7の側面は
、図示のように試料lの表面に対して傾斜した形状にな
る。このため、レジストマスク7をマスクにしてエツチ
ングした場合、エツチング領域8の平面寸法は露光領域
3より大きくなり、その差寸法aはおよそ0.2μmに
も及び、微細化パターンの形成には対処困難になる問題
がある。
アンモニアハイドロオキサイド系現像液は、この不都合
を解決するものとして出現したもので、その特性を第2
図に対応させて示したのが第3図(alである。
この場合は、N熔部5の溶解除去される領域は、除去領
域16が示すようにコリン系現像液の場合より少な(、
レジストマスク17の側面は、図示のように試料1の表
面に対して略垂直に近くなる。このため、エツチング領
域18の平面寸法が露光領域3より大きくなる差寸法す
はコリン系現像液の場合の差寸法aより小さく、およそ
0.1μm以内に収まる。
しかしながら、レジストマスク17をマスクにした場合
、エツチング領域18のパターンが異常に乱れることが
あることを本願の発明者は経験した。
この現象は、直接製造不良に繋がる問題である。
これは、第3図(b)に示・すように、レジストマスク
17の表皮部分9の一部が剥がれ移動してエツチング領
域が18aのように部分的に小さくなるためと考えられ
る。そして、この表皮部分9は、第3図(a)における
現像前のレジスト膜2の表層部9aが何等かの理由で変
質し剥がれ易くなっていて、現像の際の難溶部5の表面
の除去がゴいため、レジストマスク17に表層部9aの
一部が残って表皮部分9になるものと考えられる。
コリン系現像液で現像した場合にこのような現象が現れ
ないのは、第2図で説明したように難溶部5の表面の除
去が厚いため、レジスト膜2の剥がれ易い表層部9aが
現像で除去されているためと考えられる。
なお、コリン系およびアンモニアハイドロオキサイド系
現像液の現像特性には、共に温度依存性があり、上記説
明は温度に対して変動が少なく安定している温度領域に
関するものである。そして、現像作業は、当然のことな
がらこの安定領域の温度で行うのが望ましい。
〔発明が解決しようとする問題点〕
以上の説明から問題点は次のように整理することが出来
る。
■ エツチング領域の露光領域より大きくなる差寸法が
大きくなるとパターンの微細化に対して対処困ズ1にな
る。
■ レジストマスクの表皮部の剥がれが生ずると直接製
造不良に繋がる。
■ 現像作業は現像特性の安定領域温度で行うのが望ま
しい。
〔問題点を解決するための手段〕
上記問題点は、現像特性の異なるレジスト現像液で順次
現像処理する本発明のレジスト現像方法によって解決さ
れる。
本発明によれば、前記現像処理は前記現像液の安定領域
温度で行うのが望ましい。
〔作用〕
レジスト現像液には、先に説明したコリン系やアンモニ
アハイドロオキサイド系現像液の如(、温度による変動
の少ない安定領域温度で現像した際の現像特性としてレ
ジスト膜の難溶部を溶解する度合に大小のものがある。
従って、この特性の異なる現像液による現像を組み合わ
せることにより、難溶部の上面と側面との熔解量の関係
を成る範囲で制御することが可能である。然も、この制
御は、安定領域温度で作ヱされるため安定して行うこと
が出来る。
例えば、先に説明したアンモニアハイドロオキサイド系
現像液での現像により形成したレジストマスクは、露光
領域に対するエツチング領域の平面寸法がコリン系現像
液を使用した場合より望ましい状態であった。この場合
の問題は前述の剥がれ易い表皮部分の存在のみである。
従って、このレジストマスクから該表皮部分を除去すれ
ば望ましいレジストマスクが得られる。
この除去は、例えばコリン系現像液の特性、即ちレジス
ト膜の難溶部をより多く溶解する特性を利用することに
より可能である。この場合、難溶部の側面も熔解するが
、上記表皮部分の厚さが薄いので側面溶解の量は問題に
なる大きさにはならない。
かくして、例えば、エツチング領域の露光領域より大き
くなる差寸法が小さく、然も表皮部分の剥がれのない所
望のレジストマスクを安定して得ることが可能社−なり
、延いては、例えば半導体装置製造のウェーハプロセス
におけるパターンの微細化に安定して対処することが可
能になる。
〔実施例〕
以下本発明によるレジスト現像方法の一実施例の現像特
性を側断面図で示した第1図により説明する。企図を通
じ同一符号は同一対象物を示す。
第1図は第2図および第3図(alに対応させた図で、
第1図図示の方法は、ポジレジストからなるレジスト膜
2の現像に、アンモニアハイドロオキサイド系現像液に
よる現像とコリン系現@液による現像とを組み合わせた
ものである。
即ち、厚さ約1.2μmのレジスト膜1の易溶部4を溶
解するのに、安定領域温度でそれぞれ約2分を要するア
ンモニアハイドロオキサイド系現像液とコリン系現像液
とを使用し、安定領域温度の範囲内の約30℃で、アン
モニアハイドロオキサイド系現像液による現像を約1.
5分行い、その後水洗してコリン系現像液による現像を
約0.5分行うものである。
その結果は、除去領域26が示すように、レジスト膜2
の剥がれ易い表層部9aは完全に溶解除去され、然も難
溶部5の側面の溶解除去領域で試料1に対して太き(斜
めになるのはレジストマスク27の上面の縁部分のみと
なり、レジストマスク27の側面の試料1側からの大部
分は、アンモニアハイドロオキサイド系現像液のみで現
像した場合と同様に略垂直に近くなっている。
そして、このレジストマスク27をマスクにしてエツチ
ングした際のエツチング領域2日の露光領域3より大き
くなる差寸法Cは、およそ0.1μm程度で第3図(a
1図示の場合に略近い。
然も、このエツチングに際しては、第3図(b)で示し
たような表皮部分9の剥がれ現象は発生することがない
ちなみに、本願の発明者の調査によれば、レジスト膜2
の剥がれ易い表層部9aの厚さは約0.1μmであり、
除去領域26における難溶部5の上面部分の厚さは約0
.2μmである。
〔発明の効果〕
以上説明したように、本発明の構成によれば、例えば、
エツチング領域の露光領域より大きくなる差寸法が小さ
く、然も表皮部分の剥がれのない所望のレジストマスク
を安定して得ることが可能になり、延いては、例えば半
導体装置製造のウェーハプロセスにおけるパターンの微
細化に安定して対処することを可能にさせる効果がある
【図面の簡単な説明】
図面において、 第1図は本発明によるレジスト現像方法の一実施例の現
像特性を説明する側断面図、 第2図は従来の現像方法の一つであるコリン系現像液に
よる現像の際の現像特性を説明する側断面図、 第3図(alは従来の現像方法の一つであるアンモニア
ハイドロオキサイド系現像ン皮による現像の際の現像特
性を説明する側断面図、第3図(blはその方法の問題
点を説明する側断面図である。 また、図中において、 1は試料、       2はレジスト膜、3は露光領
域、     4ば易溶部、5は難溶部、      
6.16.26は除去領域、7.17.27は    
 8.18.28はレジストマスク、     エツチ
ング領域、9は表皮部分、    9aは表層部、a、
b、cは差寸法、 をそれぞれ示す。

Claims (2)

    【特許請求の範囲】
  1. (1)現像特性の異なるレジスト現像液で順次現像処理
    することを特徴とするレジスト現像方法。
  2. (2)前記現像処理は前記現像液の安定領域温度で行う
    ことを特徴とする特許請求の範囲第1項記載のレジスト
    現像方法。
JP59243826A 1984-11-19 1984-11-19 レジスト現像方法 Expired - Lifetime JPH0721640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59243826A JPH0721640B2 (ja) 1984-11-19 1984-11-19 レジスト現像方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59243826A JPH0721640B2 (ja) 1984-11-19 1984-11-19 レジスト現像方法

Publications (2)

Publication Number Publication Date
JPS61121436A true JPS61121436A (ja) 1986-06-09
JPH0721640B2 JPH0721640B2 (ja) 1995-03-08

Family

ID=17109502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59243826A Expired - Lifetime JPH0721640B2 (ja) 1984-11-19 1984-11-19 レジスト現像方法

Country Status (1)

Country Link
JP (1) JPH0721640B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452644A (ja) * 1990-06-21 1992-02-20 Nec Corp 多層レジストパターン形成方法
JPH06349724A (ja) * 1993-06-08 1994-12-22 Nec Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159634A (en) * 1974-09-16 1976-05-24 Rca Corp Denshibiimukanjuseitaishokuhimakuno genzoho
JPS58214151A (ja) * 1982-06-07 1983-12-13 Hitachi Ltd 微細レジストパタ−ン形成の現像方法
JPS6197653A (ja) * 1984-10-17 1986-05-16 マイクロシィ・インコーポレーテッド 高コントラストのポジのホトレジストの現像法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5159634A (en) * 1974-09-16 1976-05-24 Rca Corp Denshibiimukanjuseitaishokuhimakuno genzoho
JPS58214151A (ja) * 1982-06-07 1983-12-13 Hitachi Ltd 微細レジストパタ−ン形成の現像方法
JPS6197653A (ja) * 1984-10-17 1986-05-16 マイクロシィ・インコーポレーテッド 高コントラストのポジのホトレジストの現像法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452644A (ja) * 1990-06-21 1992-02-20 Nec Corp 多層レジストパターン形成方法
JPH06349724A (ja) * 1993-06-08 1994-12-22 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0721640B2 (ja) 1995-03-08

Similar Documents

Publication Publication Date Title
JPH055174B2 (ja)
EP0072933B1 (en) Method for photolithographic pattern generation in a photoresist layer
US3986876A (en) Method for making a mask having a sloped relief
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPS61121436A (ja) レジスト現像方法
JPH0364758A (ja) フォトレジスト剥離方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
US3951659A (en) Method for resist coating of a glass substrate
JPH06110214A (ja) レジストパターンの形成方法
JP4267298B2 (ja) 半導体素子の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JP2544478B2 (ja) ウエットエッチング方法
KR940007064B1 (ko) 미세패턴 형성방법
JPS60106132A (ja) パタ−ン形成方法
JPS6335010B2 (ja)
JPH0499016A (ja) 半導体装置の製造方法
JPH04115523A (ja) レジスト膜の平坦化方法
JPH01239928A (ja) パターン形成方法
JPS5854631A (ja) 半導体装置の製造方法
JPH02183517A (ja) 微細パターン形成方法
JPH01253918A (ja) 半導体装置の製造方法
JPH02213121A (ja) フォトマスク及びフォトレジストの感光方法と、半導体装置の製造方法
JPH0281048A (ja) パターン形成方法及びその材料
JPS6315249A (ja) 光学マスクの製造方法
JPH0416009B2 (ja)