JP5966808B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5966808B2
JP5966808B2 JP2012208547A JP2012208547A JP5966808B2 JP 5966808 B2 JP5966808 B2 JP 5966808B2 JP 2012208547 A JP2012208547 A JP 2012208547A JP 2012208547 A JP2012208547 A JP 2012208547A JP 5966808 B2 JP5966808 B2 JP 5966808B2
Authority
JP
Japan
Prior art keywords
resist
resist layer
exposure
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012208547A
Other languages
English (en)
Other versions
JP2014063901A (ja
Inventor
政史 南
政史 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012208547A priority Critical patent/JP5966808B2/ja
Publication of JP2014063901A publication Critical patent/JP2014063901A/ja
Application granted granted Critical
Publication of JP5966808B2 publication Critical patent/JP5966808B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、フォトリソグラフィ技術を用いたフォトレジストのパターニングを行う半導体装置の製造方法に関するものである。
従来、例えば、下記の特許文献1(特開平4−99016号公報)に開示されているように、段差を備えた半導体ウェハ上にレジストパターンを形成する技術について改善された半導体装置の製造方法が知られている。以下、間便のためフォトレジストを単にレジストと称することがある。フォトリソグラフィにおいて投影光学系を用いるパターニングを行う際には、その投影光学系の焦点を適切に調節する必要がある。焦点深度とは、光学系の焦点をずらしたときに焦点の前後で十分な解像力が得られる範囲を意味している。焦点深度を超えない程度の高さの凹凸(段差)を有する半導体ウェハに対しては、その段差の高い面と低い面とに対して、共通の工程でフォトリソグラフィによるレジストパターニングが可能である。
しかし半導体ウェハの凹凸の高さが焦点深度の有効範囲を大きく超える場合には、凹部表面(段差の低い側の面)と凸部表面(段差の高い側の面)に対して共通に露光を行うことができない。すなわち、半導体ウェハの凹部に焦点を合わせた場合には、凸部でのパターンコントラストが不十分となる。逆に、半導体ウェハの凸部で焦点を合わせた場合には、凹部でのパターンコントラストが不十分となる。このように、段差の大きさによっては、正確なレジストパターニングが困難となる場合がある。
このように、凹凸を有する半導体ウェハにおいて、露光を行う投影光学系の焦点深度よりもその凹凸による段差が大きい場合では、一度の露光では所望のパターンが得られないか、もしくは正確に形成されないという問題がある。焦点深度を超える領域におけるパターンコントラストが、レジストをパターニングすることができるしきい値を下回ってしまうためである。
そこで、特許文献1では、段差の高い面上のレジストに対して第1の焦点位置で露光を行って、さらに、段差の低い面上のレジストに対して第2の焦点位置で露光を行うようにしている。これにより、段差による焦点位置ずれをカバーして、半導体ウェハの凹凸があっても十分なパターンコントラストが得られるようにレジストに対する露光を行うことができる。
特開平4−99016号公報 特開平4−107915号公報
しかしながら、特許文献1にかかる技術では、次のような問題があった。すなわち、特許文献1では、半導体ウェハの段差に対してレジストを塗布する際に、段差の凸部と凹部の両方にまたがってレジストが設けられることを前提としている。この場合、不可避的に、レジストがある程度の厚みを有することになる。そうすると、その厚いレジストに対してのパターニングは、深い開口を形成するもの、つまりアスペクト比が高いものとならざるを得ない。一般に、高アスペクト比のパターニングは微細なパターニングが困難であるため、高解像度のレジストパターンを形成することが難しい。従来の技術は、この点においていまだ改善の余地を有するものであった。
本発明は、上述のような課題を解決するためになされたもので、半導体ウェハ表面における段差の高い面と低い面の両方にレジストパターンを高解像度に形成することができる半導体装置の製造方法を提供することを目的とする。
本発明にかかる半導体装置の製造方法は、
第1の面および前記第1の面の隣に位置し前記第1の面よりも低い第2の面からなる段差を備えた半導体ウェハを準備する工程と、
前記第2の面に、表面の高さが前記第1の面の高さ以下となるように第1レジスト層を設ける工程と、
前記第1レジスト層を選択的に露光する第1露光工程と、
前記第1レジスト層を現像することにより前記第1露光工程で露光した部分を除去し、第1レジストパターンを形成する工程と、
前記第1レジストパターンを露光する第2露光工程と、
前記第2露光工程後に、前記第1の面および前記第1レジストパターンに重ねて、第2レジスト層を積層する工程と、
前記第2レジスト層のうちの前記第1の面上の一部と前記第2レジスト層のうち前記第1レジストパターン上に積み重なった部分とを露光する第3露光工程と、
前記第3露光工程後に、前記第1レジストパターンおよび前記第2レジスト層を現像することにより露光した部分を除去し、第2レジストパターンを形成する現像工程と、
を備えることを特徴とする。
本発明によれば、半導体ウェハ表面における段差の高い面(第1の面)と低い面(第2の面)の両方にレジストパターンを高解像度に形成することができる。段差の高い面(第1の面)と低い面(第2の面)にレジストパターンを用いた工程を共通して行うより、段差の高い面(第1の面)と低い面(第2の面)に一度で高解像度の微細構造を形成することができる。
本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。 本発明の実施の形態にかかる半導体装置の製造方法の製造フローを示すフローチャートである。
実施の形態.
以下、本発明の実施の形態を図1乃至図9を用いて説明する。図1〜図8は、本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。図9は、本発明の実施の形態にかかる半導体装置の製造方法の製造フローを示すフローチャートである。
本実施の形態にかかる製造方法では、先ず、半導体ウェハ2を準備する工程を行う(ステップS100)。このステップの工程は図示しないが、図1以降において図示する半導体ウェハ2を準備するものである。半導体ウェハ2は、第1の面2aおよび第2の面2bからなる段差を備えている。第2の面2bは、第1の面2aの隣に位置しており、第1の面2aよりも低い。段差の高さは、段差側面2cの高さである。この段差の高さは、以後の露光工程で用いる投影光学系(ステッパー)の有効焦点深度以上の高さである。以下、「半導体ウェハ2上における第1の面2aにかかる部分」を凸部2dとも称し、「半導体ウェハ2における第2の面2bにかかる部分」を凹部2eとも称す。
次に、図1および図2に示すように、第2の面2bに、表面の高さが第1の面2aの高さ以下となるようにポジ型フォトレジスト層1(第1レジスト層)を設ける工程を行う。本実施の形態では、この工程では、先ず、図1に示すように、半導体ウェハ2上にポジ型フォトレジスト層1を塗布する工程を行う(ステップS102)。レジスト塗布は、スピンコータを用いたスピンコート法で行うものとする。図1においては、半導体ウェハ2に、ポジ型フォトレジスト層1が積層されている。ポジ型フォトレジスト層1は、g線〜i線でのパターニングが可能なものが好ましい。高圧水銀灯g線(波長436nm)h線(波長405nm)i線(波長365nm)を意味している。これらは特に投影露光においては焦点深度が比較的大きいので、本実施の形態に用いるのに適しているからである。
次に、ポジ型フォトレジスト層1に対してプリベーク工程を実施する(ステップS104)。半導体ウェハ2にポジ型フォトレジスト層1を塗布し、90〜170℃でプリベークして、ポジ型フォトレジスト層1に含まれる溶媒を揮発させる。
次に、本実施の形態では、図2にあるように、半導体ウェハ2の凹部2eにのみポジ型フォトレジスト層1が残るまで、ポジ型フォトレジスト層1を溶解させるための液体に浸漬させる(ステップS106)。これにより、凹部2eにおけるポジ型フォトレジスト層1の膜厚を自由に設定することができる。
ここで用いる溶液はポジ型フォトレジスト層1を溶解させる液体と溶解させない液体の混合比で溶解速度を制御できるものが好ましい。これは加工対象となる半導体ウェハ2の段差やポジ型フォトレジスト層1の塗布時の膜厚によって溶解させる膜厚が異なるためである。特に酢酸ノルマルブチルをイソプロピルアルコールで希釈したものを使用することが好ましい。一般に使用されるポジ型レジストの溶解速度を制御する上での制御性に優れており、また入手および取り扱いが容易で、危険性も少ないからである。
ポジ型フォトレジスト層1を凹部2e底面にのみ残し、かつ凹部2eのレジスト膜厚を制御することが凹部2eのパターン寸法の制御性を保つのに重要である。このため、溶解速度はパターンの寸法制御を100nm/sec以下になるように溶液を希釈し調整する。なお溶解速度は10nm/sec〜50nm/secが好ましい。
次に、図3に示すように、ポジ型フォトレジスト層1を選択的に露光する第1露光工程を行う(ステップS108)。
図3においては、フォトマスク3は、1μm以上の幅のパターンを有するものである。感光済ポジ型フォトレジスト4は、ポジ型フォトレジスト層1が感光したものである。
次に、図4に示すように、ポジ型フォトレジスト層1を現像することにより第1露光工程で露光した部分を除去し、第1レジストパターン11を形成する工程を行う(ステップS110)。図3のようにフォトマスク3を用いて露光、さらに現像し、図4のような構造を得るのである。
次に、図5に示すように、第1レジストパターン11を露光する第2露光工程を行う(ステップS112)。このステップでは、図5のように、半導体ウェハ2全面を露光することで、第1レジストパターン11を露光する。ポジ型フォトレジスト層1を用いているから、この半導体ウェハ2全面の露光により、凹部2eに形成された第1レジストパターン11は現像液に溶解するようになる。
次に、図6に示すように、第2露光工程後に、第1の面2aに重ねて、および第1レジストパターン11にかぶせるように、ポジ型フォトレジスト層5(第2レジスト層)を積層する工程を行う(ステップS114)。図6においては、ポジ型フォトレジスト層5が塗布される。ポジ型フォトレジスト層5も、g線〜i線でのパターニングが可能なものがよい。また、ポジ型フォトレジスト層1とポジ型フォトレジスト層5は同じレジスト材料であることが好ましい。「レジスト材料が同じ」とは、材料、溶媒および感度が同一であることをいう。具体的には、同一の品名で、同一規格での調製品である。これにより、ステップS102とステップS114とにおいてレジスト塗布装置を共通化することができる。
さらにプリベーク工程を実施する(ステップS116)。ここでは、図6のようにポジ型フォトレジスト層5を塗布した後に、90〜120℃でプリベークする。特に120℃以上かつ3分以上の加熱を行うとレジスト同士の界面が混ざり合ってしまい、現像時に凹部2eのパターンが解像しなくなるため、好ましくない。そこで、溶媒が揮発しかつ混ざり合わない温度として90〜100℃、時間は3分未満が好ましい。温度範囲等の上限を超えると、先に形成した第1レジストパターン11が変形してしまい、パターンの形成が困難となるからである。
次に、図7に示すように、第3露光工程を行う(ステップS118)。第3露光工程では、「ポジ型フォトレジスト層5のうちの第1の面2a上の一部」と「ポジ型フォトレジスト層5のうち第1レジストパターン上に積み重なった部分」との両方に対して、同時に露光を行う。
図7において、フォトマスク6は、フォトマスク3の露光部と遮光部が反転した1μm以上のパターンを有するフォトマスクである。感光済ポジ型フォトレジスト7は、第3露光工程により、「ポジ型フォトレジスト層5のうち第1レジストパターン上に積み重なった部分」が感光したものである。
なお、フォトマスク3とフォトマスク6は露光部と遮光部が反転した関係になくてもよい。変形例として、フォトマスク3は凹部2eのみのパターンを有するフォトマスクとしてもよい。フォトマスク6は、凹部2eと凸部2dのパターンから構成されるフォトマスクとしてもよい。この場合には、2つのフォトマスクはパターンが反転した関係には当たらない。
次に、図8に示すように、第3露光工程後に、第1レジストパターンおよびポジ型フォトレジスト層5を現像することにより露光した部分を除去し、第2レジストパターン17aおよび第2レジストパターン17bを形成する現像工程を行う(ステップS120)。図7のようにフォトマスク6を用いて露光し、さらに現像することで、半導体ウェハ2の凹部2eにある焦点深度の有効範囲外のパターンも解像することとなり、図8のように、凹部2e、凸部2dにそれぞれパターン(第2レジストパターン17aおよび第2レジストパターン17b)を形成することができる。このときの現像液は、図4の構造を作る際に用いた現像液と同一のものを使用する。特にテトラメチルアンモニウムハイドロオキサイドを水で2〜3wt%程度に希釈したものが望ましい。ポジ型フォトレジストの現像に最も一般的に使われているものだからである。
その後、この第2レジストパターン17aおよび第2レジストパターン17bを用いて、エッチングを行ったり成膜を行ったりすることで、半導体ウェハ2上に微細構造を形成することができる。
以上説明した本実施の形態にかかる製造方法によれば、段差の高い面(第1の面)と低い面(第2の面)にレジストパターンを形成するときに、段差の低い面(第2の面)側のレジストパターンを高解像度に形成することができる。このレジストパターンを用いることで、段差の高い面(第1の面)と低い面(第2の面)に高解像度の微細構造を形成することができる。
本実施の形態にかかるポジ型フォトレジスト層1を設ける工程は、第2の面に第1レジスト層を塗布する塗布工程(ステップS102)および、この塗布工程の後にポジ型フォトレジスト層1の厚さを低減する薄膜化のための工程(ステップS106)とを含んでいる。しかしながら、本発明はこれに限られない。当初からポジ型フォトレジスト層1を段差側面2c以下の高さの厚みに塗布しても良い。塗布方法は、スピンコータを用いたスピンコート法でもよく、スプレーコータを用いたスプレー塗布法でもよい。
なお、本実施の形態にかかる半導体装置の製造方法の用途としては種々のものが考えられる。例えば、リッジ型半導体レーザのリッジ形成後における加工工程では、半導体ウェハにリッジによる凹凸があるので、本実施の形態を用いることができる。また、リッジ型半導体レーザの電極直下に位置すべき絶縁膜にたいして加工(開口を設けて電極とのコンタクトホールとするなど)を施す際にも、本実施の形態を用いることができる。
なお、凸部と凹部とにそれぞれパターンニングと加工を個別に行うという方法(特許文献2を参照)も考えられるが、この場合にはレジストパターニングと加工工程とを複数回繰り返さねばならない。その結果、ウェハ加工工程が複雑化してしまい、これに起因してパターンばらつきや加工精度の低下をも招くおそれがある。この点、本実施の形態によれば、露光工程を複数回繰り返して第2レジストパターン17aおよび第2レジストパターン17bを形成した後に、加工工程を行うことができるので、特許文献2のような加工精度低下の問題を回避できる。
1 ポジ型フォトレジスト層、2 半導体ウェハ、2a 第1の面、2b 第2の面、2c 段差側面、2d 凸部、2e 凹部、3 フォトマスク、4 感光済ポジ型フォトレジスト、5 ポジ型フォトレジスト、6 フォトマスク、7 感光済ポジ型フォトレジスト、11 第1レジストパターン、17a 第2レジストパターン、17b 第2レジストパターン

Claims (8)

  1. 第1の面および前記第1の面の隣に位置し前記第1の面よりも低い第2の面からなる段差を備えた半導体ウェハを準備する工程と、
    前記第2の面に、表面の高さが前記第1の面の高さ以下となるように第1レジスト層を設ける工程と、
    前記第1レジスト層を選択的に露光する第1露光工程と、
    前記第1レジスト層を現像することにより前記第1露光工程で露光した部分を除去し、第1レジストパターンを形成する工程と、
    前記第1レジストパターンを露光する第2露光工程と、
    前記第2露光工程後に、前記第1の面および前記第1レジストパターンに重ねて、第2レジスト層を積層する工程と、
    前記第2レジスト層のうちの前記第1の面上の一部と前記第2レジスト層のうち前記第1レジストパターン上に積み重なった部分とを露光する第3露光工程と、
    前記第3露光工程後に、前記第1レジストパターンおよび前記第2レジスト層を現像することにより露光した部分を除去し、第2レジストパターンを形成する現像工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記第1露光工程は、前記第2の面上に第1マスクパターンを有する第1フォトマスクを用いた露光を行うものであり、
    前記第3露光工程は、前記第1マスクパターンに対して前記第2の面上における露光位置および非露光位置が逆転した第2マスクパターンを有する第2フォトマスクを用いて前記第2の面上の前記第2レジスト層に対する露光を行うものであることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1レジスト層を設ける工程は、
    前記第2の面に前記第1レジスト層を塗布する塗布工程と、
    前記塗布工程の後に前記第1レジスト層の厚さを低減する薄膜化工程と、
    を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記薄膜化工程は、前記第1レジスト層を液体に浸漬させることにより前記塗布した前記第1レジスト層を薄くする工程を含み、
    前記液体は、酢酸ノルマルブチルをイソプロピルアルコールで希釈したものであることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記第1レジスト層のレジスト材料および前記第2レジスト層のレジスト材料は、材料、溶媒および感度が同一であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1レジスト層および前記第2レジスト層は、g線〜i線でのパターニングが可能なレジスト材料からなることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記第2レジスト層を積層した後に、90℃〜120℃でかつ3分未満の間プリベークを実施する工程を備えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記現像工程は、テトラメチルアンモニウムハイドロオキサイドを水で2wt%以上〜3wt%以下の濃度に希釈したものを現像液として用いることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
JP2012208547A 2012-09-21 2012-09-21 半導体装置の製造方法 Expired - Fee Related JP5966808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208547A JP5966808B2 (ja) 2012-09-21 2012-09-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208547A JP5966808B2 (ja) 2012-09-21 2012-09-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014063901A JP2014063901A (ja) 2014-04-10
JP5966808B2 true JP5966808B2 (ja) 2016-08-10

Family

ID=50618868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208547A Expired - Fee Related JP5966808B2 (ja) 2012-09-21 2012-09-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5966808B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102629208B1 (ko) 2016-09-22 2024-01-29 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62189734A (ja) * 1986-02-17 1987-08-19 Hitachi Ltd ホトレジスト被膜の埋込方法
JPH01239928A (ja) * 1988-03-22 1989-09-25 Seiko Epson Corp パターン形成方法
JPH06140297A (ja) * 1992-10-27 1994-05-20 Matsushita Electric Ind Co Ltd レジスト塗布方法
JPH0831717A (ja) * 1994-07-12 1996-02-02 Sumitomo Metal Ind Ltd レジストパターンの形成方法
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
JPH1064787A (ja) * 1996-08-21 1998-03-06 Hitachi Ltd パターン形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014063901A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
US8435728B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US8338086B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
JP2007053403A (ja) リソグラフ方法
US7662542B2 (en) Pattern forming method and semiconductor device manufacturing method
US20130045591A1 (en) Negative tone develop process with photoresist doping
US8257911B2 (en) Method of process optimization for dual tone development
KR100907898B1 (ko) 반도체 소자 제조 방법
JP7124959B2 (ja) 半導体装置の製造方法
JP5966808B2 (ja) 半導体装置の製造方法
US20100167213A1 (en) Semiconductor device manufacturing method
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
JP2009139695A (ja) 半導体装置の製造方法
US20100055624A1 (en) Method of patterning a substrate using dual tone development
US9176388B2 (en) Multi-line width pattern created using photolithography
JP2009109768A (ja) レジストパターン形成方法
JP2009094146A (ja) パターン形成方法
JPH06349728A (ja) レジストパターンの形成方法
TWI254977B (en) Method for shrinking the image of photoresist
JP4267298B2 (ja) 半導体素子の製造方法
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
WO2010025198A1 (en) Method of patterning a substrate using dual tone development
JP2007234984A (ja) フォト現像方法
KR20070044186A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5966808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees