JP5966808B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5966808B2 JP5966808B2 JP2012208547A JP2012208547A JP5966808B2 JP 5966808 B2 JP5966808 B2 JP 5966808B2 JP 2012208547 A JP2012208547 A JP 2012208547A JP 2012208547 A JP2012208547 A JP 2012208547A JP 5966808 B2 JP5966808 B2 JP 5966808B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist layer
- exposure
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
第1の面および前記第1の面の隣に位置し前記第1の面よりも低い第2の面からなる段差を備えた半導体ウェハを準備する工程と、
前記第2の面に、表面の高さが前記第1の面の高さ以下となるように第1レジスト層を設ける工程と、
前記第1レジスト層を選択的に露光する第1露光工程と、
前記第1レジスト層を現像することにより前記第1露光工程で露光した部分を除去し、第1レジストパターンを形成する工程と、
前記第1レジストパターンを露光する第2露光工程と、
前記第2露光工程後に、前記第1の面および前記第1レジストパターンに重ねて、第2レジスト層を積層する工程と、
前記第2レジスト層のうちの前記第1の面上の一部と前記第2レジスト層のうち前記第1レジストパターン上に積み重なった部分とを露光する第3露光工程と、
前記第3露光工程後に、前記第1レジストパターンおよび前記第2レジスト層を現像することにより露光した部分を除去し、第2レジストパターンを形成する現像工程と、
を備えることを特徴とする。
以下、本発明の実施の形態を図1乃至図9を用いて説明する。図1〜図8は、本発明の実施の形態にかかる半導体装置の製造方法の製造過程を示す図である。図9は、本発明の実施の形態にかかる半導体装置の製造方法の製造フローを示すフローチャートである。
ここで用いる溶液はポジ型フォトレジスト層1を溶解させる液体と溶解させない液体の混合比で溶解速度を制御できるものが好ましい。これは加工対象となる半導体ウェハ2の段差やポジ型フォトレジスト層1の塗布時の膜厚によって溶解させる膜厚が異なるためである。特に酢酸ノルマルブチルをイソプロピルアルコールで希釈したものを使用することが好ましい。一般に使用されるポジ型レジストの溶解速度を制御する上での制御性に優れており、また入手および取り扱いが容易で、危険性も少ないからである。
図3においては、フォトマスク3は、1μm以上の幅のパターンを有するものである。感光済ポジ型フォトレジスト4は、ポジ型フォトレジスト層1が感光したものである。
図7において、フォトマスク6は、フォトマスク3の露光部と遮光部が反転した1μm以上のパターンを有するフォトマスクである。感光済ポジ型フォトレジスト7は、第3露光工程により、「ポジ型フォトレジスト層5のうち第1レジストパターン上に積み重なった部分」が感光したものである。
なお、フォトマスク3とフォトマスク6は露光部と遮光部が反転した関係になくてもよい。変形例として、フォトマスク3は凹部2eのみのパターンを有するフォトマスクとしてもよい。フォトマスク6は、凹部2eと凸部2dのパターンから構成されるフォトマスクとしてもよい。この場合には、2つのフォトマスクはパターンが反転した関係には当たらない。
Claims (8)
- 第1の面および前記第1の面の隣に位置し前記第1の面よりも低い第2の面からなる段差を備えた半導体ウェハを準備する工程と、
前記第2の面に、表面の高さが前記第1の面の高さ以下となるように第1レジスト層を設ける工程と、
前記第1レジスト層を選択的に露光する第1露光工程と、
前記第1レジスト層を現像することにより前記第1露光工程で露光した部分を除去し、第1レジストパターンを形成する工程と、
前記第1レジストパターンを露光する第2露光工程と、
前記第2露光工程後に、前記第1の面および前記第1レジストパターンに重ねて、第2レジスト層を積層する工程と、
前記第2レジスト層のうちの前記第1の面上の一部と前記第2レジスト層のうち前記第1レジストパターン上に積み重なった部分とを露光する第3露光工程と、
前記第3露光工程後に、前記第1レジストパターンおよび前記第2レジスト層を現像することにより露光した部分を除去し、第2レジストパターンを形成する現像工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記第1露光工程は、前記第2の面上に第1マスクパターンを有する第1フォトマスクを用いた露光を行うものであり、
前記第3露光工程は、前記第1マスクパターンに対して前記第2の面上における露光位置および非露光位置が逆転した第2マスクパターンを有する第2フォトマスクを用いて前記第2の面上の前記第2レジスト層に対する露光を行うものであることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第1レジスト層を設ける工程は、
前記第2の面に前記第1レジスト層を塗布する塗布工程と、
前記塗布工程の後に前記第1レジスト層の厚さを低減する薄膜化工程と、
を含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記薄膜化工程は、前記第1レジスト層を液体に浸漬させることにより前記塗布した前記第1レジスト層を薄くする工程を含み、
前記液体は、酢酸ノルマルブチルをイソプロピルアルコールで希釈したものであることを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記第1レジスト層のレジスト材料および前記第2レジスト層のレジスト材料は、材料、溶媒および感度が同一であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記第1レジスト層および前記第2レジスト層は、g線〜i線でのパターニングが可能なレジスト材料からなることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
- 前記第2レジスト層を積層した後に、90℃〜120℃でかつ3分未満の間プリベークを実施する工程を備えることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 前記現像工程は、テトラメチルアンモニウムハイドロオキサイドを水で2wt%以上〜3wt%以下の濃度に希釈したものを現像液として用いることを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208547A JP5966808B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012208547A JP5966808B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014063901A JP2014063901A (ja) | 2014-04-10 |
JP5966808B2 true JP5966808B2 (ja) | 2016-08-10 |
Family
ID=50618868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012208547A Expired - Fee Related JP5966808B2 (ja) | 2012-09-21 | 2012-09-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5966808B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102629208B1 (ko) | 2016-09-22 | 2024-01-29 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62189734A (ja) * | 1986-02-17 | 1987-08-19 | Hitachi Ltd | ホトレジスト被膜の埋込方法 |
JPH01239928A (ja) * | 1988-03-22 | 1989-09-25 | Seiko Epson Corp | パターン形成方法 |
JPH06140297A (ja) * | 1992-10-27 | 1994-05-20 | Matsushita Electric Ind Co Ltd | レジスト塗布方法 |
JPH0831717A (ja) * | 1994-07-12 | 1996-02-02 | Sumitomo Metal Ind Ltd | レジストパターンの形成方法 |
JP2845176B2 (ja) * | 1995-08-10 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
JPH1064787A (ja) * | 1996-08-21 | 1998-03-06 | Hitachi Ltd | パターン形成方法及び半導体装置の製造方法 |
-
2012
- 2012-09-21 JP JP2012208547A patent/JP5966808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014063901A (ja) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8435728B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
US8338086B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
JP2007053403A (ja) | リソグラフ方法 | |
US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
US20130045591A1 (en) | Negative tone develop process with photoresist doping | |
US8257911B2 (en) | Method of process optimization for dual tone development | |
KR100907898B1 (ko) | 반도체 소자 제조 방법 | |
JP7124959B2 (ja) | 半導体装置の製造方法 | |
JP5966808B2 (ja) | 半導体装置の製造方法 | |
US20100167213A1 (en) | Semiconductor device manufacturing method | |
US20120214103A1 (en) | Method for fabricating semiconductor devices with fine patterns | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
US20100055624A1 (en) | Method of patterning a substrate using dual tone development | |
US9176388B2 (en) | Multi-line width pattern created using photolithography | |
JP2009109768A (ja) | レジストパターン形成方法 | |
JP2009094146A (ja) | パターン形成方法 | |
JPH06349728A (ja) | レジストパターンの形成方法 | |
TWI254977B (en) | Method for shrinking the image of photoresist | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
KR100510616B1 (ko) | 반도체 제조 공정에서의 barc 패터닝 및 식각 방법 | |
KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
WO2010025198A1 (en) | Method of patterning a substrate using dual tone development | |
JP2007234984A (ja) | フォト現像方法 | |
KR20070044186A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5966808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |