JP7124959B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7124959B2
JP7124959B2 JP2021515720A JP2021515720A JP7124959B2 JP 7124959 B2 JP7124959 B2 JP 7124959B2 JP 2021515720 A JP2021515720 A JP 2021515720A JP 2021515720 A JP2021515720 A JP 2021515720A JP 7124959 B2 JP7124959 B2 JP 7124959B2
Authority
JP
Japan
Prior art keywords
resist
opening
upper layer
layer resist
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515720A
Other languages
English (en)
Other versions
JPWO2020217490A1 (ja
Inventor
貴寛 上野
政史 南
光徳 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020217490A1 publication Critical patent/JPWO2020217490A1/ja
Application granted granted Critical
Publication of JP7124959B2 publication Critical patent/JP7124959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置の製造方法に関する。
トランジスタのゲート電極又は配線電極を製造する方法として、レジストの上に金属膜を蒸着した後、レジストを溶解除去することによってレジストの開口部のみに金属膜を電極として残すリフトオフ法が使用されている。リフトオフ法では、レジストの上に蒸着した金属膜と、レジストの開口部において下地層の上に蒸着した金属膜とが不連続になることが必要である。
従来は、ネガレジスト又はイメージリバーサルレジストを用いてレジストを逆テーパ形状にしていた。しかし、逆テーパが安定せず、レジスト上の金属膜とレジストの開口部の金属膜が連続になり、メタルバリが発生しリフトオフ不良が発生することがあった。これに対して、アンダーカットを有する庇形の二層レジストを形成するリフトオフ方法が提案されている。この方法によりレジスト上の金属膜とレジストの開口部の金属膜が不連続となり、メタルバリの発生を抑制できる。
しかし、二層レジストの上層レジストの側壁が垂直になり、その側壁にメタルが柱状成長していた。リフトオフの際に側壁に成長した柱状メタルがゲート電極又は周辺に零れ落ち、デバイス特性に悪影響を及ぼし不良率が悪化するという問題がある。このメタル零れ落ちを抑制するには上層レジストの側壁角をテーパ化する必要がある。ただし、絶縁膜と一層レジストを積層して庇形にする手法は、絶縁膜上に電極を形成する構造には適用できない。このため、二層レジストで上層レジストをテーパ化するレジスト形成方法が求められている。これに対して、ポジレジストとイメリバレジストを積層した二層レジストが提案されている（例えば、特許文献１参照）。
日本特開平１０－１５４７０７号公報
しかし、上層レジストの形状が安定せず逆テーパになりうる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することはできないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はリフトオフ法におけるメタル零れ落ちを安定的に抑制することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体基板の上に下層レジストを塗布する工程と、前記下層レジストの上に上層レジストを塗布する工程と、露光及び現像により前記上層レジストに第１の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第１の開口の下方に前記第１の開口よりも幅が広い第２の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へテーパ角度が３０～９０°となるように反らす工程と、前記レジストパターンの上と前記第２の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする。
本発明では、ベークを実施して上層レジストを熱収縮させて上層レジストの庇部を上側へ反らす。これにより、上層レジストの側壁がテーパ化するため、上層レジストの側壁に段切れ無く金属膜を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。
実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法の変形例を示す断面図である。 実施の形態１に係る半導体装置の製造方法の変形例を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態５に係る半導体装置の製造方法を示す断面図である。 実施の形態５に係る半導体装置の製造方法を示す断面図である。 実施の形態５に係る半導体装置の製造方法を示す断面図である。 実施の形態５に係る半導体装置の製造方法を示す断面図である。
実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１から図６は、実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、図１に示すように、化合物半導体からなる半導体基板１の上に下層レジスト２を塗布する。下層レジスト２はＴＭＡＨ（Tetramethyl Ammonium Hydroxide）に溶解するアンダーカット形成用レジストである。下層レジスト２として例えば日本化薬製ＬＯＲシリーズ（商品名）を用いる。半導体基板１及び下層レジスト２を１４０℃～１８０℃でプリベークして下層レジスト２に含まれる溶媒を揮発させる。
次に、図２に示すように、下層レジスト２の上に上層レジスト３を塗布する。上層レジスト３はポジ型フォトレジストである。半導体基板１、下層レジスト２、及び上層レジスト３を９０℃～１００℃でプリベークする。これにより、上層レジスト３に含まれる溶媒を揮発させる。微細パターンを形成するために、上層レジスト３は高解像度レジストであることが望ましい。上層レジスト３として例えば東京応化工業製ＡＲ５３００（商品名）を用いる。上層レジスト３の膜厚は０．３μｍ程度である。
次に、マスクを用いて上層レジスト３を露光する。露光は、波長が３６５ｎｍの光を利用したｉ線ステッパ等の露光装置を用いる。１１０℃でポストエクスポージャーベークを行う。次に、上層レジスト３をアルカリ現像液で現像して第１の開口４を形成する。アルカリ現像液として、濃度が２．３８％のＴＭＡＨである東京応化工業製ＮＭＤ－３（商品名）等を用いる。
この現像の際に現像液で下層レジスト２も溶解して第１の開口４の下方に第２の開口５を形成する。ここで、現像液に対して上層レジスト３よりも下層レジスト２の方が溶解されやすく、上層レジスト３の第１の開口４の幅よりも下層レジスト２の第２の開口５の幅が広くなる。この結果、図３に示すように、アンダーカットを有する庇状のレジストパターン６が形成される。上層レジスト３の庇部７が下層レジスト２の第２の開口５の上方にせり出している。第２の開口５において半導体基板１の上面が露出している。
次に、図４に示すように、１００℃～１２０℃でポストベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化する。テーパ角度はポストベーク温度により３０～９０°の範囲で調整することができる。
次に、図５に示すように、レジストパターン６の上と第２の開口５で露出した半導体基板１の上に金属膜８を蒸着又はスパッタにより成膜する。次に、図６に示すように、レジストパターン６とレジストパターン６の上の金属膜８をリフトオフにより除去し、半導体基板１の上の金属膜８を電極９として残す。例えば、電極９はゲート電極である。その後、ソース電極とドレイン電極などを半導体基板１の上に形成する。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化するため、上層レジスト３の側壁に段切れ無く金属膜８を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト３が反り上がるため、金属膜８の厚みに対して下層レジスト２の厚みを薄くすることができる。
図７及び図８は、実施の形態１に係る半導体装置の製造方法の変形例を示す断面図である。図７に示すように半導体基板１の上に絶縁膜１０を形成し、実施の形態１と同様にレジストパターン６と金属膜８を形成する。次に、図８に示すように、レジストパターン６とレジストパターン６の上の金属膜８をリフトオフにより除去し、絶縁膜１０の上の金属膜８を電極９として残す。電極９の下方以外の絶縁膜１０は除去する。例えば、電極９はゲート電極であり、絶縁膜１０はゲート絶縁膜である。その他の構成は実施の形態１と同様である。この場合にも実施の形態１の効果を得ることができる。また、絶縁膜１０の代わりに半導体基板１の上に金属膜を形成し、その上にレジストパターン６及び電極９を形成してもよい。
実施の形態２．
図９から図１４は、実施の形態２に係る半導体装置の製造方法を示す断面図である。まず、図９に示すように、化合物半導体からなる半導体基板１の上に上層レジスト３を塗布する。上層レジスト３はポジ型フォトレジストである。９０℃～１００℃でプリベークし、上層レジスト３に含まれる溶媒を揮発させる。
次に、図１０に示すように、露光及び現像により上層レジスト３に開口１１を形成する。次に、図１１に示すように、開口１１を形成した上層レジスト３をマスクにして半導体基板１を硫酸系または酒石酸計のエッチャントを用いて等方性エッチングして凹部１２を形成する。凹部１２は、上層レジスト３の開口１１よりも広い幅を持つ。この結果、上層レジスト３の庇部７が凹部１２の上方にせり出したアンダーカットが形成される。
次に、図１２に示すように、１００℃～１２０℃でポストベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化する。テーパ角度はポストベーク温度により３０～９０°の範囲で調整することができる。
次に、図１３に示すように、上層レジスト３の上と凹部１２の底面に金属膜８を蒸着又はスパッタにより成膜する。次に、図１４に示すように、上層レジスト３と上層レジスト３の上の金属膜８をリフトオフにより除去し、凹部１２の底面の金属膜８を電極９として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化するため、上層レジスト３の側壁に段切れ無く金属膜８を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト３が反り上がるため、金属膜８の厚みに対して凹部１２のエッチング深さを薄くすることができる。
実施の形態３．
図１５から図２１は、実施の形態３に係る半導体装置の製造方法を示す断面図である。まず、図１５に示すように、化合物半導体からなる半導体基板１の上に絶縁膜１３をＣＶＤ（化学気相成長）により形成する。絶縁膜１３はＳｉＮ又はＳｉＯ等である。
次に、図１６に示すように、絶縁膜１３の上に上層レジスト３を塗布する。上層レジスト３はポジ型フォトレジストである。９０℃～１００℃でプリベークし、上層レジスト３に含まれる溶媒を揮発させる。露光及び現像により上層レジスト３に第１の開口４を形成する。
次に、図１７に示すように、第１の開口４を形成した上層レジスト３をマスクにして半導体基板１をＩＣＰ（反応性イオンエッチング）等でドライエッチングして第１の開口４の下方に第２の開口５を形成する。第２の開口５は、第１の開口４よりも広い幅を持つ。この結果、上層レジスト３の庇部７が第２の開口５の上方にせり出したアンダーカットが形成される。
次に、図１８に示すように、１００℃～１２０℃でポストベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化する。テーパ角度はポストベーク温度により３０～９０°の範囲で調整することができる。
次に、図１９に示すように、上層レジスト３の上と第２の開口５で露出した半導体基板１の上に金属膜８を蒸着又はスパッタにより成膜する。次に、図２０に示すように、上層レジスト３、及び上層レジスト３の上の金属膜８をリフトオフにより除去する。図２１に示すように、絶縁膜１３をＢＨＦ（バッファードフッ酸）等により除去する。半導体基板１の上の金属膜８を電極９として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト３を熱収縮させて上層レジスト３の庇部７を上側へ反らす。これにより、上層レジスト３の側壁がテーパ化するため、上層レジスト３の側壁に段切れ無く金属膜８を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト３が反り上がるため、金属膜８の厚みに対して絶縁膜１３の厚みを薄くすることができる。
実施の形態４．
図２２から図３０は、実施の形態４に係る半導体装置の製造方法を示す断面図である。まず、図２２に示すように、半導体基板１の上に下層レジスト２を塗布する。下層レジスト２はＴＭＡＨに溶解するアンダーカット形成用レジストである。半導体基板１及び下層レジスト２を１４０℃～１８０℃でプリベークして下層レジスト２に含まれる溶媒を揮発させる。
次に、図２３に示すように、下層レジスト２の上にイメージリバーサルレジストである上層レジスト１４を塗布する。上層レジスト１４として例えばメルクパフォーマンスマテリアルズ製のイメージリバーサルレジストＡＺ５２１４Ｅ（商品名）を使用できる。上層レジスト１４の膜厚は１．０μｍ程度である。
次に、図２４に示すように、上層レジスト１４の第１の領域１４ａをマスク１５で覆って露光せずに上層レジスト１４の第２の領域１４ｂを露光する。露光には、波長が３６５ｎｍの光を利用したｉ線ステッパ等の露光装置を用いる。露光された上層レジスト１４の第２の領域１４ｂに遊離酸が発生する。
次に、図２５に示すように、レジスト中の遊離酸と反応するシュリンク剤１６を上層レジスト１４の上に塗布する。シュリンク剤１６として例えばメルクパフォーマンスマテリアルズ製のシュリンク剤ＡＺ Ｒ２００（商品名）を使用できる。
なお、ＡＺ Ｒ２００は、一般的にはパターンシュリンクとして用いられる。ノボラック系レジストを露光すると酸が発生し、アルカリ現像により露光部が現像され開口部が形成される。開口部には残存酸が発生する。シュリンク剤を塗布してベークすると残存酸と架橋反応し、水洗によりシュリンク剤を除去すると開口部を縮小できる。シュリンク剤は水溶性、シュリンク部はアルカリ可溶性である。本実施の形態では、シュリンク剤を開口部の縮小には用いない。
次に、図２６に示すように、１１０℃でベークを行う。このベークは上層レジスト１４のリバーサルベークとシュリンク剤のシュリンクベークを兼ねる。ベークにより上層レジスト１４の露光された第２の領域１４ｂのレジスト上部１４ｂ１の中の遊離酸とシュリンク剤１６を架橋反応させる。この際に、イメージリバーサルレジストの特徴により、第２の領域１４ｂのレジスト下部１４ｂ２の遊離酸は熱架橋反応する。これにより、レジスト上部１４ｂ１は現像液に可溶となり、レジスト下部１４ｂ２は現像液に不溶となる。
次に、図２７に示すように、全面露光を行うことにより上層レジスト１４の第１の領域１４ａに遊離酸が発生し、アルカリに可溶となる。次に、アルカリ現像液で現像して、水溶性のシュリンク剤１６と上層レジスト１４の第２の領域１４ｂのレジスト上部１４ｂ１と第１の領域１４ａを除去して上層レジスト１４に第１の開口４を形成する。アルカリ現像液として、濃度が２．３８％のＴＭＡＨである東京応化工業製ＮＭＤ－３（商品名）等が使用できる。
この現像の際に現像液で下層レジスト２も溶解して第１の開口４の下方に第２の開口５を形成する。ここで、現像液に対して上層レジスト１４よりも下層レジスト２の方が溶解されやすく、上層レジスト１４の第１の開口４の幅よりも下層レジスト２の第２の開口５の幅が広くなる。この結果、図２８に示すように、アンダーカットを有する庇状のレジストパターン６が形成される。上層レジスト１４の庇部７が下層レジスト２の第２の開口５の上方にせり出している。第２の開口５において半導体基板１の上面が露出している。
次に、図２９に示すように、上層レジスト１４の上と第２の開口５で露出した半導体基板１の上に金属膜８を蒸着又はスパッタにより成膜する。次に、図３０に示すように、上層レジスト１４、上層レジスト１４の上の金属膜８、及び下層レジスト２をリフトオフにより除去し、半導体基板１の上の金属膜８を電極９として残す。
以上説明したように、本実施の形態では、上層レジスト１４中に発生する酸と反応するシュリンク剤１６を用いることで上層レジスト１４の側壁がテーパ化する。これにより、上層レジスト１４の側壁に段切れ無く金属膜８を成膜することができる。パターン形成後の上層レジスト１４の膜厚を塗布した際の膜厚より薄くできるため、上層レジスト１４の側壁に成膜されるメタルが減る。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。
また、実施の形態１－３では開口寸法が広がるため微細パターンを形成できないが、本実施の形態では微細パターンの形成が可能である。なお、半導体基板１の上に絶縁膜を形成し、下層レジスト２及び電極９等を絶縁膜の上に形成してもよい。
実施の形態５．
図３１から図３４は、実施の形態５に係る半導体装置の製造方法を示す断面図である。まず、実施の形態４の図２２から図２８の工程を実施して、図３１に示すように、上層レジスト１４がテーパ化し、アンダーカットを有する庇状のレジストパターン６を形成する。
次に、図３２に示すように、１００℃～１２０℃でポストベークを実施して上層レジスト１４を熱収縮させて上層レジスト１４の庇部７を上側へ反らす。これにより、上層レジスト１４の側壁が更にテーパ化する。テーパ角度はポストベーク温度により３０～９０°の範囲で調整することができる。
次に、図３３に示すように、上層レジスト１４の上と凹部１２の底面に金属膜８を蒸着又はスパッタにより成膜する。次に、図３４に示すように、レジストパターン６とレジストパターン６の上の金属膜８をリフトオフにより除去し、半導体基板１の上の金属膜８を電極９として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト１４を熱収縮させて上層レジスト１４の庇部７を上側へ反らす。これにより、上層レジスト１４の側壁が実施の形態４よりも更にテーパ化するため、上層レジスト１４の側壁に段切れ無く金属膜８を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを更に安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。その他の構成及び効果は実施の形態４と同様である。
１ 半導体基板、２ 下層レジスト、３ 上層レジスト、４ 第１の開口、５ 第２の開口、６ レジストパターン、７ 庇部、８ 金属膜、９ 電極、１０ 絶縁膜、１１ 開口、１２ 凹部、１３ 絶縁膜、１４ 上層レジスト、１４ａ 第１の領域、１４ｂ 第２の領域、１４ｂ１ レジスト上部、１４ｂ２ レジスト下部、１５ マスク、１６ シュリンク剤

Claims (6)

  1. 半導体基板の上に下層レジストを塗布する工程と、
    前記下層レジストの上に上層レジストを塗布する工程と、
    露光及び現像により前記上層レジストに第１の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第１の開口の下方に前記第１の開口よりも幅が広い第２の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、
    ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へテーパ角度が３０～９０°となるように反らす工程と、
    前記ベークの後に前記レジストパターンの上と前記第２の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記半導体基板の上に絶縁膜を形成する工程を更に備え、
    前記レジストパターン及び前記電極を前記絶縁膜の上に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 半導体基板の上にレジストを塗布する工程と、
    露光及び現像により前記レジストに開口を形成する工程と、
    前記開口を形成した前記レジストをマスクにして前記半導体基板を等方性エッチングして前記開口よりも広い幅を持つ凹部を形成する工程と、
    ベークを実施して前記レジストを熱収縮させて前記レジストの庇部を上側へテーパ角度が３０～９０°となるように反らす工程と、
    前記ベークの後に前記レジストの上と前記凹部の底面に金属膜を成膜する工程と、
    前記レジストと前記レジストの上の前記金属膜を除去し、前記凹部の底面の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  4. 半導体基板の上に絶縁膜を塗布する工程と、
    前記絶縁膜の上にレジストを塗布する工程と、
    露光及び現像により前記レジストに第１の開口を形成する工程と、
    前記第１の開口を形成した前記レジストをマスクにして前記絶縁膜を等方性エッチングして前記第１の開口の下方に前記第１の開口よりも幅が広い第２の開口を形成する工程と、
    ベークを実施して前記レジストを熱収縮させて前記レジストの庇部を上側へテーパ角度が３０～９０°となるように反らす工程と、
    前記ベークの後に前記レジストの上と前記第２の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジスト、前記レジストの上の前記金属膜、及び前記絶縁膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  5. 半導体基板の上に下層レジストを塗布する工程と、
    前記下層レジストの上にイメージリバーサルレジストである上層レジストを塗布する工程と、
    前記上層レジストの第１の領域をマスクで覆って露光せずに前記上層レジストの第２の領域を露光する工程と、
    前記第２の領域を露光した後に前記上層レジストの上にシュリンク剤を形成する工程と、
    ベークを行って前記第２の領域のレジスト上部の中の遊離酸と前記シュリンク剤を架橋反応させ、前記第２の領域のレジスト下部の中の遊離酸を熱架橋反応させる工程と、
    前記ベークの後に全面露光により前記第１の領域を露光する工程と、
    前記全面露光の後に、現像により前記シュリンク剤と前記上層レジストの前記第２の領域の前記レジスト上部と前記第１の領域を除去して前記上層レジストに第１の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第１の開口の下方に前記第１の開口よりも幅が広い第２の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、
    前記レジストパターンの上と前記第２の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記レジストパターンを形成した後、前記金属膜を成膜する前に、ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へ反らす工程を更に備えることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2021515720A 2019-04-26 2019-04-26 半導体装置の製造方法 Active JP7124959B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018059 WO2020217490A1 (ja) 2019-04-26 2019-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020217490A1 JPWO2020217490A1 (ja) 2021-10-28
JP7124959B2 true JP7124959B2 (ja) 2022-08-24

Family

ID=72940894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515720A Active JP7124959B2 (ja) 2019-04-26 2019-04-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11948797B2 (ja)
JP (1) JP7124959B2 (ja)
CN (1) CN113678230B (ja)
DE (1) DE112019007261T5 (ja)
WO (1) WO2020217490A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717829B (zh) * 2019-09-10 2021-02-01 國立交通大學 製造iii-v族半導體裝置的互連件之方法，及iii-v族半導體裝置
CN113140451A (zh) * 2021-03-23 2021-07-20 深圳市时代速信科技有限公司 一种半导体器件的制造方法及中间体
CN116403889B (zh) * 2023-06-08 2023-10-31 润芯感知科技(南昌)有限公司 图案化方法和半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340521A (ja) 1999-05-28 2000-12-08 Toshiba Corp パターン形成方法およびこれを用いた半導体装置
JP2005260020A (ja) 2004-03-12 2005-09-22 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730376A (en) 1980-07-30 1982-02-18 Fujitsu Ltd Manufacture of schottky barrier fet
JPS58113647A (ja) 1981-12-10 1983-07-06 Sukai Ace:Kk 撚糸、棒等の端末止め金具、及びその製造方法
JPH0653251A (ja) 1992-07-29 1994-02-25 Mitsubishi Electric Corp 半導体装置の製造方法
US5360698A (en) * 1992-09-21 1994-11-01 Eastman Kodak Company Deep UV lift-off resist process
JPH07176501A (ja) 1993-12-17 1995-07-14 Nippondenso Co Ltd 半導体装置の製造方法
JPH08139006A (ja) * 1994-11-02 1996-05-31 Fuji Elelctrochem Co Ltd リフトオフパターンの形成方法
JPH09260270A (ja) 1996-03-21 1997-10-03 Japan Energy Corp 半導体素子の製造方法
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3339331B2 (ja) * 1996-09-27 2002-10-28 日立電線株式会社 半導体装置の製造方法
JPH10256229A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体装置の製造方法
JP3070532B2 (ja) * 1997-07-04 2000-07-31 日本電気株式会社 半導体装置の製造方法
JP2004200209A (ja) 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
JP2005302751A (ja) * 2004-04-06 2005-10-27 Mitsubishi Electric Corp レジストパターン形成方法、レジストパターン形成装置、表示装置の製造方法、及び表示装置の製造装置
CN1713352A (zh) * 2004-06-23 2005-12-28 日立电线株式会社 半导体装置的制造方法
US7923200B2 (en) 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP2010067728A (ja) * 2008-09-10 2010-03-25 Sakamoto Electric Mfg Co Ltd 薄膜パターンの形成方法。
US20100104768A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Method of making optical transducers
JP5780026B2 (ja) 2011-07-12 2015-09-16 三菱電機株式会社 Ｍｉｍキャパシタ、半導体装置
TWI614916B (zh) 2013-11-11 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
JP6888493B2 (ja) * 2017-09-14 2021-06-16 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340521A (ja) 1999-05-28 2000-12-08 Toshiba Corp パターン形成方法およびこれを用いた半導体装置
JP2005260020A (ja) 2004-03-12 2005-09-22 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Also Published As

Publication number Publication date
WO2020217490A1 (ja) 2020-10-29
US11948797B2 (en) 2024-04-02
JPWO2020217490A1 (ja) 2021-10-28
US20210398803A1 (en) 2021-12-23
CN113678230A (zh) 2021-11-19
CN113678230B (zh) 2024-05-10
DE112019007261T5 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
JP7124959B2 (ja) 半導体装置の製造方法
US7833695B2 (en) Methods of fabricating metal contact structures for laser diodes using backside UV exposure
TWI669574B (zh) 半導體裝置的製造方法
JP6491758B1 (ja) 半導体装置の製造方法
JPH10106971A (ja) 半導体装置の製造方法
JP5966808B2 (ja) 半導体装置の製造方法
JP4534763B2 (ja) 半導体素子の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JP3395702B2 (ja) ドライエッチング用レジストマスクの形成方法
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
JP2713061B2 (ja) レジストパターンの形成方法
KR960000232B1 (ko) 반도체 소자의 게이트패턴 형성방법
JP2006186275A5 (ja)
JPH06177068A (ja) パターン形成方法、及び半導体装置の製造方法
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
JPS647492B2 (ja)
JPH06349728A (ja) レジストパターンの形成方法
KR20060017974A (ko) 반도체소자의 게이트 형성방법
JP2569336B2 (ja) 半導体装置の製造方法
JP2008191601A (ja) ポリイミドのパターン形成方法
KR20040031524A (ko) 반도체 소자의 플로팅 게이트 형성 방법
JP2007234984A (ja) フォト現像方法
JPH04186641A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R150 Certificate of patent or registration of utility model

Ref document number: 7124959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150