JP7124959B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7124959B2
JP7124959B2 JP2021515720A JP2021515720A JP7124959B2 JP 7124959 B2 JP7124959 B2 JP 7124959B2 JP 2021515720 A JP2021515720 A JP 2021515720A JP 2021515720 A JP2021515720 A JP 2021515720A JP 7124959 B2 JP7124959 B2 JP 7124959B2
Authority
JP
Japan
Prior art keywords
resist
opening
upper layer
layer resist
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515720A
Other languages
English (en)
Other versions
JPWO2020217490A1 (ja
Inventor
貴寛 上野
政史 南
光徳 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020217490A1 publication Critical patent/JPWO2020217490A1/ja
Application granted granted Critical
Publication of JP7124959B2 publication Critical patent/JP7124959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/039Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28264Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581Deposition of Schottky electrodes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/168Finishing the coated layer, e.g. drying, baking, soaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)

Description

本発明は、半導体装置の製造方法に関する。
トランジスタのゲート電極又は配線電極を製造する方法として、レジストの上に金属膜を蒸着した後、レジストを溶解除去することによってレジストの開口部のみに金属膜を電極として残すリフトオフ法が使用されている。リフトオフ法では、レジストの上に蒸着した金属膜と、レジストの開口部において下地層の上に蒸着した金属膜とが不連続になることが必要である。
従来は、ネガレジスト又はイメージリバーサルレジストを用いてレジストを逆テーパ形状にしていた。しかし、逆テーパが安定せず、レジスト上の金属膜とレジストの開口部の金属膜が連続になり、メタルバリが発生しリフトオフ不良が発生することがあった。これに対して、アンダーカットを有する庇形の二層レジストを形成するリフトオフ方法が提案されている。この方法によりレジスト上の金属膜とレジストの開口部の金属膜が不連続となり、メタルバリの発生を抑制できる。
しかし、二層レジストの上層レジストの側壁が垂直になり、その側壁にメタルが柱状成長していた。リフトオフの際に側壁に成長した柱状メタルがゲート電極又は周辺に零れ落ち、デバイス特性に悪影響を及ぼし不良率が悪化するという問題がある。このメタル零れ落ちを抑制するには上層レジストの側壁角をテーパ化する必要がある。ただし、絶縁膜と一層レジストを積層して庇形にする手法は、絶縁膜上に電極を形成する構造には適用できない。このため、二層レジストで上層レジストをテーパ化するレジスト形成方法が求められている。これに対して、ポジレジストとイメリバレジストを積層した二層レジストが提案されている(例えば、特許文献1参照)。
日本特開平10-154707号公報
しかし、上層レジストの形状が安定せず逆テーパになりうる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することはできないという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はリフトオフ法におけるメタル零れ落ちを安定的に抑制することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、半導体基板の上に下層レジストを塗布する工程と、前記下層レジストの上に上層レジストを塗布する工程と、露光及び現像により前記上層レジストに第1の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第1の開口の下方に前記第1の開口よりも幅が広い第2の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へテーパ角度が30~90°となるように反らす工程と、前記レジストパターンの上と前記第2の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする。
本発明では、ベークを実施して上層レジストを熱収縮させて上層レジストの庇部を上側へ反らす。これにより、上層レジストの側壁がテーパ化するため、上層レジストの側壁に段切れ無く金属膜を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。
実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法を示す断面図である。 実施の形態1に係る半導体装置の製造方法の変形例を示す断面図である。 実施の形態1に係る半導体装置の製造方法の変形例を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態2に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態3に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態4に係る半導体装置の製造方法を示す断面図である。 実施の形態5に係る半導体装置の製造方法を示す断面図である。 実施の形態5に係る半導体装置の製造方法を示す断面図である。 実施の形態5に係る半導体装置の製造方法を示す断面図である。 実施の形態5に係る半導体装置の製造方法を示す断面図である。
実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1から図6は、実施の形態1に係る半導体装置の製造方法を示す断面図である。まず、図1に示すように、化合物半導体からなる半導体基板1の上に下層レジスト2を塗布する。下層レジスト2はTMAH(Tetramethyl Ammonium Hydroxide)に溶解するアンダーカット形成用レジストである。下層レジスト2として例えば日本化薬製LORシリーズ(商品名)を用いる。半導体基板1及び下層レジスト2を140℃~180℃でプリベークして下層レジスト2に含まれる溶媒を揮発させる。
次に、図2に示すように、下層レジスト2の上に上層レジスト3を塗布する。上層レジスト3はポジ型フォトレジストである。半導体基板1、下層レジスト2、及び上層レジスト3を90℃~100℃でプリベークする。これにより、上層レジスト3に含まれる溶媒を揮発させる。微細パターンを形成するために、上層レジスト3は高解像度レジストであることが望ましい。上層レジスト3として例えば東京応化工業製AR5300(商品名)を用いる。上層レジスト3の膜厚は0.3μm程度である。
次に、マスクを用いて上層レジスト3を露光する。露光は、波長が365nmの光を利用したi線ステッパ等の露光装置を用いる。110℃でポストエクスポージャーベークを行う。次に、上層レジスト3をアルカリ現像液で現像して第1の開口4を形成する。アルカリ現像液として、濃度が2.38%のTMAHである東京応化工業製NMD-3(商品名)等を用いる。
この現像の際に現像液で下層レジスト2も溶解して第1の開口4の下方に第2の開口5を形成する。ここで、現像液に対して上層レジスト3よりも下層レジスト2の方が溶解されやすく、上層レジスト3の第1の開口4の幅よりも下層レジスト2の第2の開口5の幅が広くなる。この結果、図3に示すように、アンダーカットを有する庇状のレジストパターン6が形成される。上層レジスト3の庇部7が下層レジスト2の第2の開口5の上方にせり出している。第2の開口5において半導体基板1の上面が露出している。
次に、図4に示すように、100℃~120℃でポストベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化する。テーパ角度はポストベーク温度により30~90°の範囲で調整することができる。
次に、図5に示すように、レジストパターン6の上と第2の開口5で露出した半導体基板1の上に金属膜8を蒸着又はスパッタにより成膜する。次に、図6に示すように、レジストパターン6とレジストパターン6の上の金属膜8をリフトオフにより除去し、半導体基板1の上の金属膜8を電極9として残す。例えば、電極9はゲート電極である。その後、ソース電極とドレイン電極などを半導体基板1の上に形成する。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化するため、上層レジスト3の側壁に段切れ無く金属膜8を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト3が反り上がるため、金属膜8の厚みに対して下層レジスト2の厚みを薄くすることができる。
図7及び図8は、実施の形態1に係る半導体装置の製造方法の変形例を示す断面図である。図7に示すように半導体基板1の上に絶縁膜10を形成し、実施の形態1と同様にレジストパターン6と金属膜8を形成する。次に、図8に示すように、レジストパターン6とレジストパターン6の上の金属膜8をリフトオフにより除去し、絶縁膜10の上の金属膜8を電極9として残す。電極9の下方以外の絶縁膜10は除去する。例えば、電極9はゲート電極であり、絶縁膜10はゲート絶縁膜である。その他の構成は実施の形態1と同様である。この場合にも実施の形態1の効果を得ることができる。また、絶縁膜10の代わりに半導体基板1の上に金属膜を形成し、その上にレジストパターン6及び電極9を形成してもよい。
実施の形態2.
図9から図14は、実施の形態2に係る半導体装置の製造方法を示す断面図である。まず、図9に示すように、化合物半導体からなる半導体基板1の上に上層レジスト3を塗布する。上層レジスト3はポジ型フォトレジストである。90℃~100℃でプリベークし、上層レジスト3に含まれる溶媒を揮発させる。
次に、図10に示すように、露光及び現像により上層レジスト3に開口11を形成する。次に、図11に示すように、開口11を形成した上層レジスト3をマスクにして半導体基板1を硫酸系または酒石酸計のエッチャントを用いて等方性エッチングして凹部12を形成する。凹部12は、上層レジスト3の開口11よりも広い幅を持つ。この結果、上層レジスト3の庇部7が凹部12の上方にせり出したアンダーカットが形成される。
次に、図12に示すように、100℃~120℃でポストベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化する。テーパ角度はポストベーク温度により30~90°の範囲で調整することができる。
次に、図13に示すように、上層レジスト3の上と凹部12の底面に金属膜8を蒸着又はスパッタにより成膜する。次に、図14に示すように、上層レジスト3と上層レジスト3の上の金属膜8をリフトオフにより除去し、凹部12の底面の金属膜8を電極9として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化するため、上層レジスト3の側壁に段切れ無く金属膜8を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト3が反り上がるため、金属膜8の厚みに対して凹部12のエッチング深さを薄くすることができる。
実施の形態3.
図15から図21は、実施の形態3に係る半導体装置の製造方法を示す断面図である。まず、図15に示すように、化合物半導体からなる半導体基板1の上に絶縁膜13をCVD(化学気相成長)により形成する。絶縁膜13はSiN又はSiO等である。
次に、図16に示すように、絶縁膜13の上に上層レジスト3を塗布する。上層レジスト3はポジ型フォトレジストである。90℃~100℃でプリベークし、上層レジスト3に含まれる溶媒を揮発させる。露光及び現像により上層レジスト3に第1の開口4を形成する。
次に、図17に示すように、第1の開口4を形成した上層レジスト3をマスクにして半導体基板1をICP(反応性イオンエッチング)等でドライエッチングして第1の開口4の下方に第2の開口5を形成する。第2の開口5は、第1の開口4よりも広い幅を持つ。この結果、上層レジスト3の庇部7が第2の開口5の上方にせり出したアンダーカットが形成される。
次に、図18に示すように、100℃~120℃でポストベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化する。テーパ角度はポストベーク温度により30~90°の範囲で調整することができる。
次に、図19に示すように、上層レジスト3の上と第2の開口5で露出した半導体基板1の上に金属膜8を蒸着又はスパッタにより成膜する。次に、図20に示すように、上層レジスト3、及び上層レジスト3の上の金属膜8をリフトオフにより除去する。図21に示すように、絶縁膜13をBHF(バッファードフッ酸)等により除去する。半導体基板1の上の金属膜8を電極9として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト3を熱収縮させて上層レジスト3の庇部7を上側へ反らす。これにより、上層レジスト3の側壁がテーパ化するため、上層レジスト3の側壁に段切れ無く金属膜8を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。上層レジスト3が反り上がるため、金属膜8の厚みに対して絶縁膜13の厚みを薄くすることができる。
実施の形態4.
図22から図30は、実施の形態4に係る半導体装置の製造方法を示す断面図である。まず、図22に示すように、半導体基板1の上に下層レジスト2を塗布する。下層レジスト2はTMAHに溶解するアンダーカット形成用レジストである。半導体基板1及び下層レジスト2を140℃~180℃でプリベークして下層レジスト2に含まれる溶媒を揮発させる。
次に、図23に示すように、下層レジスト2の上にイメージリバーサルレジストである上層レジスト14を塗布する。上層レジスト14として例えばメルクパフォーマンスマテリアルズ製のイメージリバーサルレジストAZ5214E(商品名)を使用できる。上層レジスト14の膜厚は1.0μm程度である。
次に、図24に示すように、上層レジスト14の第1の領域14aをマスク15で覆って露光せずに上層レジスト14の第2の領域14bを露光する。露光には、波長が365nmの光を利用したi線ステッパ等の露光装置を用いる。露光された上層レジスト14の第2の領域14bに遊離酸が発生する。
次に、図25に示すように、レジスト中の遊離酸と反応するシュリンク剤16を上層レジスト14の上に塗布する。シュリンク剤16として例えばメルクパフォーマンスマテリアルズ製のシュリンク剤AZ R200(商品名)を使用できる。
なお、AZ R200は、一般的にはパターンシュリンクとして用いられる。ノボラック系レジストを露光すると酸が発生し、アルカリ現像により露光部が現像され開口部が形成される。開口部には残存酸が発生する。シュリンク剤を塗布してベークすると残存酸と架橋反応し、水洗によりシュリンク剤を除去すると開口部を縮小できる。シュリンク剤は水溶性、シュリンク部はアルカリ可溶性である。本実施の形態では、シュリンク剤を開口部の縮小には用いない。
次に、図26に示すように、110℃でベークを行う。このベークは上層レジスト14のリバーサルベークとシュリンク剤のシュリンクベークを兼ねる。ベークにより上層レジスト14の露光された第2の領域14bのレジスト上部14b1の中の遊離酸とシュリンク剤16を架橋反応させる。この際に、イメージリバーサルレジストの特徴により、第2の領域14bのレジスト下部14b2の遊離酸は熱架橋反応する。これにより、レジスト上部14b1は現像液に可溶となり、レジスト下部14b2は現像液に不溶となる。
次に、図27に示すように、全面露光を行うことにより上層レジスト14の第1の領域14aに遊離酸が発生し、アルカリに可溶となる。次に、アルカリ現像液で現像して、水溶性のシュリンク剤16と上層レジスト14の第2の領域14bのレジスト上部14b1と第1の領域14aを除去して上層レジスト14に第1の開口4を形成する。アルカリ現像液として、濃度が2.38%のTMAHである東京応化工業製NMD-3(商品名)等が使用できる。
この現像の際に現像液で下層レジスト2も溶解して第1の開口4の下方に第2の開口5を形成する。ここで、現像液に対して上層レジスト14よりも下層レジスト2の方が溶解されやすく、上層レジスト14の第1の開口4の幅よりも下層レジスト2の第2の開口5の幅が広くなる。この結果、図28に示すように、アンダーカットを有する庇状のレジストパターン6が形成される。上層レジスト14の庇部7が下層レジスト2の第2の開口5の上方にせり出している。第2の開口5において半導体基板1の上面が露出している。
次に、図29に示すように、上層レジスト14の上と第2の開口5で露出した半導体基板1の上に金属膜8を蒸着又はスパッタにより成膜する。次に、図30に示すように、上層レジスト14、上層レジスト14の上の金属膜8、及び下層レジスト2をリフトオフにより除去し、半導体基板1の上の金属膜8を電極9として残す。
以上説明したように、本実施の形態では、上層レジスト14中に発生する酸と反応するシュリンク剤16を用いることで上層レジスト14の側壁がテーパ化する。これにより、上層レジスト14の側壁に段切れ無く金属膜8を成膜することができる。パターン形成後の上層レジスト14の膜厚を塗布した際の膜厚より薄くできるため、上層レジスト14の側壁に成膜されるメタルが減る。このため、リフトオフ法におけるメタル零れ落ちを安定的に抑制することができる。
また、実施の形態1-3では開口寸法が広がるため微細パターンを形成できないが、本実施の形態では微細パターンの形成が可能である。なお、半導体基板1の上に絶縁膜を形成し、下層レジスト2及び電極9等を絶縁膜の上に形成してもよい。
実施の形態5.
図31から図34は、実施の形態5に係る半導体装置の製造方法を示す断面図である。まず、実施の形態4の図22から図28の工程を実施して、図31に示すように、上層レジスト14がテーパ化し、アンダーカットを有する庇状のレジストパターン6を形成する。
次に、図32に示すように、100℃~120℃でポストベークを実施して上層レジスト14を熱収縮させて上層レジスト14の庇部7を上側へ反らす。これにより、上層レジスト14の側壁が更にテーパ化する。テーパ角度はポストベーク温度により30~90°の範囲で調整することができる。
次に、図33に示すように、上層レジスト14の上と凹部12の底面に金属膜8を蒸着又はスパッタにより成膜する。次に、図34に示すように、レジストパターン6とレジストパターン6の上の金属膜8をリフトオフにより除去し、半導体基板1の上の金属膜8を電極9として残す。
以上説明したように、本実施の形態では、ベークを実施して上層レジスト14を熱収縮させて上層レジスト14の庇部7を上側へ反らす。これにより、上層レジスト14の側壁が実施の形態4よりも更にテーパ化するため、上層レジスト14の側壁に段切れ無く金属膜8を成膜することができる。このため、リフトオフ法におけるメタル零れ落ちを更に安定的に抑制することができる。また、ポストベークの温度でテーパ角度を容易に制御できる。その他の構成及び効果は実施の形態4と同様である。
1 半導体基板、2 下層レジスト、3 上層レジスト、4 第1の開口、5 第2の開口、6 レジストパターン、7 庇部、8 金属膜、9 電極、10 絶縁膜、11 開口、12 凹部、13 絶縁膜、14 上層レジスト、14a 第1の領域、14b 第2の領域、14b1 レジスト上部、14b2 レジスト下部、15 マスク、16 シュリンク剤

Claims (6)

  1. 半導体基板の上に下層レジストを塗布する工程と、
    前記下層レジストの上に上層レジストを塗布する工程と、
    露光及び現像により前記上層レジストに第1の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第1の開口の下方に前記第1の開口よりも幅が広い第2の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、
    ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へテーパ角度が30~90°となるように反らす工程と、
    前記ベークの後に前記レジストパターンの上と前記第2の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記半導体基板の上に絶縁膜を形成する工程を更に備え、
    前記レジストパターン及び前記電極を前記絶縁膜の上に形成することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 半導体基板の上にレジストを塗布する工程と、
    露光及び現像により前記レジストに開口を形成する工程と、
    前記開口を形成した前記レジストをマスクにして前記半導体基板を等方性エッチングして前記開口よりも広い幅を持つ凹部を形成する工程と、
    ベークを実施して前記レジストを熱収縮させて前記レジストの庇部を上側へテーパ角度が30~90°となるように反らす工程と、
    前記ベークの後に前記レジストの上と前記凹部の底面に金属膜を成膜する工程と、
    前記レジストと前記レジストの上の前記金属膜を除去し、前記凹部の底面の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  4. 半導体基板の上に絶縁膜を塗布する工程と、
    前記絶縁膜の上にレジストを塗布する工程と、
    露光及び現像により前記レジストに第1の開口を形成する工程と、
    前記第1の開口を形成した前記レジストをマスクにして前記絶縁膜を等方性エッチングして前記第1の開口の下方に前記第1の開口よりも幅が広い第2の開口を形成する工程と、
    ベークを実施して前記レジストを熱収縮させて前記レジストの庇部を上側へテーパ角度が30~90°となるように反らす工程と、
    前記ベークの後に前記レジストの上と前記第2の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジスト、前記レジストの上の前記金属膜、及び前記絶縁膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  5. 半導体基板の上に下層レジストを塗布する工程と、
    前記下層レジストの上にイメージリバーサルレジストである上層レジストを塗布する工程と、
    前記上層レジストの第1の領域をマスクで覆って露光せずに前記上層レジストの第2の領域を露光する工程と、
    前記第2の領域を露光した後に前記上層レジストの上にシュリンク剤を形成する工程と、
    ベークを行って前記第2の領域のレジスト上部の中の遊離酸と前記シュリンク剤を架橋反応させ、前記第2の領域のレジスト下部の中の遊離酸を熱架橋反応させる工程と、
    前記ベークの後に全面露光により前記第1の領域を露光する工程と、
    前記全面露光の後に、現像により前記シュリンク剤と前記上層レジストの前記第2の領域の前記レジスト上部と前記第1の領域を除去して前記上層レジストに第1の開口を形成し、前記現像の際に現像液で前記下層レジストも溶解して前記第1の開口の下方に前記第1の開口よりも幅が広い第2の開口を形成して、アンダーカットを有する庇状のレジストパターンを形成する工程と、
    前記レジストパターンの上と前記第2の開口で露出した前記半導体基板の上に金属膜を成膜する工程と、
    前記レジストパターンと前記レジストパターンの上の前記金属膜を除去し、前記半導体基板の上の前記金属膜を電極として残す工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記レジストパターンを形成した後、前記金属膜を成膜する前に、ベークを実施して前記上層レジストを熱収縮させて前記上層レジストの庇部を上側へ反らす工程を更に備えることを特徴とする請求項5に記載の半導体装置の製造方法。
JP2021515720A 2019-04-26 2019-04-26 半導体装置の製造方法 Active JP7124959B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/018059 WO2020217490A1 (ja) 2019-04-26 2019-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020217490A1 JPWO2020217490A1 (ja) 2021-10-28
JP7124959B2 true JP7124959B2 (ja) 2022-08-24

Family

ID=72940894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515720A Active JP7124959B2 (ja) 2019-04-26 2019-04-26 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11948797B2 (ja)
JP (1) JP7124959B2 (ja)
CN (1) CN113678230B (ja)
DE (1) DE112019007261T5 (ja)
WO (1) WO2020217490A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717829B (zh) * 2019-09-10 2021-02-01 國立交通大學 製造iii-v族半導體裝置的互連件之方法,及iii-v族半導體裝置
CN113140451A (zh) * 2021-03-23 2021-07-20 深圳市时代速信科技有限公司 一种半导体器件的制造方法及中间体
CN116403889B (zh) * 2023-06-08 2023-10-31 润芯感知科技(南昌)有限公司 图案化方法和半导体结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340521A (ja) 1999-05-28 2000-12-08 Toshiba Corp パターン形成方法およびこれを用いた半導体装置
JP2005260020A (ja) 2004-03-12 2005-09-22 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730376A (en) 1980-07-30 1982-02-18 Fujitsu Ltd Manufacture of schottky barrier fet
JPS58113647A (ja) 1981-12-10 1983-07-06 Sukai Ace:Kk 撚糸、棒等の端末止め金具、及びその製造方法
JPH0653251A (ja) 1992-07-29 1994-02-25 Mitsubishi Electric Corp 半導体装置の製造方法
US5360698A (en) * 1992-09-21 1994-11-01 Eastman Kodak Company Deep UV lift-off resist process
JPH07176501A (ja) 1993-12-17 1995-07-14 Nippondenso Co Ltd 半導体装置の製造方法
JPH08139006A (ja) * 1994-11-02 1996-05-31 Fuji Elelctrochem Co Ltd リフトオフパターンの形成方法
JPH09260270A (ja) 1996-03-21 1997-10-03 Japan Energy Corp 半導体素子の製造方法
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP3339331B2 (ja) * 1996-09-27 2002-10-28 日立電線株式会社 半導体装置の製造方法
JPH10256229A (ja) * 1997-03-06 1998-09-25 Toshiba Corp 半導体装置の製造方法
JP3070532B2 (ja) * 1997-07-04 2000-07-31 日本電気株式会社 半導体装置の製造方法
JP2004200209A (ja) 2002-12-16 2004-07-15 Fuji Xerox Co Ltd 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法
JP2005302751A (ja) * 2004-04-06 2005-10-27 Mitsubishi Electric Corp レジストパターン形成方法、レジストパターン形成装置、表示装置の製造方法、及び表示装置の製造装置
CN1713352A (zh) * 2004-06-23 2005-12-28 日立电线株式会社 半导体装置的制造方法
US7923200B2 (en) 2007-04-09 2011-04-12 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern comprising a lactam
JP2010067728A (ja) * 2008-09-10 2010-03-25 Sakamoto Electric Mfg Co Ltd 薄膜パターンの形成方法。
US20100104768A1 (en) * 2008-10-29 2010-04-29 Seagate Technology Llc Method of making optical transducers
JP5780026B2 (ja) 2011-07-12 2015-09-16 三菱電機株式会社 Mimキャパシタ、半導体装置
TWI614916B (zh) 2013-11-11 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法
JP6888493B2 (ja) * 2017-09-14 2021-06-16 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340521A (ja) 1999-05-28 2000-12-08 Toshiba Corp パターン形成方法およびこれを用いた半導体装置
JP2005260020A (ja) 2004-03-12 2005-09-22 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Also Published As

Publication number Publication date
WO2020217490A1 (ja) 2020-10-29
US11948797B2 (en) 2024-04-02
JPWO2020217490A1 (ja) 2021-10-28
US20210398803A1 (en) 2021-12-23
CN113678230A (zh) 2021-11-19
CN113678230B (zh) 2024-05-10
DE112019007261T5 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
JP7124959B2 (ja) 半導体装置の製造方法
US7833695B2 (en) Methods of fabricating metal contact structures for laser diodes using backside UV exposure
TWI669574B (zh) 半導體裝置的製造方法
JP6491758B1 (ja) 半導体装置の製造方法
JPH10106971A (ja) 半導体装置の製造方法
JP5966808B2 (ja) 半導体装置の製造方法
JP4534763B2 (ja) 半導体素子の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JP3395702B2 (ja) ドライエッチング用レジストマスクの形成方法
KR101034540B1 (ko) 위상 반전 마스크 제조 방법
JP2713061B2 (ja) レジストパターンの形成方法
KR960000232B1 (ko) 반도체 소자의 게이트패턴 형성방법
JP2006186275A5 (ja)
JPH06177068A (ja) パターン形成方法、及び半導体装置の製造方法
KR101096208B1 (ko) 반도체 소자의 소자 분리용 패턴 형성 방법
JPS647492B2 (ja)
JPH06349728A (ja) レジストパターンの形成方法
KR20060017974A (ko) 반도체소자의 게이트 형성방법
JP2569336B2 (ja) 半導体装置の製造方法
JP2008191601A (ja) ポリイミドのパターン形成方法
KR20040031524A (ko) 반도체 소자의 플로팅 게이트 형성 방법
JP2007234984A (ja) フォト現像方法
JPH04186641A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220725

R150 Certificate of patent or registration of utility model

Ref document number: 7124959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150