TWI669574B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI669574B
TWI669574B TW107107045A TW107107045A TWI669574B TW I669574 B TWI669574 B TW I669574B TW 107107045 A TW107107045 A TW 107107045A TW 107107045 A TW107107045 A TW 107107045A TW I669574 B TWI669574 B TW I669574B
Authority
TW
Taiwan
Prior art keywords
photoresist
opening
semiconductor device
forming
manufacturing
Prior art date
Application number
TW107107045A
Other languages
English (en)
Other versions
TW201915610A (zh
Inventor
相原育貴
尾上和之
上野貴寛
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW201915610A publication Critical patent/TW201915610A/zh
Application granted granted Critical
Publication of TWI669574B publication Critical patent/TWI669574B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

得到可以在光阻中穩定形成開口部的半導體裝置的製造方法。
半導體基板1上塗佈包含光酸產生劑或熱酸產生劑的第1光阻2。根據光學曝光在第1光阻2上形成第1開口部3。根據熱處理使包含酸4的縮劑5架橋反應，在第1光阻2的表面全體形成熱硬化層6。在半導體基板1及熱硬化層6上塗佈第2光阻7。利用光學曝光在第2光阻7中位於第1開口部3的上方形成比第1開口部3大的第2開口部8。

Description

半導體裝置的製造方法
本發明係關於在光阻中形成細微開口部的半導體裝置的製造方法。
揭示利用光阻中產生的酸與架橋反應的縮劑，在光阻中形成細微開口部的方法(例如，參照第1專利文件)。
[先行技術文件] [專利文件]
[專利文件1]專利第2003-7729號公開公報
縮劑含有在酸的存在下引起架橋反應的材料。架橋反應的層稱作熱硬化層。曝光時從光阻產生的酸殘留的開口部周邊形成熱硬化層。又，因為熱處理光阻時也產生酸，習知的方法也在光阻開口部以外形成熱硬化層，但比起開口部，較薄且不充足。因此，收縮的第1光阻上形成第2光阻時，兩光阻間產生混合，第1及第2光阻中有不能穩定形成細微的開口部的問題。
本發明，因為用以解決如上述的問題而形成，其 目係得到可以在光阻中穩定形成開口部的半導體裝置的製造方法。
根據本發明的半導體裝置的製造方法，其特徵在於包括在半導體基板上塗佈包含光酸產生劑或熱酸產生劑的第1光阻之步驟；根據光學曝光在上述第1光阻中形成第1開口部之步驟；根據熱處理使包含酸的縮劑架橋反應，在上述第1光阻的表面全體形成熱硬化層之步驟；在上述半導體基板及上述熱硬化層上塗佈第2光阻之步驟；以及根據光學曝光在上述第2光阻中位於上述第1開口部的上方形成比上述第1開口部大的第2開口部之步驟。
因為本發明使用含酸的縮劑，可以在第1光阻的表面全體形成足夠厚的熱硬化層。於是，因為厚的熱硬化層成為阻障，可以抑制第1光阻與第2光阻之間的混合。藉此，第1光阻以及第2光阻中可以穩定形成第1及第2開口部。
1‧‧‧半導體基板
2‧‧‧第1光阻
3‧‧‧第1開口部
4‧‧‧酸
5‧‧‧縮劑
6‧‧‧熱硬化層
7‧‧‧第2光阻
8‧‧‧第2開口部
9‧‧‧金屬膜
10‧‧‧T型電極
11‧‧‧第3光阻
12‧‧‧第3開口部
13‧‧‧第3光阻
[第1圖]係顯示第一實施形態的半導體裝置的製造方法之剖面圖；[第2圖]係顯示第一實施形態的半導體裝置的製造方法之剖面圖；[第3圖]係顯示第一實施形態的半導體裝置的製造方法之剖面圖； [第4圖]係顯示第一實施形態的半導體裝置的製造方法之剖面圖；[第5圖]係顯示第一實施形態的半導體裝置的製造方法之剖面圖；[第6圖]係顯示第二實施形態的半導體裝置的製造方法之剖面圖；[第7圖]係顯示第二實施形態的半導體裝置的製造方法之剖面圖；[第8圖]係顯示第三實施形態的半導體裝置的製造方法之剖面圖；[第9圖]係顯示第三實施形態的半導體裝置的製造方法之剖面圖；[第10圖]係顯示第四實施形態的半導體裝置的製造方法之剖面圖；[第11圖]係顯示第四實施形態的半導體裝置的製造方法之剖面圖；[第12圖]係顯示第四實施形態的半導體裝置的製造方法之剖面圖；[第13圖]係顯示第四實施形態的半導體裝置的製造方法之剖面圖；[第14圖]係顯示第五實施形態的半導體裝置的製造方法之剖面圖；[第15圖]係顯示第六實施形態的半導體裝置的製造方法之剖面圖； [第16圖]係顯示第六實施形態的半導體裝置的製造方法之剖面圖；[第17圖]係顯示第六實施形態的半導體裝置的製造方法之剖面圖；以及[第18圖]係顯示第六實施形態的半導體裝置的製造方法之剖面圖。
參照圖面說明關於本發明實施形態的半導體裝置的製造方法。相同或對應的構成要素附上相同的符號，有時省略重複的說明。
[第一實施形態]
第1~5圖係顯示第一實施形態的半導體裝置的製造方法之剖面圖。首先，如第1圖所示，GaAs(砷化鎵)等的半導體基板1上塗佈第1光阻2。根據光學曝光在第1光阻2中形成第1開口部3。第1光阻2例如是住友化學工業製墨光阻PFI-58A6。又，曝光時從第1光阻2產生的酸殘留在第1開口部3周邊。
其次，如第2圖所示，全面塗佈包含酸4的縮劑5。縮劑5在酸4的存在下進行熱處理時，產生架橋反應。但是，控制酸4的量，以免只要縮劑5內包含酸4，縮劑5就引起充足的架橋反應。在此，充足的架橋反應係指根據顯影處理不能除去的程度進行反應。根據熱處理加入從第1光阻2產生的酸，使縮劑5反應，在第1光阻2的表面全體形成熱硬化層6。
其次，如第3圖所示，半導體基板1以及熱硬化 層6上塗佈第2光阻7。根據光學曝光在第2光阻7中形成第2開口部8。使第2開口部8，位於第1開口部3的上方，比第1開口部3大。
其次，如第4圖所示，半導體基板1、熱硬化層6以及第2光阻7上形成金屬膜9。其次，如第5圖所示，除去第1及第2光阻2、7以及熱硬化層6，根據剝落法也除去第2光阻7上的金屬膜9，形成T型電極10。
在此，因為第1光阻2包含光酸產生劑或熱酸產生劑，即使縮劑5不包含酸4的情況下，也由於曝光時以及熱處理時從第1光阻2產生的酸，在第1光阻2的表面上形成熱硬化層6。可是，因為酸的量不充足，只形成薄的硬化層6，第1光阻2與第2光阻7之間產生混合，不能穩定形成第1及第2開口部3、8。相對於此，因為本實施形態使用包含酸4的縮劑5，第1光阻2的表面全體可以形成足夠厚的熱硬化層6。於是，因為厚的熱硬化層6成為阻障，可以抑制第1光阻2與第2光阻7之間的混合。藉此，第1及第2光阻2、7中可以穩定形成第1及第2開口部3、8。
[第二實施例]
第6及7圖，顯示第二實施形態的半導體裝置的製造方法之剖面圖。直到在第1光阻2上形成熱硬化層6的步驟為止與第一實施形態相同。其次，如第6圖所示，塗佈影像反轉光阻構成的第2光阻7，根據光學曝光在第2光阻7中形成第2開口部8。
其次，如第7圖所示，在半導體基板1、熱硬化層 6以及第2光阻7上以沉積形成金屬膜9。之後，除去第1及第2光阻2、7以及熱硬化層6，根據剝落法也除去第2光阻7上的金屬膜9，形成T型電極10。
如以上說明，本實施形態中，使用影像反轉光阻作為第2光阻7，形成第2開口部8為懸垂形狀。藉此，因為第2光阻7上的金屬膜9與第2開口部8內的金屬膜9變得容易分離，變得容易以沉積剝落法形成T型電極10。
[第三實施例]
第8及9圖，係顯示第三實施形態的半導體裝置的製造方法之剖面圖。直到第1光阻2上形成熱硬化層6為止，與第一實施形態相同。其次，如第8圖所示，塗佈第2光阻7，在第2光阻7上塗佈第3光阻11。這些都是正型的光阻，形成第2光阻7比第3光阻11曝光感度變高的組合。根據光學曝光在第2光阻7中形成第2開口部8，在第3光阻11中形成第3開口部12。但是，第3開口部12，位於第1及第2開口部3、8的上方，在比第1開口部3大，比第2開口部8小的條件下進行光學曝光。藉此，第2及第3光阻7、11的剖面形狀成為懸垂形狀。
其次，如第9圖所示，全面形成金屬膜9。之後，除去第1、第2及第3光阻2、7、11以及熱硬化層6，根據剝落法也除去第3光阻11上的金屬膜9，形成T型電極10。
如以上說明，本實施形態中，由於使用具有懸垂的剖面形狀之光阻，根據沉積剝落法變得容易形成T型電極10。
[第四實施形態]
第10到13圖，係顯示第四實施形態的半導體裝置的製造方法之剖面圖。如第10圖所示，半導體基板1上塗佈影像反轉光阻構成的第1光阻2。根據光學曝光在第1光阻2中形成懸垂形狀的第1開口部3。其次，如第11圖所示，塗佈包含酸4的縮劑5，根據熱處理使縮劑5架橋反應，在第1光阻2的表面全體形成熱硬化層6。
其次，如第12圖所示，半導體基板1以及熱硬化層6上塗佈第2光阻7。根據光學曝光在第2光阻7中形成第2開口部8。使第2開口部8，配置在第1開口部3的內部，比第1開口部3小。
其次，如第13圖所示，全面形成金屬膜9。之後，除去第1及第2光阻2、7以及熱硬化層6，根據剝落法也除去第2光阻7上的金屬膜9，形成T型電極10。
如以上說明，本實施形態中使用影像反轉光阻可以形成第1光阻2為懸垂形狀。因此，根據沉積剝落法變得容易形成T型電極10。其它，可以得到與第一實施形態同樣的效果。
[第五實施形態]
第14圖係顯示第五實施形態的半導體裝置的製造方法之剖面圖。本實施形態中，複數次重複第一~三實施形態中使縮劑5架橋反應形成熱硬化層6的步驟。藉此，可以形成第1光阻2的表面的厚熱硬化層6。因為熱硬化層6變厚，可以更縮小第1光阻2的第1開口部3。又，因為得到大混合的阻障效 果，第1及第2光阻2、7中可以更穩定形成第1及第2開口部3、8。又，第四實施例中，複數次重複第四實施形態中使縮劑5架橋反應形成熱硬化層6的步驟，也可以得到同樣的效果。
[第六實施形態]
第15到18圖，係顯示第六實施形態的半導體裝置的製造方法之剖面圖。直到第1光阻2中形成熱硬化層6的步驟為止與第一實施形態相同。其次，如第15圖所示，在半導體基板1以及熱硬化層6上塗佈第2光阻7。根據光學曝光在第2光阻7中位於第1開口部3的上方，形成比第1開口部3大的第2開口部8。
其次，如第16圖所示，在半導體基板1、熱硬化層6以及第2光阻7上以濺鍍法形成金屬膜9。其次，如第17圖所示，第1及第2開口部3、8的上方在金屬膜9上形成比第2開口部8大的第3光阻13。其次，如第18圖所示，使用第3光阻13作為光罩，根據研磨法異向性蝕刻金屬膜9。藉此，即使不形成第2光阻7為懸垂形狀也可以形成T型電極10。
第一~六實施形態中，取代酸4可以使用包含熱酸產生劑或光酸產生劑的縮劑5。此時，根據熱處理以及光照射使酸4產生，可以得到同樣的效果。

Claims (8)

  1. 一種半導體裝置的製造方法，其特徵在於包括：在半導體基板上塗佈包含光酸產生劑或熱酸產生劑的第1光阻之步驟；根據光學曝光在上述第1光阻中形成第1開口部之步驟；根據熱處理使包含酸的縮劑架橋反應，在上述第1光阻的表面全體形成熱硬化層之步驟；在上述半導體基板及上述熱硬化層上塗佈第2光阻之步驟；以及根據光學曝光在上述第2光阻中位於上述第1開口部的上方形成比上述第1開口部大的第2開口部之步驟。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，更包括：上述半導體基板、上述熱硬化層以及上述第2光阻上形成金屬膜之步驟；以及根據剝落法除去上述第2光阻上的上述金屬膜之步驟；其中，使用影像反轉光阻作為上述第2光阻，形成上述第2開口部為懸垂形狀。
  3. 如申請專利範圍第1項所述的半導體裝置的製造方法，更包括：在上述第2光阻上塗佈第3光阻；以及根據光學曝光在上述第3光阻中位於上述第1及第2開口部的上方，形成比上述第1開口部大、比上述第2開口部小的第3開口部之步驟。
  4. 一種半導體裝置的製造方法，其特徵在於包括：在半導體基板上塗佈影像反轉光阻構成的第1光阻之步驟；根據光學曝光在上述第1光阻中形成懸垂形狀的第1開口部之步驟；根據熱處理使包含酸的縮劑架橋反應，在上述第1光阻的表面全體形成熱硬化層之步驟；在上述半導體基板及上述熱硬化層上塗佈第2光阻之步驟；以及根據光學曝光在上述第2光阻中配置於上述第1開口部的內部形成比上述第1開口部小的第2開口部之步驟。
  5. 如申請專利範圍第1至4項中任一項所述的半導體裝置的製造方法，其中，複數次重複使上述縮劑架橋反應形成上述熱硬化層之步驟。
  6. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中，包括：在上述半導體基板、上述熱硬化層以及上述第2光阻上形成金屬膜之步驟；在上述第1及第2開口部的上方上述金屬膜上形成比上述第2開口部的大的第3光阻；以及使用上述第3光阻作為光罩蝕刻上述金屬膜之步驟。
  7. 如申請專利範圍第1~4、6項中任一項所述的半導體裝置的製造方法，其中，控制上述酸的量，以免只要上述縮劑內包含上述酸，上述縮劑就引起充足的架橋反應。
  8. 如申請專利範圍第1至4、6項中任一項所述的半導體裝置的製造方法，其中，使用包含熱酸產生劑或光酸產生劑的上述縮劑，根據熱處理以及光照射使上述酸產生。
TW107107045A 2017-09-14 2018-03-02 半導體裝置的製造方法 TWI669574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-176765 2017-09-14
JP2017176765A JP6888493B2 (ja) 2017-09-14 2017-09-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201915610A TW201915610A (zh) 2019-04-16
TWI669574B true TWI669574B (zh) 2019-08-21

Family

ID=65631787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107045A TWI669574B (zh) 2017-09-14 2018-03-02 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US10248023B1 (zh)
JP (1) JP6888493B2 (zh)
TW (1) TWI669574B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7124959B2 (ja) * 2019-04-26 2022-08-24 三菱電機株式会社 半導体装置の製造方法
TWI717829B (zh) * 2019-09-10 2021-02-01 國立交通大學 製造iii-v族半導體裝置的互連件之方法，及iii-v族半導體裝置
JP7484479B2 (ja) * 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007729A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 化合物半導体装置の製造方法
TW200405567A (en) * 2002-08-14 2004-04-01 Fujitsu Ltd Process for manufacturing fine T-shaped gate electrode
TWI357111B (zh) * 2007-06-06 2012-01-21 Renesas Electronics Corp

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723260B2 (ja) 1988-08-30 1998-03-09 株式会社東芝 微細パターン形成方法
US7923198B2 (en) * 2002-08-14 2011-04-12 Fujitsu Limited Method of manufacturing fine T-shaped electrode
JP2007094058A (ja) * 2005-09-29 2007-04-12 Elpida Memory Inc パターン形成方法
US7745077B2 (en) * 2008-06-18 2010-06-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5672906B2 (ja) * 2010-09-28 2015-02-18 ソニー株式会社 レジスト組成物及び半導体装置の製造方法
JP2014182187A (ja) 2013-03-18 2014-09-29 Sony Corp レジスト組成物及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007729A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 化合物半導体装置の製造方法
TW200405567A (en) * 2002-08-14 2004-04-01 Fujitsu Ltd Process for manufacturing fine T-shaped gate electrode
TWI357111B (zh) * 2007-06-06 2012-01-21 Renesas Electronics Corp

Also Published As

Publication number Publication date
JP2019054085A (ja) 2019-04-04
US20190079400A1 (en) 2019-03-14
JP6888493B2 (ja) 2021-06-16
TW201915610A (zh) 2019-04-16
US10248023B1 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI669574B (zh) 半導體裝置的製造方法
TWI404141B (zh) 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
TWI462161B (zh) 半導體裝置之製造方法
JP7124959B2 (ja) 半導体装置の製造方法
JP3585039B2 (ja) ホール形成方法
CN103258795A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
CN110678960B (zh) 半导体装置的制造方法
KR100734663B1 (ko) 반도체소자의 패드 오픈 방법
JP5966808B2 (ja) 半導体装置の製造方法
KR100640974B1 (ko) 반도체 소자의 제조방법
US7100322B2 (en) Method of manufacturing an alternating phase shift mask
JP2011176042A (ja) 半導体回路パターンの形成方法
JP4534763B2 (ja) 半導体素子の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR100818389B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2006186275A5 (zh)
KR100956596B1 (ko) 반도체 소자의 미세 게이트 형성방법
JPH06349728A (ja) レジストパターンの形成方法
JP2008191601A (ja) ポリイミドのパターン形成方法
KR100995140B1 (ko) 포토 마스크 제조 방법
KR100672725B1 (ko) 반도체 소자의 제조방법
JP2713061B2 (ja) レジストパターンの形成方法
KR20060017974A (ko) 반도체소자의 게이트 형성방법
JPH06177068A (ja) パターン形成方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees