TWI357111B - - Google Patents

Download PDF

Info

Publication number
TWI357111B
TWI357111B TW097113552A TW97113552A TWI357111B TW I357111 B TWI357111 B TW I357111B TW 097113552 A TW097113552 A TW 097113552A TW 97113552 A TW97113552 A TW 97113552A TW I357111 B TWI357111 B TW I357111B
Authority
TW
Taiwan
Prior art keywords
hole
insulating film
semiconductor
semiconductor substrate
film
Prior art date
Application number
TW097113552A
Other languages
English (en)
Other versions
TW200908152A (en
Inventor
Michihiro Kawashita
Yasuhiro Yoshimura
Naotaka Tanaka
Takahiro Naito
Takashi Akazawa
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW200908152A publication Critical patent/TW200908152A/zh
Application granted granted Critical
Publication of TWI357111B publication Critical patent/TWI357111B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造技術，尤其係關 於具有三維積層之複數個半導體晶片的半導體裝置、及於 其製造技術t應用並有效之技術。 【先前技術】 於曰本專利特開平η·204720號公報（專利文獻υ中記栽 有一技術，即，對於三維積層型之SiP(System in Paekage， 系統級封裝），以引線接合之方式將所積層之半導體晶片 間實施電性連接。 於曰本專利特開2〇〇〇·26〇934號公報（專利文獻2)中記載 有一技術，即，將以電解電鍍法或者無電解電鍍法使焊錫 或低熔點金屬埋入至半導體晶片内所形成之貫通孔中的電 極’形成於所積層之上下半導體晶片上。並且，於加熱 後，以熔融接合之方法連接埋入至上下半導體晶片之貫通 孔中之電極，以此進行所積層之上下半導體晶片間的電性 連接。 於曰本專利特開2〇〇5_34〇389號公報（專利文獻3)中記載 有一技術，即，於所積層之半導體晶片中，配置於上側之 半導體晶片上形成柱狀凸起電極，配置於下側之半導體晶 片上形成貫通電極。並且，形成於上側半導體晶片上之柱 狀凸起電極經加壓熔接而變形注入至形成於下侧半導體晶 片上之貫通電極，以幾何學方式嵌入柱狀凸起電極與貫通 電極，以進行上下半導體晶片間的電性連接。 130529.doc 於曰本專利特開2005-93486號公報（專利文獻4)中記載有 以下電極之形成技術，即，從經由層間絕緣膜而形成於矽 基板之表面上的焊墊電極向矽基板之背面引出之電極。該 技術117以硬質遮罩作為遮罩，從矽基板之背面對矽基板 進行蝕刻，藉此形成以層間絕緣膜為底面之開口部（專利 文獻4之圖4(C)) 〇並且，於去除硬質遮罩後（專利文獻4之 圖5(A)) ’在包含開口部内之矽基板之整個背面上形成絕 緣膜（專利文獻4之圖5(B)卜其後，將覆蓋開口部之側壁及 開口部以外之光阻膜（專利文獻4之圖5(c))作為遮罩來蝕刻 層間絕緣膜，從而於開口部之底面露出焊墊電極（專利文 獻4之圖6(A))。藉此，可形成從矽基板之背面到達焊墊電 極之貫通孔。繼而，於上述貫通孔中埋入金屬材料，以此 可形成電性連接於焊墊電極、且到達矽基板之背面的電 極。此處，當去除對矽基板蝕刻時所使用之硬質遮罩時， 從開口部之底面露出之層間絕緣膜亦有若干被蝕刻，從而 導致絕緣膜減少。 於曰本專利特開2006_32699號公報（專利文獻5)中記載有 以下所示之半導體裝置之製造技術。即，於半導體基板之 表面上形成第1絕緣膜，從半導體基板之表面側至膜厚之 中途為止，對第1絕緣膜之一部分部位進行選擇性蝕刻， 以實現薄膜化。藉由該蝕刻而形成一具有底面之凹部，該 底面係第1絕緣膜經薄膜化而形成。其後，於包含凹部内 之第1絕緣膜上形成焊墊電極（專利文獻5之圖16)。繼而， 於半導體基板之背面形成第2絕緣膜後，對第1絕緣膜之凹 130529.doc 1357111 部所對應之位置上的第2絕緣膜及半導體基板進行蝕刻， 以形成較凹部大的開口。藉由該蝕刻而形成一通孔該通 孔具有較凹部大的開口徑’且貫通第2絕緣膜及半導體基 板（專利文獻5之圖17)。其次，於包含通孔内之第2絕緣膜 上形成第3絕緣膜（專利文獻5之圖18)，然後從半導體基板 之者面進行蝕刻。藉由該蝕刻而去除形成於第2絕緣膜上 之第3絕緣膜、形成於通孔底面上之第3絕緣膜以及薄膜 化之第1絕緣膜。從而，於通孔之底面露出焊墊電極（專利 文獻5之圖19)。並且，藉由於貫通孔中埋人金屬材料而 可形成電性連接於焊墊電極、且到達矽基板之背面之電 〇 於曰本專利特開2〇〇7·53149號公報（專利文獻幻中記載有 技術即，在將複數個半導體晶片積層時，從半導體基 板之背面對連接於焊墊上之接點電極（貫通電極）進行加 工。具體而言，開口部從半導體基板之背面形成研缽狀之 貫通孔之後’纟包含貫通孔内部之半導體基板之背面上形 成絕緣膜。繼而，去除貫通孔底面之絕緣職，於貫通孔 之壁面上形成導體臈並將其圖案化，以此形成接點電極。 於日本專利特開2006·222138號公報（專利文獻7)中記 載有以下所示之半導體裝置之製造技術。具體而言，記載 有於半導體基板之厚度方向上貫通之貫通電極之形成方 法該技術中，於半導體基板之表面上形成第卜絕緣膜， 於半導體基板< 背面上形成第2絕緣膜(專利文獻7之圖 1⑷）。繼而，&第2絕緣膜上，形成與半導體基板之姓刻 I30529.doc 1357111 速率不同的由導電性構件所構成之第i蝕刻終止層（專利文 獻7之圖1(b))。其次，於貫通電極之形成部位上形成一凹 部，該凹部貫通第1絕緣膜、半導體基板及第2絕緣膜而到 達第1蝕刻終止層（專利文獻7之圖1(c))。其後，將第1蝕刻 终止層作為仔晶層，以電鍍法將導電材料埋入至上述凹部 内，以此形成貫通電極（專利文獻7之圖yd)〜圖i(f))。 [專利文獻1]日本專利特開平u_2〇472〇號公報 [專利文獻2]日本專利特開2〇〇〇_26〇934號公報 [專利文獻3]日本專利特開2〇〇5_34〇389號公報 [專利文獻4]日本專利特開2〇〇5_93486號公報 [專利文獻5]日本專利特開2〇〇6_32699號公報 [專利文獻6]日本專利特開2007-53 149號公報 [專利文獻7]日本專利特開2006-222138號公報 【發明内容】 [發明所欲解決之問題] 近年來’高密.度地安裝複數個半導體晶片並以較短時間 實現較高功能之系統的SiP正在積極開發，各公司提出了 多種安裝構造。尤其將複數個晶片三維積層之Sip在安裝 面積方面優異。 如曰本專利特開平號公報（專利文獻1)所示， 於三維積層型之SiP中，通常是以引線接合方式進行半導 體晶片間之連接。然而，引線接合方式之半導體晶片間之 連接必須使佈線落到安裝基板上以進行再佈線。其結果使 得半導體晶片間的佈線變長，安裝基板之佈線成為高密 130529.doc 1357111 度。藉此，佈線間之電感增加，從而難以 形成於安録板上之料之高密度化料致良率惡化= 此產生半導體裝置之成本上升之問題。
針對該等引線接合連接之問題’提出形成一貫通於半導 體晶片内部之電極並積層複數個晶片之方法。例如，於日 本專利特開2__26G934號公報（專利文獻2)中記載有」技 術，即，將以電解電鑛法或者無電解電鑛法使焊錫或低溶 點金屬埋入至半導體晶片内所形成之貫通孔中的電極形 成於所積層之上下半導體晶片上。並且，於加熱後，以熔 融接合之方法連接埋入至上下半導體晶片之貫通孔中之電 極，以此進行所積層之上下半導體晶片間之電性連接。 又，於日本專利特開2005_34〇389號公報（專利文獻”中 記載有一技術，即，於所積層之半導體晶片中，配置於上 側之半導體片上形成柱狀凸起電極，配置於下側之半導 體晶片上形成貫通電極。並且，形成於上側半導體晶片上 之柱狀凸起電極經加壓熔接而變形注入至形成於下側半導 體晶片上之貫通電極，以幾何學方式嵌入柱狀凸起電極與 貫通電極，以進行上下半導體晶片間的電性連接。 例如’於曰本專利特開2005-340389號公報（專利文獻3) 所示之技術中，形成從半導體晶圓背面到達形成於半導體 晶圓表面上之焊墊的貫通電極。在安裝有如微電腦般高積 體電路之半導體晶圓中，遍及多層而形成佈線層，故於半 導體晶圓之表面上具有厚的層間絕緣膜。因此，為了形成 從半導體晶圓之背面到達形成於半導體晶圓表面上之焊墊 130529.doc 1357111 的貫通電極，必須對厚的層間絕緣膜上進行加工在其上 開通一孔。如日本專利特開2〇〇5·34〇389號公報（專利文獻 3)中提出之製程，在以與貫通電極相同尺寸之徑長形成到 達焊塾之孔時，會失去焊塾之大部分所鄰接之層間絕緣膜 之支持，從而產生焊墊強度降低之問題。 因此，為了抑制焊墊強度降低，考慮如下技術，即於 孔之加工中途變更孔徑，在鄰接於焊墊之層間絕緣膜上形 成小徑之孔（第2孔）。該技術中，對半導體基板進行蝕刻直 至層間絕緣膜露出為止，以此形成大徑之孔（第丨孔），繼 而，對層間絕緣膜進行加工而形成小徑之孔（第2孔）。此 時，必須於大徑之孔（第〗孔）之内部形成光阻遮罩。此時， 將所形成之光阻遮罩作為遮罩來蝕刻層間絕緣膜，但於層 間絕緣膜之蝕刻中，光阻遮罩亦容易被蝕刻。即，與層間 絕緣膜相比，光阻遮罩會被選擇地加工，且於層間絕緣膜 加工結束前光阻遮罩會消失。其結果為，必須複數次地形 成光阻遮罩，直至層間絕緣膜上小徑之孔（第2孔）之形成結 束為止。 然而，由於孔（第2孔）徑為小徑，故無法以清洗而完全 去除孔（第2孔）内部之光阻遮罩，進而，複數次的光阻遮罩 之對準偏移會導致層間絕緣膜之加工過程中孔（第2孔）之底 面粗縫，從而無法順利地進行微影步驟之曝光，由於上述 原因而難以在第2次形成光阻遮罩後，於大徑之孔（第1孔） 之内部再形成光阻遮罩。其結果產生如下問題：於小徑之 孔（第2孔）中層間絕緣膜之加工狀態變得不均勻，半導體裝 130529.doc ii -11 - 1357111 置之製造良率降低。 本發明之目的在於提供—種可使具有三維積層之複數個 半導體晶片的半導體裝置之製造良率提高的技術。 本發明之上述以及其他目的與新穎之特徵，可根據本說 明書之記述及隨附圖式而明確瞭解。 [解決問題之技術手段]
簡單說明本申請案所揭示之發明中具代表性者之概要如 下。 其特徵在於包括以下 本發明之半導體裝置之製造方法 步驟：⑷在半導體基板之第1面上所形成之半導體元件上 形成層間絕緣膜，並且在上述層間絕緣膜之表面上形成經 由形成於上述層間絕緣膜之内部的佈線而與上述半導體元 件電性連接之焊塾；（b)在與上述半導體基板之上述第旧 相反側之第2面上形成第〗光阻膜，‘（c)以在與上述焊墊對向 將上述第1光阻膜圖案化； 之位置具有第1開口部之方式 ⑷將形成有上述第丨開口部的上述第丨光阻膜料遮罩來姓 刻上述半導體基板，藉此於上述半導體基板形成在底面露 出上述層間絕緣膜之第i孔；（e)去除上述第i光阻膜；（f) 蝕刻在上述第1孔之底面露出之上述層間絕緣膜藉此使 上述第1孔之底面形成於上述層間絕緣膜上，且形成於較 上述半導體基板與上述層間絕緣膜之邊界更靠近上述焊墊 之位置；（g)於包含上述第1孔之内壁的上述半導體基板之 上述第2面上形成絕緣膜；（h)於上述絕緣膜上形成第2光阻膜； 130529.doc -12· 1357111 (i)以在上述第1孔之底面具有較上述第1孔之孔徑小的第2 開口部之方式，將上述第2光阻膜圖案化；⑴將形成有上 述第2開口部的上述第2光阻膜作為遮罩來蝕刻上述絕緣膜 及上述層間絕緣膜，藉此形成於底面露出上述焊墊之第2 孔；及（k)於包含上述第丨孔之内壁及上述第2孔之内壁的上 述半導體基板之上述第2面形成導體膜，並將上述導體臈 圖案化，藉此形成從上述半導體基板之上述第2面到達上 述第1面且電性連接於上述焊墊之貫通電極；上述層間絕 緣膜之上述半導體基板側之面反映上述第】孔之底面與上 述半導體基板之上述第1面之階差而成為階差形狀，上述 導體膜之表面反映上述半導體基板之上述第2面與上述第ι 孔之底面之階差而成為階差形狀。 又，本發明之半導體裝置，其特徵在於包括：（勾半導體 基板；（b)形成於上述半導體基板之第丨面之半導體元件； (C)形成於上述半導體基板之上述第i面上之層間絕緣膜； (d)形成於上述層間絕緣膜上之焊墊；（e)形成於上述焊墊 上之凸起電極；及⑴從與上述半導體基板之上述第ι面相 反側之第2面到達上述焊墊之貫通電極；上述貫通電極包 括：（Π)第1孔，其係從與上述半導體基板之上述第丨面相 反側之上述第2面到達上述層間絕緣膜者，且上述第丨孔之 底面形成於較上述層間絕緣膜與上述半導體基板之邊界更 靠近上述焊塾之位置；（f2)第2孔，其係形成為肖上述第i 孔之孔彳二小，且從上述第丨孔之底面到達上述焊墊；（乜）絕緣 130529.doc 13 1357111 膜’其係形成於上述第1孔之底面及側面與上述半導體基 板之上述第2面上；及（f4)導體膜，其形成於上述第2孔之 底面及側面、經由上述絕緣膜之上述第丨孔之底面及側 面、以及上述半導體基板之上述第2面上，且與上述焊墊 電性連接；上述層間絕緣膜之上述半導體基板側之面反映 上述第1孔之底面與上述半導體基板之上述第丨面之階差而 成為階差形狀，上述導體膜之表面反映上述半導體基板之 上述第2面與上述第1孔之底面之階差而成為階差形狀。 [發明之效果] 簡單說明本中請案所揭示之發明中由具代表性者所取得 之效果如下。 本發明可提兩具有三維積層之複數個半導體晶片的半導 體裝置之製造良率。 【實施方式】
對於以下實施形態，為枝起見，在需要時分割為複數 個部分或實施形態進行說明，除特別明示之情形外，其等 並非互不相關’而是具有如下關係：丨中一部分為另;;部 分或者全部之變形例、詳細情形、補充說明等。 又 以卜貫施形態中，當提及要素之數目等（包含個 數、數值、量、範圍等)時’除特別明示之情形及原理上 明確限定於特定數目之情形等之外，並非限定於上述特定 之數目’亦可為上述特定之數目以上或以下。 進而’於以下實施形態中 等）除特別明示之情形及原理 ’其構成要素（亦包含要 上認為明確需要之情形 素級 等之 130529.doc 14 1357111 外，當然未必為所需。 同樣地，於以下竇祐报能a , 貫把形態中’當提及構成要素等之形 狀、位置關係等時，除特別明示之情形及原理上認為顯然 如此之it形等之外’實質上包含與其形狀等近似或類似者 等。此情形對於上述數值及範圍亦相同。 又’於用以說明實施形態之整個圖式中，對於相同之構 件，原則上附以相同之符號’省略其重複說明。再者，為 了易於理解圖式，於平面圖中有時亦附有影線。 (實施形態1) 本實施形態1中，以安裝有如微電腦晶片般高積體電路 之半導體裝置為例，參照圖式來進行說明。 圖1係表示本實施形態！的半導體晶片之平面圖。該圖1 係從半導體基板1之第2面（背面）1 b側之上方觀察半導體晶 片之一部分的示圖。如圖1所示，半導體晶片係由矩形形 狀之半導體基板1構成，於半導體基板1之第2面11?上形成 有複數個貫通電極17。並且’複數個貫通電極17分別連接 於由導體膜15構成之佈線’藉由該等佈線而於半導體基板 1之第2面lb上形成佈線圖案。如上所述，本實施形態^ 中，於半導體晶片形成有複數個貫通電極17,但如圖1所 示，該貫通電極17以於平面上形成雙層環之方式構成。其 原因在於，如下所述’藉由大徑之第1孔與較該第1孔之孔 徑小的第2孔而形成貫通電極1 7之貫通空間„ 圖2係表示圖1之以A-A線截斷後之剖面的剖面圖。如圖 2所示，半導體基板1為平板形狀，具有第1面（表面）丨&與第 130529.doc -15- 1357111 2面（背面）lb。於半導體基板1之第1面ia上，形成有構成高 積體電路之半導體元件（MISFET(Metal Insulator Semiconductor Field Effect Transistor)等）（未圖示），且在 形成有該半導體元件之半導體基板丨之第1面la上，形成層 間絕緣膜2 »於層間絕緣膜2中，連接複數個半導體元件間 之佈線遍及多層而形成，藉由形成於半導體基板1之第1面 la上之複數個半導體元件與連接該等半導體元件之佈線， 於半導體基板1之第1面la上形成高積體電路。此處，本實 施形態1中’以形成有作為半導體晶片之微電腦晶片般高 積體電路之半導體裝置為對象，但其特徵在於佈線層變 多。因此，形成有遍及多層之佈線層的層間絕緣膜2之膜 厚具有變厚之傾向《如此，本實施形態丨中，以層間絕緣 膜2之膜厚較厚的半導體裝置為對象。 人，於層間絕緣膜2之最上層即表面上形成焊塾（電 極）3。該焊墊3經由形成於層間絕緣膜2内之佈線而與半導 體元件電連接’焊墊3作為外部端子而發揮功能，該外 P端子用以取得形成於半導體基板丨上之高積體電路與半 導體晶片之外部之界面。並且’於焊墊3上形成有柱狀凸 起電極18。 方面以從半導體基板1之第2面1❻通半導體基板 1之第1面13、進而貫通層間絕緣膜2而與焊墊3電性連接之 形成貫通電極17。該貫通電極17係在將複數個半導 「片二維積層並圖案化時所需之電極。亦即本實施形 態1係以使半㈣w制並封裝化之Sip構造為前提，在 I30529.doc 積層半導體晶片時’為了將配置於上下側之半導體晶片間 進仃電性連接而使用。上述各個半導體晶>!中，於焊塾3 =側形成有柱狀凸起電極18，於焊塾3之另一側形成有 貝通電極17。並且’在將複數個半導體晶片積層時經加 壓熔接而向一個半導體晶片之貫通電極17中變形注入另一 個半導體sa片之柱狀凸起電極18，並以幾何學方式嵌入， 藉此，使兩個半導體晶片積層於上下側並且電性連接。如 此，本實施形態1中，以使用貫通電極17與柱狀凸起電極 18來積層半導體晶片作為前提。再者，在形成有貫通電極 17之區域中’未形成有構成高積體電路之半導體元件。 即，於半導體基板1之第丨面]^上形成有半導體元件，但半 導體元件形成在與形成有貫通電極17之區域分開著的區域 上。 其次’對貫通電極17之構成加以說明。如圖2所示，貫 通電極17之貫通空間係由第1孔7及第2孔11所形成。即， 從半導體基板1之第2面lb形成第1孔7，於該第1孔7之底面 上’形成有較該第1孔7之孔徑小的第2孔11。並且，於第2 孔11之底面露出有焊墊3。於第1孔7之底面及側面與半導 體基板1之第2面lb上形成有絕緣膜8，進而，在第2孔11之 底面及側面、經由絕緣膜8之第1孔7之底面及側面、以及 經由絕緣膜8之半導體基板1之第2面lb上，積層而形成仔 晶層12與電鍍層14。將該仔晶層12與電鍍層14合稱為導體 膜15。形成於半導體基板1之第2面lb上的導體膜15形成圖 1所示之佈線圖案。以此構成貫通電極17，於該貫通電極 130529.doc 1357111 17中，插入有積層之其他半導體晶片上所形成之柱狀凸起 電極18’故該貫通電極17之内部成為空洞而形成貫通空 間。因此’構成貫通電極17之導體膜15反映半導體基板1 之第2面lb與第1孔7之底面之階差、及第丨孔7之底面與第2 孔11之底面之階差，從而成為階差形狀。換言之，根據本 實施形態1之貫通電極17可知’其並非係以導體膜丨5完全 埋入至第1孔7及第2孔11之内部而構成，而是以於内部形 成貫通空間之方式構成。即，若以導體膜15完全填充於貫 通電極17之内部’則導體膜15之表面會與半導體基板1之 第2面lb—致而不產生階差。相對於此，採取於貫通電極 17之内部存在空洞之構成的結果為，構成貫通電極17之導 體膜15反映半導體基板1之第2面113與第1孔7之底面之階 差、及第1孔7之底面與第2孔11之底面之階差，從而成為 階差形狀。 繼而，對藉由第1孔7與較該第1孔7之孔徑小的第2孔11 而形成貫通電極1 7之理由進行說明。例如，第1孔<7之孔徑 形成為與插入至内部的柱狀凸起電極18之大小一致，但若 將貫通電極1 7僅以孔徑較大之第丨孔7而構成，則會產生以 下所示之不良情況。貫通電極17以從半導體基板丨之第2面 lb貫通於焊墊3之方式而構成，但當以第1孔7而形成從半 導體基板1之第2面lb貫通焊墊3之貫通空間時，因形成第1 孔7而被去除之半導體基板1及層間絕緣膜2會變多。焊墊3 形成於層間絕緣膜2之表面’於此情形時，將與焊墊3之大 部分鄰接之層間絕緣臈2去除後之結果為，焊墊3失去層間 130529.doc •18· 1357111 絕緣膜2之支持’從而顯然存在焊墊3之強度降低之問題。 因此’在第1孔7與燁塾3之間形成較第1孔7之孔徑小的第2 孔11 ’而並非僅以孔徑較大之第1礼7構成貫通電極17。亦 即’於層間絕緣膜2上形成較第1孔7之孔徑小的第2孔11， 從而可減少因形成貫通電極17而被去除之層間絕緣膜2。 由此可確保支持焊墊3之層間絕緣膜2，且可抑制焊墊3之 強度降低。如上所述，以第1孔7與較該第1孔7之孔徑小的 第2孔11而構成貫通電極17，藉此可抑制焊墊3之強度降 低。此時，因形成貫通電極17而產生的焊墊3之強度降低 之問題，尤其會在貫通電極17之内部存在空洞之情況下產 生。例如’在以導體膜15埋入至貫通電極17之内部時，焊 墊3受到埋入至貫通電極17内部之導體膜15之支持，故無 需以孔徑不同之孔而形成貫通電極丨7。即，可知，藉由孔 徑較大之第〗孔7與較該第1孔7之孔徑小的第2孔11而構成 貫通電極17、且於第2孔11之底面露出有焊墊3之構成，係 在貫通電極17之内部成為空洞之構成時有用。換言之，對 於以導體臈15埋入至貫通電極17内部之構成而言，藉由孔 徑較大之第1孔7與較該第1孔7之孔徑小的第2孔11而構成 貫通電極17是無用的。 使貫通電極17之内部成為空洞、並且以第丨孔7與較該第 1孔7之孔徑小的第2iU而形成貫通電極17之構成，係作 為本發明之前提的構成。 此處，問題在於，在哪一區域對構成貫通電極17之第i 孔7與第2孔11進行切換。實際上，半導體基板丨係由矽形 130529.doc 1357111 成’層間絕緣膜2係由氧化矽膜形成。由此認為，通常， 從半導體基板1之第2面lb直至半導體基板！與層間絕緣膜2 之邊界即半導體基板1之第1面la為止進行矽蝕刻而形成第 1孔7 ’其後，直至從半導體基板1與層間絕緣膜2之邊界即 半導體基板1之第1面la上露出焊墊3為止，對由氧化石夕膜 形成之層間絕緣膜2進行蝕刻而形成第2孔11。再者，於第 1孔7中插入有形成於其他半導體晶片上之柱狀凸起電極 18°然而’通常’半導體基板丨之厚度較柱狀凸起電極以 之高度厚’因此，當從半導體基板1之第2面ib直至半導體 基板1與層間絕緣膜2之邊界即半導體基板1之第丨面la為止 形成第1孔7時，不存在問題》 如此’從半導體基板1之第2面lb直至半導體基板1與層 間絕緣膜2之邊界即半導體基板1之第丨面la為止，進行石夕 蝕刻而形成第1孔7 ’其後，直至從半導體基板1與層間絕 緣膜2之邊界即半導體基板1之第丨面13上露出焊墊3為止， 對由氧化矽膜形成之層間絕緣膜2進行餃刻而形成第2孔 11，於此情形時，不會產生以下所示之不良情況。本實施 形態1中，以形成有作為半導體晶片之微電腦晶片般高積 體電路之半導體裝置作為對象，其特徵在於佈線層變多。 因此’形成遍及多層之佈線層的層間絕緣膜2之膜厚具有 變厚之傾向。如此，難以於膜厚較厚的層間絕緣膜2上形 成第2孔11。以下對該理由進行說明。 為了形成第2孔11，首先，對由矽構成之半導體基板1進 行蝕刻而形成第1孔7，之後於包含該第1孔7之底面的半導 130529.doc -20- 1357111 體基板1之第2面lb上形成絕緣膜8。其後，經由該絕緣膜 8 ’於包含第1孔7之底面的半導體基板1之第2面11?上形成 光阻臈。繼而，將該光阻膜圖案化，於第丨孔7之底面上形 成較該第1孔7之孔徑小的開口部。然後，將圖案化之光阻 膜作為遮罩來蝕刻由絕緣膜8及氧化矽膜構成之層間絕緣 膜2，以形成第2孔11。此處，在對由絕緣膜8及氧化矽膜 構成之層間絕緣膜2進行蝕刻時，用作遮罩之光阻膜亦容 易被钱刻。由此’當層間絕緣膜2之膜厚較厚時，在形成 於層間絕緣膜2上之第2孔11貫通層間絕緣膜2而到達焊墊3 之前，光阻膜會消失。因此，於再次形成新的光阻膜及進 行圖案化之後，必須進行由氧化矽膜構成之層間絕緣膜2 之蝕刻。亦即，由於光阻膜亦會在形成第2孔丨丨時被蝕 刻’故當層間絕緣膜2之膜厚較厚時，在第2孔11貫通層間 絕緣膜2而到達焊墊3之前，必須複數次地形成光阻膜之遮 罩。 此時，由於第2孔11之孔徑為小徑，故無法經清洗而完 全去除第2孔11内部之光阻膜，進而，複數次的遮罩之對 準偏移會導致層間絕緣膜2之加工過程中第2孔11之底面粗 梭，從而無法順利地進行微影步驟之曝光，由於上述原因 而難以在第2次形成遮罩後，於第丨孔7之底面上再形成遮 罩。其結果產生以下情況：於第2孔11中，層間絕緣膜2之 加工狀態變得不均勻，於第2孔11之底面上不會正常地露 出墊3。藉此’無法正常地形成貫通電極17，從而產生 半導體裝置之製造良率降低之問題。 130529.doc -21· 1357111 因此，本實施形態1中，如圖2所示，直至較半導體基板 1與層間絕緣膜2之邊界即半導體基板丨之第1面ia更深之位 置為止，形成第1孔7 »即’直至層間絕緣膜2之中途為止 形成第1孔7，而並非僅形成於由矽構成之半導體基板1 上。藉此，第1孔7之底面與焊墊3之間的層間絕緣膜2之膜 厚變薄。並且’於膜厚變薄之層間絕緣膜2上形成第2孔 11。亦即，本實施形態1的特徵之一在於，當形成第1孔7 時’不僅對由矽構成之半導體基板1，而且亦對層間絕緣 膜2進行蝕刻，從而於層間絕緣膜2上，直至較半導體基板 1與層間絕緣膜2之邊界（半導體基板丨之第1面u)更靠近焊 墊3之位置為止’形成有第1孔7之底面。藉此，例如，如 形成有高積體電路之微電腦晶片般，即便對於層間絕緣膜 2之膜厚較厚的半導體裝置，亦可使為了形成第^孔丨丨而蝕 刻之層間絕緣膜2之膜厚變薄。 直至層間絕緣膜2之中途為止形成第丨孔7，由此可使第J 孔7之底面與焊墊3之間的層間絕緣膜2之膜厚變薄，故當 欲形成從該第1孔7之底面到達焊墊3之第2孔丨丨時，僅使用 1次光阻膜之遮罩即可形成到達焊塾3之第2孔11。亦即， 當欲形成第2孔11時，殘存於第丨孔7之底面與焊墊3之間的 層間絕緣膜2、及形成於第丨孔7之底面上之絕緣膜8合併後 的膜厚，可作為第1次用作遮罩的光阻膜消失之前形成有 第2孔11之膜厚。藉此，可改善由於以下原因而導致的第2 孔11之加工不良，即，複數次的遮罩之對準偏移會導致層 間絕緣膜2之加工過程中第2?LU之底面粗缝，從而無法順 130529.doc •22· 1357111 靠性， 高貫通電極17之可
’因料抑制貫通電極17與焊墊3之連接電阻之不均。 利地進行微影步驟之曝光。因此，可提高 靠性，且可提高丰 層間絕緣膜2之加 本實施形態1之特徵之一在於，直至層間絕緣臈2之中途 為止形成第1孔7,從而可使第丨孔7之底面與焊墊3之間的 層間絕緣膜2之臈厚㈣’作為本實施形態〗的半導體裝置 之構造，顯然存在如下構造，即，與層間絕緣臈2之半導 體基板1鄰接之面反映第丨孔7之底面與半導體基板丨之第i 面la之階差，從而成為階差形狀。亦即，於未形成有第^ 孔7之區域中，半導體基板丨之第丨面13成為半導體基板丨與 層間絕緣膜2之邊界，於形成有第丨孔7之區域中，半導體 基板1之第1面la成為第1孔7之底面與層間絕緣膜2之邊 界。於當前情況下，越過半導體基板！之第1面4直至層間 絕緣膜2之中途為止形成有第1孔7之底面，故與層間絕緣 膜2之半導體基板1鄰接之面成為階差形狀。 本實施形態1的半導體晶片以上述方式而構成，以下， 對於其製造方法，參照圖式來說明。 首先’準備半導體基板1。此時’半導體基板1成為大致 圓盤狀之半導體晶圓之狀態，於該半導體晶圓上形成有複 數個晶片區域。以下所示之步驟中，於半導體晶圓之狀態 下加工半導體基板1。 如圖3所示，於半導體基板1之第1面la上使用通常之 MISFET形成技術而形成複數個半導體元件（未圖示），且於 130529.doc •23· 1357111 形成有該半導體元件之半導體基板丨之第丨面1&上形成層間 絕緣膜2。層間絕緣膜2例如藉由氧化矽膜而形成。於該層 間絕緣膜2上遍及多層而形成佈線（未圖示），以該佈線將複 數個半導體元件間進行連接。並且，於層間絕緣膜2之表 面上，形成經由形成於層間絕緣膜2之内部的佈線而與半 導體元件電性連接之焊塾3。焊墊3例如係由紹膜形成。 當半導體基板1例如薄型化至10 μιη〜5() μπι左右時，下述 步驟中形成的貫通電極之深度會變淺，從而使得加工難度 降低’但隨著半導體基板1之薄型化，會導致因半導體基 板1之強度下降以及半導體基板1之翹曲所引起之良率降 低。 因此’本實施形態1中，如圖4所示，於形成焊塾3之層 間絕緣膜2之表面上塗佈黏接層4，例如，將石英或玻璃、 石夕基板等構成之支持基板5與半導體基板1貼合。將支持基 板5貼合於半導體基板1，藉此可抑制半導體基板1之薄型 化所導致的強度下降以及半導體基板1之翹曲。又，黏接 層4具有將支持基板5與半導體基板1黏接之功能，並且具 有保護形成於半導體基板1上之積體電路之功能。 其次’如圖5所不’對半導體基板1之第2面lb實施背面 研磨處理，使半導體基板1之厚度變薄。背面研磨處理可 藉由研削或研磨而實施。背面研磨處理後之平坦性影響到 形成於半導體基板1之第2面lb上的貫通電極之精度，故於 實施背面研磨處理後，較理想的是實施乾式拋光、Μ刻、 或 CMP(Chemical Mechanical Polishing，化學機械研磨）法 130529.doc -24- 1357111 之研磨’以使半導體基板1之第2面lb平坦化。 繼而，如圖6所示，於半導體基板丨之第2面16上塗佈光 阻膜6。並且，使用光微影技術使光阻膜ό圖案化。圖案化 係以使與光阻膜6之焊墊3相對之位置上形成開口部心之方 • 式而進行。作為將光阻膜6塗佈於半導體基板丨之第2面比 上的方法，例如可使用旋轉塗佈法。進而，光阻膜6圖案 化時開口部6a之形成位置係經紅外顯微鏡確認形成於半導 Φ 體基板1之第1面13上的半導體元件之圖案（元件圖案）而決 定。並且，將圖案化之光阻膜6作為遮罩來蝕刻由矽構成 之半導體基板1。 即，如圖7所示，形成從由矽構成之半導體基板丨之第2 面lb到達層間絕緣膜2之第丨孔7。該蝕刻係非等向異性蝕 刻，例如藉由 ICP-RIE(Inductivelye〇upledplasmaReactive ion etching，電感耦合電漿蝕刻）而進行。作為蝕刻氣體， 使用的是SF6與C4Hs。通常，於矽之乾式蝕刻中，氧化矽 φ 膜成為蝕刻阻止層。因此，在以SFe與qH8進行之蝕刻 中，以氧化矽臈為主成分之層間絕緣臈2中之蝕刻停止。 此時的第1孔7之深度藉由半導體基板丨之厚度而決定。 . 其次，如圖8所示，在去除經圖案化之光阻膜6後，不形 • 成新的光阻膜之遮罩，而是使用SFe與c4h8中混有C3f8、
Ar、chf4之混合氣體作為蝕刻,氣體，-I蝕刻至在第⑺ 7之底面露出之層間絕緣膜2之中途為止。即，以由矽構成 U導體基⑻上之第…作為遮軍 來蝕刻於第1孔7之底面露出之層間絕緣膜2。藉此，可使 130529.doc 25· 1357111 存在於第1孔7之底面與焊墊3之間的層間絕緣膜2之膜厚實 現薄膜化。即，本實施形態1之特徵之一在於，設法實施 以下步驟：以由矽構成之半導體基板1及形成於該半導體 基板1上之第1孔7作為遮罩，來蝕刻於第1孔7之底面上露 出之層間絕緣膜2。以第1孔7作為遮罩設法蝕刻層間絕緣 膜2 ’由此，層間絕緣膜2之蝕刻係以與形成於由矽構成之 半導體基板1上之第1孔7之底面的孔徑（圖7參照）相等之孔 徑而進展。因此，如圖8所示，對層間絕緣膜2蝕刻而形成 之第1孔7之底面與圖7所示之蝕刻矽而形成之第1孔7之底 面的孔徑大致相等。再者，藉由實施該步驟，於未形成有 第1孔7之區域中’半導體基板1之第1面1&成為半導體基板 1與層間絕緣膜2之邊界，於形成有第1孔7之區域中，半導 體基板1之第1面la成為第1孔7之底面與層間絕緣膜2之邊 界。於當前情況下’越過半導體基板1之第1面1&直至層間 絕緣膜2之中途為止形成有第1孔7之底面，故與層間絕緣 膜2之半導體基板1鄰接之面成為階差形狀。 設法姓刻至從第1孔7露出之層間絕緣膜2之中途為止， 藉此可取得如下效果，即，可使存在於第丨孔7之底面與焊 塾3之間的層間絕緣膜2之臈厚實現薄膜化，且亦可取得以 下所示之效果。 在對由石夕構成之半導體基板1進行钱刻以形成第1孔7之 步驟中’為了使第1孔7之底面完全露出而進行過姓刻。亦 即，於半導體基板1上形成有複數個第丨孔7,但此時，根 據形成上述第1孔7之部位不同而使得蝕刻速率產生差異。 130529.doc -26- 1357111 例如，對於形成於某區域上之第丨孔7，蝕刻充分地進行， 從而於第1孔7之底面露出層間絕緣膜2，但對於形成於另 外某區域上之第1孔7,蝕刻不充分，從而產生層間絕緣膜 2不露出之狀況。於此情形時，若進行過蝕刻則會在矽 之蝕刻不充分的第1孔7之底面上殘存有矽。由此，可能導 致其後無法形成正常的貫通電極。因此，藉由過姓刻，於 蝕刻不充分之區域的第1孔7之底面上亦會完全去除矽從 而於第1孔7之底面上露出層間絕緣膜2。 然而，若進行過蝕刻，則於蝕刻充分進行著的第丨孔7中 會產生凹槽之問題。即，若於蝕刻充分進行著的第1孔7中 再進行矽之蝕刻，則會於第丨孔？之底面露出成為蝕刻阻止 層之層間絕緣臈2，從而深度方向上不進行蝕刻。但從第i 孔7之底面向橫方向（側方向）上矽受到侵蝕而產生凹槽。產 生凹槽後，會導致半導體裝置之不良。 此處，於本實施形態丨中，在對由矽構成之半導體基板1 進行蝕刻而形成第丨孔7之後，將該第丨孔7作為遮罩而進行 層間絕緣膜2之银刻，藉此形成同徑之S 1孔7。因此，即 便不進仃由矽構成之半導體基板1之過蝕刻，亦可藉由以 第1孔7作為遮罩之層間絕緣臈2之蝕刻，而去除矽之蝕刻 不充刀的第1孔7之底面上殘存之矽。亦即，在進行以氧化 矽T為主成分的層間絕緣膜2之蝕刻_，第㈤之底面上 ^里殘存之矽亦會被去除。由此，可抑制對由矽構成之半 導體基板1進行蝕刻而形成第1孔7之步驟中之過蝕刻。如 此，根據本實施形態1而可抑制過蝕刻，故可抑制蝕刻充 130529.doc •27· 1357111 分進行著的第1孔7中產生凹槽。 又’根據本實施形態i ’亦可取得其他效果。例如在 加工半導體基板1時’會於半導體基板1上產生應力從而 易產生半導體基板!之翹曲等問題 '然而，本實施形態ι 中’不將光阻膜用作遮罩，而是將形成於發上之第1?L7作 為遮罩’設法實施對在第1孔7之底面露出之層間絕緣膜2 進行蝕刻之步驟。如此’在不使用光阻膜而使矽露出之狀
態下進行乾式㈣冑，可緩和產生於半導體基板ι上之應 力（應力消除效果）。 繼而，如圖9所示，在包含第⑷内之半導體基…之第 2 面 lb上，例如，藉由CVD(ChemicalVap〇rD—，化 學氣相沈積）法而形成絕緣臈8。該絕緣膜8沿著第丨孔？之 底面及側面與半導體基板i之第2面15，以覆蓋該等面之方 式而形成》絕緣膜8具有下述之將貫通電極與半導體基板1 絕緣之功能。作為絕緣膜8，使㈣如氧切膜、氣化石夕 膜或者聚醯亞胺樹脂等。 其次，如圖10所示，於包含第丨孔7内之半導體基板丨之 第2面lb上所形成之絕緣膜8上，形成鋁膜9。該鋁膜9係用 以保護絕緣膜8而設置之膜，例如可藉由濺鍍法或蒸鍍法 而形成。 繼而，如圖U所示，於包含第丨孔7内之半導體基板1之 第2面lb上所形成之鋁膜9上，塗佈光阻膜ι〇。作為光阻膜 之塗佈方法，例如有旋轉之塗佈法與噴霧之塗佈法。對於 旋轉之塗佈法’ & 了沿著第UL7之底面及側面而塗佈光阻 130529.doc -28 · 膜10’故較理想的是使用可塗佈成膜厚5μιη〜3〇μπι之光阻 膜10。進而’若光阻膜Η)中殘留有氣泡，則難以進行光微 影技術之曝光處理，從而產生圖案化不良H較理相 的是藉由真空脫泡而去除綠膜丨时之氣泡。對於喷霧之 塗佈法’其與旋轉之塗佈法不同，其係沿著第【孔?來塗佈 光阻膜10。 其後，如®丨2所示，使^微影技術進行的光阻膜1〇之 圖案化係以於第UL7之底面形成開口部心之方式而進 行。該開口部10a之孔徑形成為小於第丨孔7之孔徑。並 且，從該開口部10a露出鋁膜9。 其次，如圖13所示，從形成於光阻臈1〇上之開口部i〇a 露出之鋁膜9經蝕刻而去除。藉此，於開口部1〇a上，形成 於鋁膜9之下層的絕緣膜8會露出。鋁膜9之蝕刻例如可使 用以磷酸為主成分之蝕刻液或者稀氫氟酸等。 繼而，如圖14所示，從開口部1〇a露出之絕緣膜8及形成 於絕緣膜8之下層的層間絕緣膜2均經蝕刻而去除。藉此， 可於第1孔7之底面上形成較第丨孔7之孔徑小的第2孔11。 於該第2孔11之底面上露出有焊墊3 ^在絕緣膜8及層間絕 緣膜2之蝕刻中，使用以CHF3及為主成分之混合氣體 作為蝕刻氣體。於該蝕刻步驟中，光阻膜丨〇亦有若干被蝕 刻。 此處，本實施形態1中，如圖8所示，直至層間絕緣膜2 之中途為止形成第1孔7,從而可使第丨孔7之底面與焊墊3 之間的層間絕緣膜2之膜厚變薄。因此，當欲形成從該第^ 130529.doc •29· 1357111 孔7之底面到達焊墊3之第2孔u時，僅使用1次光阻膜1〇之 遮罩即可形成到達焊墊3之第2孔11。亦即，當欲形成第2 孔11時’殘存於第1孔7之底部與焊墊3之間的層間絕緣膜 2、與形成於上述第1孔7之底面上的絕緣膜8合併後的膜 厚，可作為第1次用作遮罩之光阻膜1〇消失之前可形成第2 孔11之膜厚。藉此，可改善由於以下原因而導致的第2孔 11之加工不良，即，複數次的遮罩之對準偏移會導致層間 絕緣膜2之加工過程中第2孔11之底面粗糙，從而無法順利 地進行微影步驟之曝光。 其-人，如圖15所示，去除圖案化之光阻膜1〇。光阻膜⑺ 之去除例如藉由有機溶劑之利用及氧灰化而進行。然後， 如圖16所示，去除形成於光阻膜1〇之下層的絕緣膜保護用 之銘膜9。此時，於第2孔11之底部上形成有由銘膜構成之 焊塾3，但由於在焊塾3之表面上形成有通常的鈦/氮化鈦 膜等障壁導體臈，故焊墊3不會被蝕刻。 繼而’如圖17所示，在第2孔11之底面及側面、經由絕 緣膜8之第1孔7之底面及侧面、進而經由絕緣膜8之半導體 基板1之第2面lb上，开<ι^、/：2>θ 成仔a日層12。仔晶層12例如可使用 滅鍵法而形成。作為仔晶層12，考慮例如由欽膜⑺膜）與 金膜（域）構成之積層膜。此時，為了麵與絕緣膜8、 金膜之密著性，鈦膜之厚度形成為⑽㈣〜叩左右， 金膜作為電鍍膜之基底膜（電極臈），其厚度為0·3 μΐη〜2μιη 左右即可。作為仔晶層12，除鈦臈與金膜之積層膜之外， 亦可使用例如鉻膜（Cr膜）與金膜之積層膜。 130529.doc 1357111 其次，如圖18所示’塗佈光阻膜13後，使用光微影技術 使光阻膜13圖案化》圖案化係以使第丨孔7及第2孔丨丨内、 進而半導體基板1之第2面lb上之佈線形成區域露出之方式 而進行。 繼而’如圖19所示，於從圖案化之光阻膜13上露出之仔 晶層12上形成電鍍膜14。電鍍膜14例如係可藉由電解電鍵 法而形成。藉此，可於第1孔7及第2孔11内、進而半導體 基板1之第2面lb上之佈線形成區域上，形成由仔晶層a與 電鍍膜14構成之導體膜15。關於電鍍膜14之膜厚，考慮到 電氣電阻，較理想的是1 μιη以上，但電鍍膜丨4之膜厚藉由 貫通電極之内徑而決定’故將貫通電極之内徑調整成特定 之徑長。電鍍膜14例如由金膜形成，亦可藉由除電解電錢 法之外的無電解電鑛法或滅锻法而形成。再者，除金膜之 外’亦可考慮金膜與銅膜（Cu膜）之積層膜作為電鍍膜14, 從積層半導體晶片之Sip構造之觀點而言，電鑛膜14之表 面較理想的是金膜。 其後，如圖20所示，藉由利用有機溶劑及氧灰化而去除 光阻膜13。並且，如圖21所示，在半導體基板丨之第2面115 上塗佈光阻膜1 6之後’藉由光微影技術而使光阻膜16圖率 化。光阻膜16之圖案化係以覆蓋第！孔7 '第2孔丨丨及形成 於半導體基板1之第2面lb上的佈線形成區域之方式而實 施。 其次’如圖22所示，去除從圖案化之光阻膜16上露出之 仔晶層12。仔晶層12係由鈦膜與金膜之積層膜所構成，故 130529.doc -31 - 1357111 使用鈦膜用之蝕刻溶液與金膜用之蝕刻溶液而去除各個 膜。作為金膜用之蝕刻溶液，考慮例如碘與碘化銨之混合 液，作為鈦膜用之蝕刻溶液，考慮例如氫氟酸，但只要能 進行蝕刻，則亦可為其他蝕刻溶液。 繼而，如圖23所示，去除圖案化之光阻膜16，由此結束 半導體基板1之於半導體晶圓狀態下之加工。藉此，可形 成連接於焊墊3之貫通電極17。並且，如圖24所示，剝除 對半導體基板1進行支持之支持基板5。例如，若將半導體 基板1與支持基板5加以黏接之黏接層4具有熱可塑性之性 質，則藉由對半導體基板1進行加熱而剝除半導體基板丨與 支持基板5。從支持基板5上剝除半導體基板丨之後，將半 導體晶圓狀態下的半導體基板1切割而單片化為半導體晶 片。對半導體晶片之單片化亦可在將半導體基板i貼附於 支持基板5上之狀態下進行，但會連同支持基板5而戴斷， 故無法進行支持基板5之再利用。因此，在將半導體基板】 從支持基板5上剝除後，由於半導體基板丨較薄，故操作 (搬送）困難，但藉由對支持基板5之剝除並切割，而可進行 支持基板5之再利用。 最後，如圖25所示，對於經單片化之半導體晶片在形 成於層間絕緣膜2之表面的焊墊3上，例如以柱狀凸起法= 形成柱狀凸起電極18。凸起電極之形成方法可使用焊膏凸 起法（Solder Paste Bump)、電鍍法、或者蒸鍍法等。 以此，可形成本實施形態1的半導體晶片。根據本實施 形態1，越過由矽構成之半導體基板丨直至層間絕緣臈^之 130529.doc -32- 1357111 中途為止形成第1孔7,藉此，使第丨孔7之底面與焊墊3之 間的層間絕緣膜2之膜厚變薄。因此，在形成從第丨孔7之 底面到達焊墊3之第2孔II時，層間絕緣膜2之膜厚變薄， 故加工步驟變得容易。具體而言，在層間絕緣膜2上形成 從第1孔7之底面到達焊墊3之第2孔丨丨時，可減少於層間絕 緣膜2上開口的光阻遮罩之形成次數。因此，可減少複數 -人的遮罩之對準偏移而導致的層間絕緣膜2之加工不良，
於將第1孔7及第2孔11作為貫通空間之複數個貫通電極17 中，藉由層間絕緣膜2之薄膜化而可進行貫通電極丨7之均 勻加工。 由此，可提高貫通電極17之可靠性，且可提高半導體裝 置之製造良率。進而’可抑制層間絕緣膜2之加工不良所 導致的第2孔11與焊塾3之連接不均，故可抑制貫通電極η 與焊墊3之連接電阻之不均。 又’於貫通電極17之形成步驟中，由於可減少加工不
均，故製程範圍（prGeess而gin)會增加，從而提高半導體 裝置之製造良率。 進而，由於並非以到達焊墊3之方式形成大徑之第u 二’而是形成較第1孔7之孔徑小的第2孔i ι並與焊塾⑷ 者’故可使支持焊墊3之層間絕緣膜2亦有較多殘留，從斤 料3之強度降低1，可提高於上形成㈣ 凸起電極18時之可靠性。 2孔&中在形成從第1孔7之底面到達焊墊3之第 時’層間絕緣膜2之膜厚會變薄，故加工步驟變得容 I3〇529.doc -33- 1357111 易。因此，可取得以下優點，即，可提高第2孔11之形成 步騍中之製造良率。另一方面，由於存在於第丨孔7與焊墊 3之間的層間絕緣膜2之膜厚會變薄，故可能會使得對焊墊 3進行支持的層間絕緣媒2之強度降低。然而，如本實施形 態1，即便層間絕緣膜2之膜厚變薄，當形成於第2孔11之 底面及側面上的導體膜15之膜厚與形成於層間絕緣膜2與 第1孔7之底部上的絕緣膜8合併後的膜厚、及第2孔11之孔 徑滿足特定之關係時，亦可抑制焊墊3之強度降低，故可 於焊墊3上正常地形成柱狀凸起電極18，以下對此進行說 明。 圖26係表示本實施形態i的半導體晶片之剖面圖其以 特定部位之尺寸作為變數而表示。具體而言，將形成於第 2孔11之底面及側面上的導體膜15(電鍍膜14與仔晶層丨之合 併後的膜）之膜厚設為a，將存在於第丨孔7與焊墊3之間的 層間絕緣膜2之膜厚與形成於第丨孔7之底面上的絕緣膜8之 膜厚合併後的膜（所謂底部絕緣膜）之膜厚設為b。進而，將 第2孔11之孔經設為〇。 圖27係表示圖26所示之變數a、卜c間的關係之圖表。 於圖27中’橫軸表示相對於整個膜厚（a+b)的導體膜”之膜 厚（a)又縱軸（左側）表示相對於整個膜厚（a+b)的底部絕 緣膜（層間絕緣膜2與絕緣膜8)之膜厚（b)，縱轴（右側）表示 相對於整個膜厚（a+b)的第“⑶之孔徑⑷。如圖27所示， 可知’根據變Sa、b、。之值而可分類為4個區域（區域工〜區 域IV)，該4個區域包含：於焊墊3上可正常地形成柱狀凸 130529.doc -34- 1357111 起電極18之區域、以及於焊墊3上無法正常地形成柱狀凸 起電極18之區域。再者，由於圖27中焊墊3之膜厚根據設 計規則而決定’故考慮為固定之棋厚。 首先，對區域I進行說明。圖28係表示區域】中包含變數 a、b、c之關係時的半導體晶片之構成之示圖。圖“表示 導體膜I5之膜厚a相對於第2iU之孔徑c充分厚、且底部 絕緣膜之膜厚b足以維持焊墊3之強度之情形。由此可知， 區域I所包含之構成中，於焊墊3上可正常地形成柱狀凸起 ’電極18。 繼而，對區域II進行說明。圖29係表示區域π中包含變 數a、b、c之關係時的半導體晶片之構成之示圖。圖“所 不之半導體晶片之構成中，底部絕緣膜之膜厚5具有用以 維持焊墊3之強度的充分之膜厚，但導體膜15之膜厚&相對 於第2孔11之孔徑c變薄。因此，在谭墊3上按壓柱狀凸起 電極18時，導體膜15會產生變形而導致柱狀凸起電極18與 導體膜15之電性連接不.良。由此可知，區域π所包含之構 成中於&堅3上無法正常地形成柱狀凸起電極η。 其次，對區域ΙΠ進行說明。圖3〇係表示區域m中包含變 數a、b、c之關係時的半導體晶片之構成之示圖。圖％所 不之半導體晶片之構成中’相對於第2iU1之孔徑。而言， 導體臈15之膜厚a變得充分厚，但底部絕緣膜之膜厚b變 薄=此，在焊墊3上按壓柱狀凸起電極18時，底部絕緣 臈對焊塾3之支持不充分而於構成底部絕緣膜之層間 ，邑緣膜2上會產生裂縫19。自此可知，區域出所包含之構 I30529.doc •35- 1357111 成中，於焊墊3上無法正常地形成柱狀凸起電極18。 繼而，對區域IV進行說明。圖31係表示區域…中包含變 數a' b、c之關係時的半導體晶片之構成之示圖。圖3丨所 不之半導體晶片之構成中，相對於第2孔11之孔徑c而言， 導體膜15之膜厚a變薄’進而，底部絕緣膜之膜厚b亦變 薄。因此，在焊墊3上按壓柱狀凸起電極18時導體膜b 會產生變形而導致柱狀凸起電極18與導體膜15之電性連接 不良，並且底部絕緣膜對焊墊3之支持不充分，從而於構 成底部絕緣膜之層間絕緣膜2上會產生裂縫19。由此可 知，區域IV所包含之構成中，於焊墊3上無法正常地形成 柱狀凸起電極18。 根據以上所述可知，為了於嬋墊3上正常地形成柱狀凸 起電極18，必須使變數a、b、c之關係包含於區域艸。因 此，本實施形態1中，越過由矽構成之半導體基板丨直至層 間絕緣臈2之中途為止形成第1孔7，從而取得使第丨孔7之 底面與焊墊3之間的層間絕緣膜2之膜厚變薄之構成，另一 方面，以使變數a、b、c之關係包含於區域之方式，來 規定各個部位之尺寸。藉此，可使第2孔u之形成步驟變 付谷易’並且可充分保持焊塾3之強度，以於焊塾3上正常 地形成柱狀凸起電極18。具體而言，由圖27可知，將形成 於第2孔11之底面的焊墊3上之導電膜15的膜厚設為&，將 形成於第1孔7之底面與焊墊3之間的層間絕緣膜2之膜厚與 形成於第1孔7之底面上的絕緣膜8之臈厚合併後的臈厚設 為b ’此時，使至少a/(a+b)之值為o.u以上而構成，由此 130529.doc -36- 1357111 可充分確保焊墊3之強度。 此處，本實施形態1中，對以下構成進行說明，即如 圖26所示，於第2孔11之底面及側面上形成導體膜15，且 於第2孔11之内部存在空洞。然而，如圖32所示可使導 體膜15之膜厚變厚且填充於孔徑小的第：孔丨丨之内部而形 成導體膜1 5。於此情形時，焊墊3與層間絕緣膜2 _併受到 第2孔11内部所埋入的導體膜15之支持，故可進一步抑制 焊墊3之強度降低。此時，由於在較第2孔11之孔徑大的第 1孔7之内部插入有形成於其他半導體晶片上之柱狀凸起電 極1 8，所以毫無疑問會成為空洞。 (實施形態2) 於上述實施形態1中，對如微電腦晶片般形成高積體電 路之半導體晶片進行了說明，但本實施形態2中，對如插 入式晶片之用以再佈線之半導體晶片進行說明。 例如，在將複數個半導體晶片三維積層時，配置於下側 之半導體晶片上所形成之貫通電極内，變形插入有配置於 上側之其他半導體晶片上所形成之柱狀凸起電極，從而將 上下側之半導體晶片電性連接。此時，多數情況下，配置 於上側之半導體晶片與配置於下側之半導體晶片分別具有 形成有不同積體電路之不同功能。因此，上下側之半導體 B曰片刀別具有不同之布局圖案。由此，配置於下側的半導 體晶片之貫通電極之位置與配置於上側的半導體晶片之柱 狀凸起電極之位置並不—m。於此情形時上下側 之半導體晶片間所插入之半導體晶片係插入式晶片。即， 130529.doc -37- 1357111 入式晶片以使與配置於上側的半導體晶片之柱狀凸起電 極之形成位置相—致的方式形成貫通電極，且將配置於上 側之半導體晶片與插入式晶片相連接。並且，於插入式晶 片内$成與上述貫通電極連接之佈線且與該佈線連接 之柱狀凸起電極以與下側的半導體晶片之貫通電極之形成 位置相-致的方式而形成。藉此，將形成於插入式晶片上 之柱狀凸起電極與形成於下側半導體晶片上之貫通電極相
連接。以此，即便配置於上側的半導體晶片上所形成之柱 狀凸起電極之配置位置與配置於下側的半導體晶片上所形 成之貫通電極之配置位置有所偏移，亦可藉由於上下側半 導體晶片間夾入插入式晶片而將上下側的半導體晶片電性 連接。 其次，參照圖式來說明插入式晶片之構成。使本實施形 態2的插入式晶片與上述實施形態丨的半導體晶片具有大致 相同之構成。圖33係表示本實施形態2的半導體晶片之平 面圖。-該圖33係從半導體基板丨之第2面（背面）ib=之上方 觀察半導體晶片之一部分的示圖。如圖33所示半導體晶 片係由矩形形狀之半導體基板丨構成，於半導體基板丨之第 2面卟上形成有複數個貫通電極17β並且，複數個貫通電 極丨7分別連接於由導體膜15構成之佈線，藉由該等佈線而 於半導體基板1之第2面lb上形成佈線圖案。 剖面圖。如 圖34係表示以圖33之A-A線截斷後之剖面的 圖34所示，本實施形態2的半導體晶片與圖2所示之上述實 施形態1的半導體晶片之不同點在於，本實施形態2中，貫 130529.doc -38- 1357111 通電極17之形成位置與柱狀凸起電極18之形成位置的相對 位置不同。此情況下，即便在配置於上側之半導體晶片上 所形成的柱狀凸起電極之配置位置、與配置於下側之半導 體晶片上所形成的貫通電極之配置位置有所偏移時亦可 藉由在上下半導體晶片間夹入本實施形態2的插入式晶片 而將上下側的半導體晶片電性連接。貫通電極】7與柱狀凸 起電極18藉由焊墊3及佈線而電性連接著。然而亦存在 貝通電極17之形成位置與柱狀凸起電極以之形成位置相等 之情形。 進而’如微電腦晶片般形成有高積體電路之半導體晶片 與插入式片之不同點在於，層間絕緣膜2之膜厚。如微 電腦晶片般形成有高積體電路之半導體晶片之佈線中，較 多的層間絕緣膜2之膜厚變厚。相對於此，本實施形態之的 插入式晶片由於以再佈線為目的，故其特徵在於，形成於 層門、’邑緣膜2内部之佈線為單層，且層間絕緣膜2之膜厚比 較薄。其他據成與上述實施形態i大致相同。 本實&形L 2的插入式晶片係以上述方式而構成，以下 對其製造方法進行說明。本實抱形態2的製造方法亦與上 述實施形態1相同’主要對其特徵點進行說明。如圖3〜圖7 所不①成從半導體基板1之第2面lb到達層間絕緣膜2之 第1孔7其後，如圖35所示，去除形成於半導體基板丨之 第2面lb上的光阳描< ^ 卩膜6。此處’本實施形態2中，與上述實 ^ ^層間絕緣膜2之膜厚較薄，進而從使第2孔 之加工步驟谷易進行之觀點而言，例如，如圖36所示，亦 130529.doc •39- 。’夕構成之半導體基板1及形成於半導體基板1上之第 1孔7作為遮罩，對在第1孔7之底面露出之層間絕緣膜2進 行蝕刻，直至該層間絕緣膜2之中途為止。即，本實施形 悲2中亦可具有與上述實施形態1相同之步驟。 另一方面，於本實施形態2中，只要層間絕緣膜2之膜厚 充刀4，且於第2孔之加工步驟中亦不會有問題之限度 内，則如圖37所示，亦可不進行層間絕緣膜2之蝕刻。 其後，實施從圖9至圖24所示之步驟。然後，如圖34所 不，在與貫通電極17相對之位置所不同的位置上形成柱狀 凸起電極18，但是，有時會在與貫通電極17相對之位置上 形成柱狀凸起電極18。以此，可形成本實施形態2的插入 式曰曰片。根據本實施形態2，由於層間絕緣膜2之膜厚充分 薄’故在由矽構成之半導體基板1上形成第1孔7之後，未 必需要對在該第1孔7之底面露出的層間絕緣膜2進行蝕 刻°然而’從使第2孔11之加工容易進行之觀點而言，亦 即’當層間絕緣膜之膜厚在無法以1次光微影技術而形成 第2孔11之程度時，較理想的是，對在第1孔7之底面露出 的層間絕緣膜2進行蝕刻’直至該層間絕緣膜2之中途為 止’藉此使層間絕緣膜2之膜厚進一步變薄。如上所述， 本申請案之發明可根據形成於半導體基板1上的層間絕緣 膜2之膜厚而靈活地應對。再者’本實施形態2亦可取得與 上述實施形態1相同之效果。 (實施形態3) 上述實施形態1中，對使用絕緣膜8之例進行了說明，本 130529.doc • 40· 1357111 實施形態3中，對使用感光性絕緣膜取代絕緣膜8之例進行 說明。以下，對本實施形態3的半導體晶片之製造方法進 行說明。 藉由實施圖3至圖7所示之步驟而形成從半導體基板1之 第2面1 b到達層間絕緣膜2之第1孔7。並且，如圖3 8所示， 在去除光阻膜6之後’將由矽構成之半導體基板1及形成於 半導體基板1上之第1孔7作為遮罩，對在第1孔7之底面露 出的層間絕緣膜2進行蝕刻，直至該層間絕緣膜2之中途為 止。 其次，如圖39所示，於包含第1孔7内之半導體基板】之 第2面lb上，形成感光性絕緣膜8a。該感光性絕緣膜83沿 著第1孔7之底面及側面與該半導體基板1之第2面lb，以覆 蓋該等面之方式而形成。感光性絕緣膜8a具有下述的使貫 通電極與半導體基板1絕緣之功能。 繼而’如圖40所示，使用光微影技術而使感光性絕緣膜 8a圖案化。圖案化係以使第1孔7之底面上形戒開口部i〇a 之方式進行。作為光微影技術中之曝光裝置，使用步進裝 置及雷射曝光裝置等。 其後，如圖41所示，將從開口部1 〇a露出之層間絕緣膜2 全部蝕刻而去除。藉此，可於第1孔7之底面上形成較第1 孔7之孔徑小的2孔11。於該第2孔11之底面上露出有焊墊 3 〇 此處，本實施形態3中，如圖3 8所示，直至層間絕緣膜2 之中途為止形成第1孔7，藉此可使第1孔7之底面與焊墊3 130529.doc 1357111 之間的層間絕緣膜2之膜厚變薄。因此，在形成從該第1孔 7之底面到達焊墊3之第2孔11時，僅使用1次感光性絕緣膜 8 a之遮罩即可形成到達焊墊3之第2孔丨丨。亦即，當欲形成 第2孔11時，將殘存於第丨孔7之底部與焊墊3之間的層間絕 緣膜2之膜厚作為用作遮罩的感光性絕緣膜8a消失之前可 形成第2孔11之膜厚。 其後，實施圖17〜圖25所示之步驟，藉此可製造實施形 態3的半導體晶片。 本實施形態3之特徵在於使用感光性絕緣膜8a。上述實 施形態1中’於第1孔7之内部形成絕緣膜8及鋁膜9之後， 於鋁膜9上形成光阻膜1〇。並且，在光阻膜1〇上形成開口 部l〇a之後，對從開口部10a露出之鋁膜9、絕緣膜8及層間 絕緣膜2進行蝕刻，藉此形成從第丨孔7之底面到達焊墊3為 止的第2孔11 ^此處，絕緣膜8具有使貫通電極口與半導體 基板1絕緣之功能，光阻膜1〇具有形成開口部10a之功能。 因此，本實施形態3中，使用感光性絕緣膜h作為一併具 有上述的絕緣膜8之功能與光阻膜丨〇之功能之膜。上述實 施形態1中，必須具有形成絕緣膜8與光阻膜1〇之步驟，但 本實施形態3中’可將該等步驟替換為感光性絕緣膜^之 形成步驟。即，根據本實施形態3，具有可使半導體晶片 之製造步驟簡化之優點。使用感光性絕緣膜&可使步驟簡 化之優點’藉由與本中請發明之特徵之—的步驟併用而可 實現，即’使帛1孔7之底面與焊墊3之間的層間絕緣膜2之 膜厚變薄之步驟。 130529.doc •42· 1357111 亦即，感光性絕緣膜ga之抗钱刻性低，但由於第1孔7之 底面與;fcp塾3之間的層間絕緣膜2之膜厚變薄，故可在感光 性絕緣臈8a消失之前，於層間絕緣膜2上形成第2孔u ^ 感光性絕緣膜8a係取代絕緣膜8之膜，於形成第2孔丨丨之 後亦需使其殘存於半導體基板丨上。亦即，必須使感光性 絕緣膜8a不會因以感光性絕緣膜8a為遮罩之層間絕緣膜2 之蝕刻而消失。考慮到該情況，本申請發明之特徵之一在 於，追加使第1孔7之底面與焊墊3之間的層間絕緣膜2之膜 厚變薄之步驟，從而產生使用感光性絕緣膜8a之有用性。 例如為了簡化步驟而使用感光性絕緣膜8a時，若不實施 本申叫發明之特徵之一的使第丨孔7之底面與焊墊3之間的 層間絕緣膜2之膜厚變薄之步驟，則會對厚的層間絕緣膜2 進行姓刻’於該厚的層間絕緣膜2蝕刻之中途，抗蝕刻性 低的感光性絕緣膜8a會消失，從而使用感光性絕緣膜心之 優點消失。 根據以上所述，使用感光性絕緣膜8a所產生的步驟簡化 之優點’藉由實施本申請發明之特徵之一的步驟而獲得， 即，使第1孔7之底面與焊墊3之間的層間絕緣膜2之膜厚變 薄之步驟。進而，使用感光性絕緣膜8a之優點在於，當形 成第2孔11時，僅蝕刻層間絕緣膜2即可。即，對於上述實 施形態1，必須對存在於光阻膜1〇之下層的絕緣膜8與層間 絕緣膜2合併後的膜進行蝕刻，但本實施形態3中由於感 光性絕緣膜8a本身為遮罩，故在形成第之孔丨丨時，僅蝕刻 形成於感光性絕緣膜8a之下層的層間絕緣膜2即可。因 130529.doc -43· 1357111 此，對第2孔Π加工時欲去除的膜之膜厚變薄故第2孔11 之加工步錄變得更容易。再者，本實施形態3亦可取得與 上述實施形態1相同之效果。 (實施形態4) 本實施形態4中，例如，對上述實施形態1〜3中製造的半 導體aa片經二維積層而形成的SiP構造之半導體裝置進行 說明。 圖42係表示本實施形態4的半導體裝置之剖面圖。如圖 42所示’例如’將由微電腦晶片構成之半導體晶片2〇3與 由SDRAM構成之半導體晶片2〇c經由進行再佈線之作為插 入式晶片的半導體晶片2〇b而三維積層著。並且，所積層 之3個半導體晶片20a〜20c搭載於佈線基板21上。 由微電腦晶片構成之半導體晶片20a係形成有高積體電 路之半導體晶片，其上形成有貫通電極17a與柱狀凸起電 極18a。同樣地，由SDRAM構成之半導體晶片2〇c係形成 有高積體電路之半導體晶片，其上形成有貫通電極17c與 柱狀凸起電極18c。另一方面，半導體晶片2〇b係插入式晶 片，其上形成有貫通電極17b與柱狀凸起電極181?。並且， 於佈線基板21上搭載有半導體晶片2〇a，以使形成於半導 體晶片20a上之柱狀凸起電極18a與形成於佈線基板21上之 電極22電性連接。進而，於半導體晶片2〇a上搭載著半導 體晶片20b。此時’半導體晶片2〇a與半導體晶片2〇b之電 性連接，係藉由將形成於半導體晶片2〇b上之柱狀凸起電 極18b插入至形成於半導體晶片2〇a上之貫通電極na中而 130529.doc -44 - 1357111 進行》進而，於半導體晶片20b上，搭載著半導體晶片 20c °並且’半導體晶片2〇b與半導體晶片2〇€;之電性連 接’係藉由將形成於半導體晶片2〇c上之柱狀凸起電極l8c 插入至形成於半導體晶片20b上之貫通電極17b中而進行。 在與佈線基板21之搭載有半導體晶片2〇3〜2〇(;之面相反 側之一面上’形成有焊錫凸起電極23。該焊錫凸起電極23 經由佈線基板之内部而與電極22電性連接著。焊錫凸起電 極23具有用以與半導體裝置之外部電性連接之外部端子之 功能。 進而’以埋入至佈線基板2丨及半導體晶片2〇a〜2〇c之間 隙之方式形成封裝用黏接材24。密封用黏接材24具有如下 功能：提高半導體裝置之機械強度，提高半導體裝置之組 裝步驟之操作性，並且保護半導體裝置不受外部環境影 響。 本實施形態4的半導體裝置以上述方式而構成。以下， 對半導體晶片20a〜20c之積層方法進行說明。 例如，使用第1半導體晶圓作為半導體基板，對第丨半導 體晶圓上的各個晶片區域實施上述實施形態丨所說明之處 理，以形成貫通電極17a(第1貫通電極），該貫通電極na電 性連接於在第i半導體晶圓之各個晶片區域上所形成之第丄 焊墊。其後，使第1半導體晶圓單片化為複數個半導體晶 片而取得半導體晶片2〇a(第1半導體晶片卜並且於半導 體晶片20a中，在與貫通電極17a連接之一側的相反側之第 1焊墊上，形成柱狀凸起電極18a。 130529.doc -45- 1357111 同樣地，使用第2半導體晶圓作為半導體基板，對第2半 導體晶圓上的各個晶片區域實施上述實施形態2所說明之 處理，以形成貫通電極17b(第2貫通電極），該貫通電極丨^ 電丨生連接於在第2半導體晶圓之各個晶片區域上所形成之 第2焊墊。其後，使第2半導體晶圓單片化為複數個半導體 晶片而取得半導體晶片20b(第2半導體晶片）。並且，於半 導體晶片20b中，在與貫通電極17b連接之一側的相反側之 第2焊墊上’形成柱狀凸起電極18b。 繼而，於半導體晶片2〇a上，積層並電性連接半導體晶 片20b。該步驟係將形成於半導體晶片2〇b上之柱狀凸起電 極1 8b經加壓熔接而變形注入至形成於半導體晶片2〇a上之 貫通電極17a中進行的。如此，分別形成半導體晶片2〇a及 半導體晶片20b之後，可藉由積層而形成半導體裝置。再 者，於半導體晶片20b上積層半導體晶片2〇c之情形亦相 同。 其-人，對積層半導體晶片20a〜20c之其他方法進行說 明。例如，對第1半導體晶圓上的各個晶片區域實施上述 實施形態1所說明之處理，藉此形成貫通電極17a，該貫通 電極17a電性連接於形成在第丨半導體晶圓之各個晶片區域 上之第1焊墊，然後，在與貫通電極17a連接之一側的相反 側之上述第1焊墊上，形成柱狀凸起電極18a。如此亦可 於半導體晶圓之狀態下形成柱狀凸起電極18a。 同樣地，對第2半導體晶圓上的各個晶片區域實施上述 實施形態2所說明之處理，藉此形成貫通電極nb，該貫通 130529.doc -46- 1357111 妹7電性連接於形成在第2半導體晶圓之各個晶片區域 二之=塾’然後’在與貫通電極17b連接之—側的相反 側之第焊塾上，形成柱狀凸起電極18b。 其後，於第i半導體晶圓上，積層並電性連接上述第荇 導體晶圓。該步驟係將形成於第2半導體晶圓上之柱狀凸 起電極⑽經加壓炫接而變形注人至形成於第i半導體晶圓 上之貫通電極17a中進行的。如&，亦可於半導體晶圓之 狀態下積層。
f次’使㈣導體晶圓與第2半導體晶圓在積層化狀態 下早片化為半導體晶片。藉&，可獲得半導體晶片與 半導體晶片20b之積層構造。再者，對於在半導體晶片纖 上積層半導體晶片20c之情形亦相同。 以上，根據實施形態對本發明者完成之發明進行了具體 地說明，但本發明並非限定於上述實施形態，當然，於不 脫離其要旨之範圍内可進行種種變更。 最後，將專利文獻4(日本專利特開2〇〇5_93486號公報）與 本申請發明進行比較觀察。認為專利文獻4與本申請發明 在以下方面類似，即，藉由第丨孔及較該第〗孔之孔徑小的 第2孔而形成貫通電極、以及對在第丨孔之底面露出之層間 絕緣膜進行触刻。然而，專利文獻4中，以導體膜完全填 充於貫通電極之内部，本申請發明中，與之相比的不同之 處在於，貫通電極之内部形成有空洞。該不同點之差異較 大。即’本申請發明中採用之構造為，向貫通電極之内部 變形注入柱狀凸起電極，以此積層複數個半導體晶片。因 130529.doc • 47· 1357111 此，貫通電極之内部必須具有注入柱狀凸起電極之空間。 由此’形成在貫通電極中插入有柱狀凸起電極之第】孔。 此時，亦可以從貫通電極到達浑塾之方式形成第】孔。然 而在以到達焊墊之方式形成孔徑較大之第丨孔後，支持 详塾之層間絕緣膜會被去除，從而顯然存在痒塾之強度降 低的現象。因此，本申請發明中’直至半導體基板之中途 為止形成第1孔，且形成較第1孔之孔徑小的第2孔，作為 從上述第1孔之底面到達焊塾之孔。藉此可於第2孔之周 圍充分殘留有層間絕緣膜，故可防止详塾之強度降低。如 此以第1孔與第2孔來形成貫通電極之技術思想，在解決 因貝通電極之内部為空洞而產生的焊墊強度降低之問題時 有效。進而’焊塾強度降低之問題係在焊墊上形成柱狀& 起電極時之問題，，本申請發明之構成係以焊墊上形成 有柱狀凸起電極之構成作為前提。 相對於此，專利文獻4中，藉由第丨孔與較該第丨孔之孔 徑小的第2孔而形成貫通電極，但貫通電極之内部以導體 膜填充著。因此，焊塾之強度受到填充於貫通電極内部之 導體膜之支持’故不會產生原先的焊墊強度降低之問題。 進而，亦不存在於焊墊上形成柱狀凸起電極之構成，故焊 墊強度方面沒有問題。即，藉由第丨孔與較該第丨孔之孔徑 小的第2孔而形成貫通電極，其目的與效果於專利文獻々中 既無記載亦無提示。專利文獻4中，於第丨孔之侧面上形成 絕緣膜，此後，經對第2孔加工後，認為第2孔之孔徑僅變 小一與形成於第1孔之側面上的絕緣膜之膜厚相應之量。 130529.doc -48- 1357111 即，本申請發明與形成於第1孔之側面上的絕緣膜之臈厚 無關’而是設法形成較第1孔之孔徑小的第2孔作為從第i 孔之底面到達焊墊之孔。由此，認為專利文獻4中並不存 在容易想到本申請發明的發明動機之記載。
繼而’本申請發明之特徵在於，對在第1孔之底面露出 之層間絕緣膜進行蝕刻，以控制為設法使層間絕緣膜之膜 厚減少。如此以使存在於第丨孔與焊墊間的層間絕緣膜之 膜厚減少之方式加以控制，從而可取得以下優點：容易實 施對層間絕緣膜蝕刻而形成的第2孔之加工步驟，故可提 高形成第2孔之可靠性。 相對於此，專利文獻4中，對第！孔之底面露出之層間絕 緣膜進行㈣之方面與上所述類似，但專敎獻4中在 將形成P孔時使用之硬質遮罩去除時，於^孔之底面露 出之層間絕緣膜亦會附帶被钮刻。，專敎獻4中，對 在第1孔之底面露出之層間絕緣膜設法進行蝕刻以控制膜 厚之技術思想既無記載亦無提示，故認為並不存在容易想 到本申請發明之發明動機之記載。 如上所述，認為專利文齡4由 j又馱4中揭不有與本申請發明乍一 看類似之構成，但經詳細研究後 九说β ;传知，本申請發明與 專利文獻4具有完全不同之姑 " 』之技術思想，專利文獻4中並不存 在容易想到本申請發明之發 ,β 月勒機之s己載。由此認為，即 便疋本領域技術人員，亦雑拍祕由 丌難以根據專利文獻4之記載而容 易想到本申請發明》 [產業上之可利用性] 130529.doc -49- 【圖式^說W於製造半導體裝置之製造業中 圖1係表示本發 平面圖β 明之實施形態1的半導體晶片 之—部分 之 圖2係表示圖1之以Α_Α線截斷後之剖面的剖面圖。 圖3係表示實施形態1的半導體裝置之製造步 圖。 ν之剖面
圖4係表示繼圖3之後之半導體裝置之製造 &少邵的剖面 圖。 两 圖5係表示繼圖4之後的半導體裝置之製造步 /噼之剖面 圖。 圖6係表示繼圖5之後的半導體裝置之製造步 % <刮面 圖。 圖7係表示繼圖6之後的半導體裝置之製造步驟 面 圖。
圖8係表示繼圖7之後的半導體裝置之製造步驟之剖面 圖。 圖9係表示繼圖8之後的半導體裝置之製造步驟之剖面 圖。 圖1〇係表示繼圖9之後的半導體裝置之製造步驟之剖面 圖。 圖11係表示繼圖10之後的半導體裝置之製造步驟之剖面 圖。 圖12係表示繼圖11之後的半導體裝置之製造步驟之剖面 130529.doc -50- 圖13係表示繼圖12之後的半導體裝置之製造步驟之剖面 圖。 圖14係表示繼圖13之後的半導體裝置之製造步驟之剖面 圖。 圖15係表示繼圖14之後的半導體裝置之製造步驟之剖面 圖。 圖16係表示繼圖15之後的半導體裝置之製造步驟之剖面 圖。 圖17係表示繼圖16之後的半導體裝置之製造步驟之剖面 圖。 圖18係表示繼圖17之後的半導體裝置之製造步驟之剖面 圖。 圖19係表示繼圖18之後的半導體裝置之製造步驟之剖面 圖。 圖20係表示繼圖19之後的半導體裝置之製造步驟之剖面 圖。 圖21係表示繼圖20之後的半導體裝置之製造步驟之剖面 圖。 圖22係表示繼圖21之後的半導體裝置之製造步驟之剖面 圖。 圖23係表示繼圖22之後的半導體裝置之製造步驟之到面 圖。 圖24係表示繼圖23之後的半導體裝置之製造步驟之剖面 130529.doc • 51 · 1357111 圖 圖。係、表不繼圖24之後的半導體裝置之製造步驟之剖面 圖26係表示實施形態1的半導I* a y 鮮定邱从 导體日曰片之剖面®，其係將 特疋錢之尺寸表示為變數之示圖。 將 圖27係表示使用圖26所示 〈尺寸的特定關係之圖表。 圖8係表不圖27所示之區 成的剖面圖。 ….導體晶片之構 圖29係表示圖27所示之區域π中包含 3疋半導體晶片夕士a 成的剖面圖。 片之構 圖3 〇係表示圖27所示之區域IH中包含 '^千導體晶 成的剖面圖。 之構 之半導體晶片之構 圖31係表示圖27所示之區域IV中包含 成的剖面圖。 之剖面 圖 圖32係表示實施形態1之變形例的半導體沪置 圖0 圖33係表示實施形態2的半導體晶片之一部八 之平面 圖34係表示圖33之以A_A線截斷後之剖 J印的剖面圖。 圖35係表示實施形態2的半導體裝置之贺 圖 泉k步驟之剖面 圖 圖36係表示繼圖35之後的半導體裝置之製造步 驟之剖面 圖37係表示實施形態2之變形例的半導體挺 衣置之製造步 130529.doc -52- 1357111 驟之剖面圖。 圖38係表示實施形態3的半導體裝置之製造步驟之剖面 圖。 圖3 9係表示繼圖3 8之後的半導體裝置之製造步驟之剖面 圖。 圖40係表示繼圖39之後的半導體裝置之製造步驟之剖面 圖。 圖41係表示繼圖40之後的半導體裝置之製造步驟之剖面 圖。 圖42係表示實施形態4的半導體裝置之剖面圖。 【主要元件符號說明】 1 半導體基板 la 第1面 lb 第2面 2 層間絕緣膜 .3 焊墊 4 黏接層 5 支持基板 6 光阻膜 6a 開口部 7 第1孔 8 絕緣膜 8a 感光性絕緣膜 9 鋁膜 130529.doc -53- 1357111
10 光阻膜 10a 開口部 11 第2孔 12 仔晶層 13 光阻膜 14 電鍍膜 15 導體膜 16 光阻膜 17 貫通電極 17a 貫通電極 17b 貫通電極 17c 貫通電極 18 柱狀凸起電極 18a 柱狀凸起電極 18b 柱狀凸起電極 18c 柱狀凸起電極 19 裂縫 20a 半導體晶片 20b 半導體晶片 20c 半導體晶片 21 佈線基板 22 電極 23 焊錫凸起電極 24 密封用黏接材 130529.doc -54-

Claims (1)

  1. 十、申請專利範圍： 1' 種半導體裝置之製造方法’其特徵在於包括以下步 驟： (a) 在半導體基板之第1面上所形成之半導體元件上形 成層間絕緣膜’並且在上述層間絕緣膜之表面形成經由 形成於上述層間絕緣臈内部之佈線而與上述半導體元件 電性連接之焊墊； (b) 在與上述半導體基板之上述第1面相反侧之第2面上 形成第1光阻膜； (c) 以使在與上述焊墊對向之位置上具有第1開口部之 方式’將上述第1光阻膜圖案化； (d) 將形成有上述第丨開口部的上述第1光阻膜作為遮罩 來钱刻上述半導體基板，藉此於上述半導體基板形成在 底面露出上述層間絕緣膜之第1孔； (e) 去除上述第1光阻膜； (f) 蝕刻在上述第1孔之底面露出之上述層間絕緣膜， 藉此使上述第1孔之底面形成於上述層間絕緣膜上，且 係形成於較上述半導體基板與上述層間絕緣膜之邊界更 靠近上述焊墊之位置； (g) 於包含上述第1孔之内壁的上述半導體基板之上述 第2面上形成絕緣膜； (h) 於上述絕緣膜上形成第2光阻膜； (i) 以使在上述第1孔之底面具有較上述第1孔之孔徑小 的第2開口部之方式，將上述第2光阻膜圖案化； 130529.doc (j) 將形成有上述第2開口部的上述第2光阻膜作為遮罩 來蝕刻上述絕緣膜及上述層間絕緣膜，藉此形成於底面 露出上述焊墊之第2孔；及 (k) 於包含上述第1孔之内壁及上述第2孔之内壁的上述 半導體基板之上述第2面形成導體膜，並將上述導體膜 圖案化，藉此形成從上述半導體基板之上述第2面到達 上述第1面且電性連接於上述焊墊之貫通電極； 上述層間絕緣膜之上述半導體基板侧之面反映上述第 1孔之底面與上述半導體基板之上述第1面之階差而成為 階差形狀； 上述導體膜之表面反映上述半導體基板之上述第2面 與上述第1孔之底面之階差而成為階差形狀。 2·如請求項1之半導體裝置之製造方法，其中 上述導體膜之表面反映上述半導體基板之上述第2面 與上述第1孔之底面之階差、及上述第1孔之底面與上述 第2孔之底面之階差而成為階差形狀。 3. 如請求項1之半導體裝置之製造方法，其中 上述（f)步驟係將形成於上述半導體基板之上述第1孔 作為遮罩來蝕刻於上述第1孔之底面露出之上述層間絕 緣膜。 4. 如請求項3之半導體裝置之製造方法，其中 上述（f)步驟中，不使用新的光阻膜之遮罩，另一方 面，上述（d)步驟之蝕刻所使用之蝕刻氣體與上述（f)步驟 之蝕刻所使用之蝕刻氣體不同。 130529.doc 1357111 5. 如請求項1之半導體裝置之製造方法，其中 上述（d)步驟後的上述第1孔之底面孔徑與上述（f)步驟 後的上述第1孔之底面孔徑相等。 6. 如請求項1之半導體裝置之製造方法，其中 於上述（g)步驟後’殘留於上述第1孔之底面與上述焊 墊之間的上述層間絕緣膜、及形成於上述第1孔之底面 上之上述絕緣膜合併後的膜厚，係上述⑴步驟中用作遮 罩之上述第2光阻膜消失之前形成有上述第2孔之膜厚。 7. 如請求項1之半導體裝置之製造方法，其中 上述（c)步驟係使用紅外顯微鏡將上述第1光阻膜圖案 化，以使得在與上述焊墊對向之位置具有上述第〗開口 部。 8·如請求項1之半導體裝置之製造方法，其中進而包括以 下步驟： (l) 在與上述貫通電極連接之侧相反側之上述焊墊上形 成凸起電極。 9. 如請求項1之半導體裝置之製造方法，其中 上述貫通電極之内部為空洞。 10. 如請求項1之半導體裝置之製造方法，其中包括以下步 驟： (m) 對第1半導體晶圓中之各個晶片區域實施從上述 步驟至上述（k)步驟為止之處理，藉此形成第丨貫通電 極其係電性連接於在上述第丨半導體晶圓之各個晶片 區域所形成之第1焊墊，其後在與上述第丨貫通電極連接 130529.doc 1357111 之側相反側之上述第丨焊墊上形成第丨凸起電極； ⑻對第2半導體晶圓中之各個晶片區域實施從上述⑷ 步驟至上述（k)步驟為止之處理，藉此形成第2貫通電 極，其係電性連接於在上述第2半導體晶圓之各個晶片 區域所形成之第2焊墊，其後在與上述第2貫通電極連接 之側相反側之上述第2焊墊上形成第2凸起電極；及 (〇)將上述第2半導體晶圓積層並電性連接於上述第1半 導體晶圓上； 上述（〇)步驟係將形成於上述第2半導體晶圓上之上述 第2凸起電極藉由加壓焊接而變形注入至形成於上述第工 半導體晶圓之上述第1貫通電極，藉此使上述第丨半導體 晶圓與上述第2半導體晶圓電性連接。 11.如請求項1之半導體裝置之製造方法，其中包括以下步 驟： (P)將第1半導體晶圓用作上述半導體基板，對上述第i 半導體晶圓中之各個晶片區域實施從上述（a)步驟至上述 (k)步驟為止之處理，藉此形成第1貫通電極，其係電性 連接於在上述第1半導體晶圓之各個晶片區域所形成之 第1焊墊’其後將上述第1半導體晶圓單片化為複數個半 導體晶片而取得第1半導體晶片； (q) 上述第1半導體晶片中，在與上述第1貫通電極連接 之側相反侧之上述第1焊墊上形成第1凸起電極； (r) 將第2半導體晶圓用作上述半導體基板，對上述第2 半導體晶圓中之各個晶片區域實施從上述（a)步驟至上述 130529.doc 1357111 (k)步驟為止之處理，藉此形成第2貫通電極，其係電性 連接於在上述第2半導體晶圓之各個晶片區域上所形成 之第2焊塾，其後將上述第2半導體晶圓單片化為複數個 半導體晶片而取得第2半導體晶片； (s)上述第2半導體晶片中，在與上述第2貫通電極連接 之側相反側之上述第2焊墊上形成第2凸起電極；及 ⑴將上述第2半導體晶片積層並電性連接於上述第1半 導體晶片上； 上述（t)步驟係將形成於上述第2半導體晶片上之上述 第2凸起電極藉由加壓焊接而變形注入至形成於上述第1 半導體晶片上之上述第丨貫通電極，藉此使上述第丨半導 體晶片與上述第2半導體晶片電性連接。 12. -種半導體裝置之製造方&，其特徵在於包括以下步 驟： ⑷在半導體基板之第！面所形叙半導體元件上形成 層間絕緣膜，並且在上述層間絕緣膜之表面形成經由形 成於上述層間絕緣膜内部之佈線而與上述半導體元件電 性連接之焊墊； (b)在與上述半導體基板之上述第丨面相反側之第2面上 形成第1光阻膜； (Ο以使在與上述焊墊對向之位置具有第丨開口部之方 式，將上述第1光阻膜圖案化； W將形成有上述第！開口部的上述第！光阻膜作為遮罩 來姓刻上述半導體基板，藉此於上述半導體基板形成在 130529.doc 1357111 底面露出上述層間絕緣臈之第1孔； (e)去除上述第1光阻膜； *⑴㈣在上述第i孔之底面露出之上述層間絕緣膜， 藉此使上述第1孔之底面形成於上述層間絕緣膜上，且 較上述半導體基板與上述層間絕緣膜之邊界更靠近上述 焊墊之位置； (g) 於包含JL述第!孔之内壁的上述半導體基板之上述 第2面上形成感光性絕緣膜； (h) 以使在上述第！孔之底面具有較上述第〗孔之孔徑小 的第2開口部之方式，將上述感光性絕緣膜圖案化； (i) 將形成有上述第2開口部的感光性絕緣膜作為遮罩 來蝕刻上述層間絕緣膜，藉此形成於底面露出上述焊墊 之第2孔； G)於包含上述第1孔之内壁及上述第2孔之内壁的上述 半導體基板之上述第2面形成導體膜，並將上述導體膜 圖案化，藉此形成從上述半導體基板之上述第2面到達 上述第1面且電性連接於上述焊塾之貫通電極； 上述層間絕緣膜之上述半導體基板側之面反映上述第 1孔之底面與上述半導體基板之上述第丨面之階差而成為 階差形狀； 上述導體膜之表面反映上述半導體基板之上述第2面 與上述第1孔之底面之階差而成為階差形狀。 13.凊求項12之半導體裝置之製造方法，其中 上述導體臈之表面反映上述半導體基板之上述第2面 130529.doc 1357111 與上述第1孔之底面之階差、及上述第丨孔之底面與上述 第2孔之底面之階差而成為階差形狀。 14. 如請求項12之半導體裝置之製造方法，其中 於上述（f)步驟後，殘留於上述第1孔之底面與上述焊 墊之間的上述層間絕緣膜之膜厚’係上述⑴步驟中用作 遮罩之上述感光性絕緣膜消失之前形成有上述第2孔之 膜厚。 15. 如請求項12之半導體裝置之製造方法，其中 上述貫通電極之内部為空洞。 16. —種半導體裝置，其特徵在於包括： (a) 半導體基板； (b) 形成於上述半導體基板之第1面之半導體元件； (c) 形成於上述半導體基板之上述第丨面上之層間絕緣 膜； (d) 形成於上述層間絕緣膜上之焊墊； (e) 形成於上述焊塾上之凸起電極；及 (f) 從與上述半導體基板之上述第丨面相反側之第2面到 達上述焊墊之貫通電極； 上述貫通電極包含： (fl)第1扎，其係從與上述半導體基板之上述第1面相 反側之上述第2面到達上述層間絕緣膜，且上述第〗孔之 底面形成於較上述層間絕緣膜與上述半導體基板之邊界 更靠近上述焊墊之位置； (f2)第2孔，其係形成為較上述第丨孔之孔徑小且從 130529.doc 1357111 上述第1孔之底面到達上述焊墊； (f3)絕緣膜，其係形成於上述第丨孔之底面及側面與上 述半導體基板之上述第2面上；及 (⑷導體臈’其形成於上述第2孔之底面及側面、經由 上述絕緣膜之上述第〗孔之底面及側面、以及上述半導 體基板之上述第2面上，且與上述焊墊電性連接； 上述層間絕緣膜之上述半導體基板側之面反映上述第
    1孔之底面與上述半導體基板之上述第丨面之階差而成為 階差形狀； 上述導體膜之表面反映上述半導體基板之上述第2面 與上述第1孔之底面之階差而成為階差形狀。 17. 如請求項16之半導體裝置，其中 上述導體膜之表面反映上述半導體基板之上述第2面 與上述第1孔之底面之階差.、及上述第！孔之底面與上述 第2孔之底畫之階差而成為階差形狀。 18. 如請求項16之半導體裝置，其中 上述貫通電極之内部成為空洞。 19. 如請求項16之半導體裝置，其中 從上述半導體基板之上述第2面側觀察上述貫通電極 時，於平面上，藉由上述第1孔之環與較上述第丨孔小的 上述第2孔之環而形成雙層環。 20. 如請求項16之半導體裝置，其中 將作為上述第2孔之底面的上述焊塾上所形成之上述 導電膜之膜厚設為a，將上述第丨孔之底面與上述焊墊間 130529.doc 1357111
    所形成之上述層間絕緣膜之膜厚、及上述第1孔之底面 上所形成之上述絕緣膜之膜厚合併後的膜厚設為b時， a/(a+b)之值為0.11以上。 130529.doc 9-
TW097113552A 2007-06-06 2008-04-14 Semiconductor device and manufacturing method thereof TW200908152A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007150289A JP4937842B2 (ja) 2007-06-06 2007-06-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200908152A TW200908152A (en) 2009-02-16
TWI357111B true TWI357111B (zh) 2012-01-21

Family

ID=40180673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097113552A TW200908152A (en) 2007-06-06 2008-04-14 Semiconductor device and manufacturing method thereof

Country Status (5)

Country Link
US (2) US7973415B2 (zh)
JP (1) JP4937842B2 (zh)
KR (1) KR101191492B1 (zh)
CN (1) CN101320702B (zh)
TW (1) TW200908152A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669574B (zh) * 2017-09-14 2019-08-21 日商三菱電機股份有限公司 半導體裝置的製造方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法
CN101802990B (zh) 2007-07-31 2013-03-13 数字光学欧洲有限公司 使用穿透硅通道的半导体封装方法
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
TWI365528B (en) * 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
KR100997788B1 (ko) * 2008-06-30 2010-12-02 주식회사 하이닉스반도체 반도체 패키지
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP4803844B2 (ja) 2008-10-21 2011-10-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP5434306B2 (ja) * 2008-10-31 2014-03-05 日本電気株式会社 半導体装置及び半導体装置の製造方法
DE102008058001A1 (de) * 2008-11-19 2010-05-27 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
IN2012DN00452A (zh) * 2009-07-30 2015-05-15 Megica Corp
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
KR101096223B1 (ko) * 2009-10-30 2011-12-22 주식회사 하이닉스반도체 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법
US8399180B2 (en) * 2010-01-14 2013-03-19 International Business Machines Corporation Three dimensional integration with through silicon vias having multiple diameters
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
US8466059B2 (en) * 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
JP5423572B2 (ja) 2010-05-07 2014-02-19 セイコーエプソン株式会社 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法
US8202797B2 (en) 2010-06-22 2012-06-19 Stats Chippac Ltd. Integrated circuit system with recessed through silicon via pads and method of manufacture thereof
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8440554B1 (en) * 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP2012064891A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置及びその製造方法
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) * 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US20120193809A1 (en) * 2011-02-01 2012-08-02 Nanya Technology Corp. Integrated circuit device and method for preparing the same
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US8796822B2 (en) * 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US8710670B2 (en) 2011-12-14 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with coupling features and method of manufacture thereof
JP5810921B2 (ja) * 2012-01-06 2015-11-11 凸版印刷株式会社 半導体装置の製造方法
CN103240481B (zh) * 2012-02-08 2016-07-06 西安永电电气有限责任公司 焊接工装件
KR102183581B1 (ko) 2012-04-18 2020-11-27 싸이노슈어, 엘엘씨 피코초 레이저 장치 및 그를 사용한 표적 조직의 치료 방법
CN103633013B (zh) * 2012-08-21 2016-06-29 中芯国际集成电路制造(上海)有限公司 硅通孔封装结构的形成方法
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
JP5826782B2 (ja) * 2013-03-19 2015-12-02 株式会社東芝 半導体装置の製造方法
US9082757B2 (en) * 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9257641B2 (en) * 2013-11-08 2016-02-09 Industrial Technology Research Institute Via structure, memory array structure, three-dimensional resistance memory and method of forming the same
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US20150348874A1 (en) 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9842825B2 (en) * 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10297666B2 (en) * 2015-04-14 2019-05-21 Mitsubishi Electric Corporation Semiconductor device with a well region
JP6648544B2 (ja) * 2016-02-08 2020-02-14 三菱電機株式会社 半導体装置
JP6443362B2 (ja) * 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
CN108257934B (zh) * 2016-12-29 2021-02-19 联华电子股份有限公司 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
CN107946239A (zh) * 2017-12-06 2018-04-20 德淮半导体有限公司 硅通孔互连结构及其形成方法
KR102576062B1 (ko) 2018-11-07 2023-09-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 반도체 소자 및 그 제조 방법
CN111128872B (zh) * 2019-12-30 2022-11-25 上海集成电路研发中心有限公司 一种接触孔及其制作方法
US11393791B2 (en) * 2020-01-28 2022-07-19 Micron Technology, Inc. Three-dimensional stacking semiconductor assemblies with near zero bond line thickness
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP3918350B2 (ja) 1999-03-05 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP3731453B2 (ja) * 2000-07-07 2006-01-05 セイコーエプソン株式会社 半導体装置の製造方法
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
JP2004296894A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置の製造方法
JP2005093486A (ja) * 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP4373866B2 (ja) 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
JP2006114545A (ja) * 2004-10-12 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4547247B2 (ja) 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4409455B2 (ja) * 2005-01-31 2010-02-03 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006222138A (ja) 2005-02-08 2006-08-24 Matsushita Electric Works Ltd 貫通電極の形成方法
JP4551255B2 (ja) 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4694305B2 (ja) * 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669574B (zh) * 2017-09-14 2019-08-21 日商三菱電機股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
US7973415B2 (en) 2011-07-05
KR20080107288A (ko) 2008-12-10
CN101320702B (zh) 2010-07-21
US8324736B2 (en) 2012-12-04
US20110233773A1 (en) 2011-09-29
JP2008305897A (ja) 2008-12-18
JP4937842B2 (ja) 2012-05-23
KR101191492B1 (ko) 2012-10-15
CN101320702A (zh) 2008-12-10
TW200908152A (en) 2009-02-16
US20090014843A1 (en) 2009-01-15

Similar Documents

Publication Publication Date Title
TWI357111B (zh)
JP6014354B2 (ja) 半導体装置の製造方法
TWI388050B (zh) 半導體裝置的製造方法、半導體裝置以及晶圓
TWI293206B (en) Semiconductor device, method for manufacturing semiconductor device, circuit board, and electronic instrument
CN109273430B (zh) 半导体装置及其制造方法
JP2009181981A (ja) 半導体装置の製造方法および半導体装置
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
JP2008141021A (ja) 半導体装置及び半導体装置の製造方法
JP2005064451A (ja) 半導体装置の製造方法及び半導体装置
JPWO2012176392A1 (ja) 半導体装置及びその製造方法
TWI251926B (en) Wiring substrate, manufacturing method thereof, and semiconductor device
TW201135820A (en) Semiconductor device and method for making the same
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
JP4847072B2 (ja) 半導体集積回路装置およびその製造方法
JP5271562B2 (ja) 半導体装置および半導体装置の製造方法
JP5377657B2 (ja) 半導体装置の製造方法
TW201005826A (en) Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package
JP4506767B2 (ja) 半導体装置の製造方法
JP5261926B2 (ja) 半導体装置およびその製造方法
JP5271561B2 (ja) 半導体装置および半導体装置の製造方法
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
JP2012134526A (ja) 半導体装置
JP2013058672A (ja) 半導体装置の製造方法
JP2014075487A (ja) 半導体装置およびその製造方法
WO2019042248A1 (zh) 存储器结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees