JP3918350B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3918350B2 JP3918350B2 JP05881899A JP5881899A JP3918350B2 JP 3918350 B2 JP3918350 B2 JP 3918350B2 JP 05881899 A JP05881899 A JP 05881899A JP 5881899 A JP5881899 A JP 5881899A JP 3918350 B2 JP3918350 B2 JP 3918350B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive material
- electrode
- semiconductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に複数の単体素子を階層構造に実装した半導体装置に関する。
【０００２】
【従来の技術】
近年におけるＬＳＩの高密度化の要求により、複数個のＬＳＩチップを積層して一体化し、かつ相互に電気接続を行った三次元ＬＳＩモジュールが提案されている。従来、この種の三次元ＬＳＩモジュールとしては図４に示す構造のものであった。図４の構成はプリント配線板４０にＬＳＩの第１チップ４１ａが搭載され、さらにその上に第２、第３のチップ４１ｂ、４１ｃが搭載される。そして４１ａ、４１ｂ、４１ｃそれぞれの電極取り出しパッド４２ａ、４２ｂ、４２ｃとプリント配線板４０上の電極パッド４２ｄとが相互に金属ワイヤ４３あるいはフィルムキャリア上に形成したリードにより電気的に接続される。しかしながらこれらのモジュールの構成ではモジュール化するする各ＬＳＩ間をワイヤあるいはリードで接続しているため、ＬＳＩチップのサイズに加えワイヤあるいはリードのための実装領域が必要となり、実装密度を高め、かつモジュールの小型化を図る上では有利ではないという問題がある。この問題を解消するために、ワイヤあるいはリードを不要にしたワイヤレス、リードレス構造が提案されている（特開平５−６３１３７、特開平８−２６４７１２）。図５は上記３次元ＬＳＩモジュールの一例である。図５においてＬＳＩチップ５１ａ、５１ｂは積層されてプリント配線板５０に搭載されており、各チップはそれぞれに設けられたチップ間の相互接続用電極が直接的に接続されている。５７は内部回路であり、５８は絶縁膜である。その構成はチップ間の相互接続用電極パッド５２ａと５２ａ′および５２ｂと５２ｂ′の上下に貫通導電層５５および５６が形成されている。モジュールを構成する各ＬＳＩチップ５１ａ、５１ｂおよびプリント配線板５０間はそれぞれバンプ間の相互接続用電極パッド５２ａ′と５２ｂ間および５２ｂ′と外部端子が接続する配線５４の間に設けられた半田バンプ５３ａ、５３ｂにより接続されている。
【０００３】
【発明が解決しようとする課題】
図５の構造であれば前述のワイヤまたはリードのための実装領域が不必要であるため必要最小限の３次元構造のＬＳＩモジュールが実現可能になる。しかし、上記した従来技術にはモジュールを構成する各ＬＳＩチップの表面と裏面の両方に互いに電気的に導通した導電材料の形成と上部のチップ裏面と下部のチップ表面とを接続する電極およびバンプを別々に作製する必要があった。またバンプに使用する金属によっては圧着する必要がるため少なくとも２つのチップ同士ずつ積層して接続しなければならないという課題があった。
【０００４】
そこで、本発明の目的とするところは、上記の課題を解決し、より多数の積層化を効率よく行い集積度の高い半導体装置の提供を目的とするところである。
【０００５】
【課題を解決するための手段】
本発明は上記のような課題を解決するためのもので、以下の手段からなる。
【０００６】
本発明の半導体装置の製造方法は、チップ引き回し電極を表面に有する複数の半導体チップが高さ方向に所定の間隔をもって積層され、前記半導体チップの表面から裏面に前記半導体チップを貫通するスルーホールを通じて接続してなる導電性材料と、前記導電性材料により前記半導体チップ相互間の接続が行われる構造を有する半導体装置の製造方法において、前記半導体チップの表面、裏面および前記スルーホールに金属膜を形成するとともに裏面電極部を設け、前記半導体チップの表面および裏面にレジストを設け、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部に設けられた前記レジストを除去し、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部を露出させ、前記スルーホールに前記導電性材料を形成するとともに、前記チップ引き回し電極及び前記裏面電極部にランドを形成し、前記ランド形成時に前記スルーホールと前記チップ引き回し電極及び前記裏面電極部以外の領域に残した前記レジストと、該レジストの下の前記金属膜を除去し、前記半導体チップを少なくとも２層以上重ねた後、一方の前記半導体チップ表面の前記導電性材料と他方の前記半導体チップ裏面の前記導電性材料を加熱により溶融することで接着し前記半導体チップを接続する工程を備えてなり、前記半導体チップを貫通する前記スルーホールの内壁面における表面側及び裏面側の端部は、それぞれ前記半導体チップの中央部に向かってテーパ形状をなすことを特徴とする。
半導体装置の製造方法によれば、スルーホールに形成した導電性材料がそのまま半導体チップ上下の接続用の電極として使用できる。さらに、例えば素子よりも厚く形成することで確実に表面および裏面の導電性材料がその上下の半導体チップの導電性材料による電極と接触することが可能である。また、加熱のみで半導体チップ間を接続できるため特別な器具を必要としない。
さらに前記ランドを形成する前記導電性材料に半田あるいは低融点金属を用い電解または無電解メッキ法により形成することを特徴とする。すなわちメッキ法を用いることでスルーホール中の導電性材料の埋め込みと接続用の電極が同時に形成できる。
さらに前記ランドがすでに形成された前記半導体チップを複数個それぞれ電極取り出しパッド部分を位置決めした状態で積層し、かつこれらを同時に加熱により溶融することで接着し接続することを特徴とする。すなわち複数個の半導体チップを同時に接続することが可能であり、製造工程短縮が可能である。
【０００７】
本発明者らは、上記構造の半導体装置の製造方法を発明し、より多数の積層化を効率よく行い集積度の高い半導体装置の提供に成功した。
【０００８】
【発明の実施の形態】
以下、本発明に実施の形態について図面に基づき参考例、及び実施例を挙げて説明する。
【０００９】
（参考例）
図２は本発明の参考例を説明するための導電性材料のランドの作製工程である。まず同図（ａ）に示すように２０は第１チップであり厚さ５００μｍを用いている。２１は内部回路、２２はチップ引回し電極である。チップの引回し電極パッド部はＡｌを使用し、厚さ１μｍ、幅１００μｍ、長さ１００μｍとした。設計するチップによりチップ厚さ、電極部大きさは自由に変更できる。さらに同図（ｂ）に示すようにレーザー照射によりチップ引回し電極部にスルーホール２３を形成する。異方性エッチングでスルーホールを形成してもよい。少なくともチップ引回し電極２２よりも小さい径のスルーホールを開口する。さらに同図（ｃ）に示すように開口されたスルーホールの側壁には気相法によりＳｉＯ２またはＳｉＯＮ膜等の絶縁膜２４を２０００Å程度成長させる。さらに同図（ｄ）に示すように感光性ドライフィルム２５をチップの表面と裏面に５μｍの厚さにつけ露光および現像を行い、チップ引回し電極部２６と裏面の電極部２７を露出させる。その後、センシタイジングおよびアクチベーション法によりＰｄ核をチップ引回し電極２６、スルーホール内２８および裏面の電極部２７に形成させる。その後ドライフィルム剥離する。さらに同図（ｅ）に示すように無電解Ｐｄメッキ液（塩化パラジウム２ｇ／Ｌ、水酸化アンモニウム１６０ｇ／Ｌ、塩化アンモニウム２６ｇ／Ｌ、ホスフィン酸ナトリウム１０ｇ／Ｌ、溶液温度５０℃）に第１チップ２０を浸漬し厚さ１μｍのＰｄ２９をメッキする。さらに同図（ｆ）に示すようにチップ２０を２００℃で溶融した半田（Ｐｄ：Ｓｎ＝３８：６２％）中に浸漬し、スルーホール２８内に半田を充填することで半田ランド２９ａは形成された。以上の方法により導電材料からなるランドの形成が可能であった。
【００１０】
さらに図１は本発明の参考例を説明するための３次元モジュールの作製過程である。まず同図（ａ）に示すようには第１チップ１０、内部回路１１、チップ引回しＡＬ電極１２、導電性材料を埋め込むためのスルーホール１３、絶縁膜１４からなる。第１チップ１０、内部回路１１、バンプ相互間接続用電極１２、スルーホールの形成、絶縁膜の形成は図２の（ａ）、（ｂ）および（ｃ）のプロセスを経て作製した。次に図１（ｂ）に示すようにスルーホール１３内およびチップ間接続のための導電性材料１５を同時に形成しランドを形成する。導電性材料のランド形成は図２の（ｄ）、（ｅ）および（ｆ）のプロセスを経て作製した。次に図１（ｃ）に示すように導電材料のランドを形成した第１チップ１６、同様のプロセスによりランドを形成した第２チップ１７、第３チップ１８および電極部にあらかじめ導電性材料をメッキで形成したプリント配線板１９を電極部分を位置決めしランド部分を接触させた状態積層する。次に同図（ｄ）に示すように位置決めした第１チップ１６、第２チップ１７、第３チップ１８およびプリント配線板１９導電性材料を２００℃で一括加熱により溶融し接続した。実施例１では積層するチップを３層としているが、作製する形態によりそれ以上の複数のチップの積層も同時に可能である。以上の方法により三次元モジュールの形成が可能であった。
【００１１】
（実施例）
図３は本発明の実施例を説明するための導電性材料のランドの作製工程である。まず同図（ａ）に示すように３０は第１チップであり厚さ５００μｍを用いている。３１は内部回路、３２はチップ引回し電極でありＡｌを使用し、厚さ１μｍ、幅１００μｍ、長さ１００μｍのものを使用している。設計するチップによりチップ厚さ、電極部大きさは自由に変更できる。さらに同図（ｂ）に示すようにレーザー照射によりチップ引回し電極部にスルーホール３３を形成する。異方性エッチングでスルーホールを形成してもよい。少なくともチップ引回し電極３２よりも小さい径のスルーホールを開口する。さらに同図（ｃ）に示すように開口されたスルーホールの側壁には気相法によりＳｉＯ２またはＳｉＯＮ膜等の絶縁膜３４を２０００Å程度成長させる。さらに同図（ｄ）に示すように気相法によりチップ表面およびスルーホール内にＡｕ３５を２０００Å程度成長させメッキ用の電極を形成する。裏面側のスルーホール内部および裏面の電極部分へＡｕ膜が十分つかないようであれば、チップ裏側からさらに気相法にてＡｕを析出させる。さらに同図（ｅ）に示すように感光性レジスト３６を厚さ２μｍ塗布しプレベークした後、露光および現像を行いチップ引回し電極３２、スルーホール３３内および裏面の電極部３７を露出する。さらに半田を電気メッキ（すず（Ｓｎ２＋）４０ｇ／Ｌ、鉛（Ｐｂ）１５ｇ／Ｌ、遊離ほうふっ酸１００ｇ／Ｌ、ホルマリン（３７％）１０ｇ／Ｌ、分散剤４０ｇ／Ｌ：温度２０℃、陰極電流密度３Ａ／ｄｍ２、陽極Ｓｎ７０−Ｐｂ３０）によりチップ引回し電極３２、スルーホール３３内および裏面の電極部３７に形成させる。さらに同図（ｆ）に示すように感光性レジストを剥離しＡｕ電極をエッチングすることで半田ランド３８は形成された。以上の方法により請求項１および請求項２に示したランドの形成が可能であった。
【００１２】
さらに参考例と同様に図１（ｃ）に示すように導電材料のランドを形成した第１チップ１６、同様のプロセスによりランドを形成した第２チップ１７、第３チップ１８および電極部にあらかじめ導電性材料をメッキで形成したプリント配線板１９を電極部分を位置決めしランド部分を接触させた状態で積層する。次に同図（ｄ）に示すように位置決めした第１チップ１６、第２チップ１７、第３チップ１８およびプリント配線板１９導電性材料を２００℃で一括加熱により溶融し接続した。実施例においても積層するチップを３層としているが、作製する形態によりそれ以上の複数のチップの積層も同時に可能である。以上の方法により請求項１および請求項３に示した三次元モジュールの形成が可能であった。
【００１３】
【発明の効果】
以上のように、本発明により３次元モジュールを構成する各半導体チップの表面と裏面の両方に互いに電気的に導通した導電材料の形成と表面と裏面とを接続する電極を同時に作製することが可能になった。また複数の半導体チップを同時に接続することが可能になった。これにより多数の半導体チップの積層化を効率よく行い集積度の高い半導体装置の提供が可能になった。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための図
【図２】本発明のランド製造方法を説明するための図
【図３】本発明のランド製造方法を説明するための図
【図４】従来のＬＳＩモジュール製造装置構成を説明するための図
【図５】従来のＬＳＩモジュール製造装置構成を説明するための図
【符号の説明】
１０第１チップ
１１内部回路
１２チップ引回し電極
１３スルーホール
１４絶縁膜
１５導電性材料
１６第１チップ
１７第２チップ
１８第３チップ
１９プリント配線板
２０第１チップ
２１内部回路
２２チップ引回し電極
２３スルーホール
２４絶縁膜
２５感光性ドライフィルム
２６チップ引回し電極
２７裏面電極
２８スルーホール
２９パラジウム
２９ａ半田ランド
３０第１チップ
３１内部回路
３２チップ引回し電極
３３スルーホール
３４絶縁膜
３５金
３６感光性レジスト
３７裏面電極
３８半田ランド
４０プリント配線板
４１ａ第１チップ
４１ｂ第２チップ
４１ｃ第３チップ
４２ａ電極取り出しパッド
４２ｂ電極取り出しパッド
４２ｃ電極取り出しパッド
４２ｄ電極取り出しパッド
４３金属ワイヤ
５０プリント配線板
５１ａＬＳＩチップ
５１ｂＬＳＩチップ
５２ａチップ間相互接続用電極
５２ａ′チップ間相互接続用電極
５２ｂチップ間相互接続用電極
５２ｂ′チップ間相互接続用電極
５３ａ半田バンプ
５３ｂ半田バンプ
５４外部端子接続用配線
５５貫通導電層
５６貫通導電層
５７内部回路
５８絶縁膜
【発明の属する技術分野】
本発明は、半導体装置に係り、特に複数の単体素子を階層構造に実装した半導体装置に関する。
【０００２】
【従来の技術】
近年におけるＬＳＩの高密度化の要求により、複数個のＬＳＩチップを積層して一体化し、かつ相互に電気接続を行った三次元ＬＳＩモジュールが提案されている。従来、この種の三次元ＬＳＩモジュールとしては図４に示す構造のものであった。図４の構成はプリント配線板４０にＬＳＩの第１チップ４１ａが搭載され、さらにその上に第２、第３のチップ４１ｂ、４１ｃが搭載される。そして４１ａ、４１ｂ、４１ｃそれぞれの電極取り出しパッド４２ａ、４２ｂ、４２ｃとプリント配線板４０上の電極パッド４２ｄとが相互に金属ワイヤ４３あるいはフィルムキャリア上に形成したリードにより電気的に接続される。しかしながらこれらのモジュールの構成ではモジュール化するする各ＬＳＩ間をワイヤあるいはリードで接続しているため、ＬＳＩチップのサイズに加えワイヤあるいはリードのための実装領域が必要となり、実装密度を高め、かつモジュールの小型化を図る上では有利ではないという問題がある。この問題を解消するために、ワイヤあるいはリードを不要にしたワイヤレス、リードレス構造が提案されている（特開平５−６３１３７、特開平８−２６４７１２）。図５は上記３次元ＬＳＩモジュールの一例である。図５においてＬＳＩチップ５１ａ、５１ｂは積層されてプリント配線板５０に搭載されており、各チップはそれぞれに設けられたチップ間の相互接続用電極が直接的に接続されている。５７は内部回路であり、５８は絶縁膜である。その構成はチップ間の相互接続用電極パッド５２ａと５２ａ′および５２ｂと５２ｂ′の上下に貫通導電層５５および５６が形成されている。モジュールを構成する各ＬＳＩチップ５１ａ、５１ｂおよびプリント配線板５０間はそれぞれバンプ間の相互接続用電極パッド５２ａ′と５２ｂ間および５２ｂ′と外部端子が接続する配線５４の間に設けられた半田バンプ５３ａ、５３ｂにより接続されている。
【０００３】
【発明が解決しようとする課題】
図５の構造であれば前述のワイヤまたはリードのための実装領域が不必要であるため必要最小限の３次元構造のＬＳＩモジュールが実現可能になる。しかし、上記した従来技術にはモジュールを構成する各ＬＳＩチップの表面と裏面の両方に互いに電気的に導通した導電材料の形成と上部のチップ裏面と下部のチップ表面とを接続する電極およびバンプを別々に作製する必要があった。またバンプに使用する金属によっては圧着する必要がるため少なくとも２つのチップ同士ずつ積層して接続しなければならないという課題があった。
【０００４】
そこで、本発明の目的とするところは、上記の課題を解決し、より多数の積層化を効率よく行い集積度の高い半導体装置の提供を目的とするところである。
【０００５】
【課題を解決するための手段】
本発明は上記のような課題を解決するためのもので、以下の手段からなる。
【０００６】
本発明の半導体装置の製造方法は、チップ引き回し電極を表面に有する複数の半導体チップが高さ方向に所定の間隔をもって積層され、前記半導体チップの表面から裏面に前記半導体チップを貫通するスルーホールを通じて接続してなる導電性材料と、前記導電性材料により前記半導体チップ相互間の接続が行われる構造を有する半導体装置の製造方法において、前記半導体チップの表面、裏面および前記スルーホールに金属膜を形成するとともに裏面電極部を設け、前記半導体チップの表面および裏面にレジストを設け、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部に設けられた前記レジストを除去し、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部を露出させ、前記スルーホールに前記導電性材料を形成するとともに、前記チップ引き回し電極及び前記裏面電極部にランドを形成し、前記ランド形成時に前記スルーホールと前記チップ引き回し電極及び前記裏面電極部以外の領域に残した前記レジストと、該レジストの下の前記金属膜を除去し、前記半導体チップを少なくとも２層以上重ねた後、一方の前記半導体チップ表面の前記導電性材料と他方の前記半導体チップ裏面の前記導電性材料を加熱により溶融することで接着し前記半導体チップを接続する工程を備えてなり、前記半導体チップを貫通する前記スルーホールの内壁面における表面側及び裏面側の端部は、それぞれ前記半導体チップの中央部に向かってテーパ形状をなすことを特徴とする。
半導体装置の製造方法によれば、スルーホールに形成した導電性材料がそのまま半導体チップ上下の接続用の電極として使用できる。さらに、例えば素子よりも厚く形成することで確実に表面および裏面の導電性材料がその上下の半導体チップの導電性材料による電極と接触することが可能である。また、加熱のみで半導体チップ間を接続できるため特別な器具を必要としない。
さらに前記ランドを形成する前記導電性材料に半田あるいは低融点金属を用い電解または無電解メッキ法により形成することを特徴とする。すなわちメッキ法を用いることでスルーホール中の導電性材料の埋め込みと接続用の電極が同時に形成できる。
さらに前記ランドがすでに形成された前記半導体チップを複数個それぞれ電極取り出しパッド部分を位置決めした状態で積層し、かつこれらを同時に加熱により溶融することで接着し接続することを特徴とする。すなわち複数個の半導体チップを同時に接続することが可能であり、製造工程短縮が可能である。
【０００７】
本発明者らは、上記構造の半導体装置の製造方法を発明し、より多数の積層化を効率よく行い集積度の高い半導体装置の提供に成功した。
【０００８】
【発明の実施の形態】
以下、本発明に実施の形態について図面に基づき参考例、及び実施例を挙げて説明する。
【０００９】
（参考例）
図２は本発明の参考例を説明するための導電性材料のランドの作製工程である。まず同図（ａ）に示すように２０は第１チップであり厚さ５００μｍを用いている。２１は内部回路、２２はチップ引回し電極である。チップの引回し電極パッド部はＡｌを使用し、厚さ１μｍ、幅１００μｍ、長さ１００μｍとした。設計するチップによりチップ厚さ、電極部大きさは自由に変更できる。さらに同図（ｂ）に示すようにレーザー照射によりチップ引回し電極部にスルーホール２３を形成する。異方性エッチングでスルーホールを形成してもよい。少なくともチップ引回し電極２２よりも小さい径のスルーホールを開口する。さらに同図（ｃ）に示すように開口されたスルーホールの側壁には気相法によりＳｉＯ２またはＳｉＯＮ膜等の絶縁膜２４を２０００Å程度成長させる。さらに同図（ｄ）に示すように感光性ドライフィルム２５をチップの表面と裏面に５μｍの厚さにつけ露光および現像を行い、チップ引回し電極部２６と裏面の電極部２７を露出させる。その後、センシタイジングおよびアクチベーション法によりＰｄ核をチップ引回し電極２６、スルーホール内２８および裏面の電極部２７に形成させる。その後ドライフィルム剥離する。さらに同図（ｅ）に示すように無電解Ｐｄメッキ液（塩化パラジウム２ｇ／Ｌ、水酸化アンモニウム１６０ｇ／Ｌ、塩化アンモニウム２６ｇ／Ｌ、ホスフィン酸ナトリウム１０ｇ／Ｌ、溶液温度５０℃）に第１チップ２０を浸漬し厚さ１μｍのＰｄ２９をメッキする。さらに同図（ｆ）に示すようにチップ２０を２００℃で溶融した半田（Ｐｄ：Ｓｎ＝３８：６２％）中に浸漬し、スルーホール２８内に半田を充填することで半田ランド２９ａは形成された。以上の方法により導電材料からなるランドの形成が可能であった。
【００１０】
さらに図１は本発明の参考例を説明するための３次元モジュールの作製過程である。まず同図（ａ）に示すようには第１チップ１０、内部回路１１、チップ引回しＡＬ電極１２、導電性材料を埋め込むためのスルーホール１３、絶縁膜１４からなる。第１チップ１０、内部回路１１、バンプ相互間接続用電極１２、スルーホールの形成、絶縁膜の形成は図２の（ａ）、（ｂ）および（ｃ）のプロセスを経て作製した。次に図１（ｂ）に示すようにスルーホール１３内およびチップ間接続のための導電性材料１５を同時に形成しランドを形成する。導電性材料のランド形成は図２の（ｄ）、（ｅ）および（ｆ）のプロセスを経て作製した。次に図１（ｃ）に示すように導電材料のランドを形成した第１チップ１６、同様のプロセスによりランドを形成した第２チップ１７、第３チップ１８および電極部にあらかじめ導電性材料をメッキで形成したプリント配線板１９を電極部分を位置決めしランド部分を接触させた状態積層する。次に同図（ｄ）に示すように位置決めした第１チップ１６、第２チップ１７、第３チップ１８およびプリント配線板１９導電性材料を２００℃で一括加熱により溶融し接続した。実施例１では積層するチップを３層としているが、作製する形態によりそれ以上の複数のチップの積層も同時に可能である。以上の方法により三次元モジュールの形成が可能であった。
【００１１】
（実施例）
図３は本発明の実施例を説明するための導電性材料のランドの作製工程である。まず同図（ａ）に示すように３０は第１チップであり厚さ５００μｍを用いている。３１は内部回路、３２はチップ引回し電極でありＡｌを使用し、厚さ１μｍ、幅１００μｍ、長さ１００μｍのものを使用している。設計するチップによりチップ厚さ、電極部大きさは自由に変更できる。さらに同図（ｂ）に示すようにレーザー照射によりチップ引回し電極部にスルーホール３３を形成する。異方性エッチングでスルーホールを形成してもよい。少なくともチップ引回し電極３２よりも小さい径のスルーホールを開口する。さらに同図（ｃ）に示すように開口されたスルーホールの側壁には気相法によりＳｉＯ２またはＳｉＯＮ膜等の絶縁膜３４を２０００Å程度成長させる。さらに同図（ｄ）に示すように気相法によりチップ表面およびスルーホール内にＡｕ３５を２０００Å程度成長させメッキ用の電極を形成する。裏面側のスルーホール内部および裏面の電極部分へＡｕ膜が十分つかないようであれば、チップ裏側からさらに気相法にてＡｕを析出させる。さらに同図（ｅ）に示すように感光性レジスト３６を厚さ２μｍ塗布しプレベークした後、露光および現像を行いチップ引回し電極３２、スルーホール３３内および裏面の電極部３７を露出する。さらに半田を電気メッキ（すず（Ｓｎ２＋）４０ｇ／Ｌ、鉛（Ｐｂ）１５ｇ／Ｌ、遊離ほうふっ酸１００ｇ／Ｌ、ホルマリン（３７％）１０ｇ／Ｌ、分散剤４０ｇ／Ｌ：温度２０℃、陰極電流密度３Ａ／ｄｍ２、陽極Ｓｎ７０−Ｐｂ３０）によりチップ引回し電極３２、スルーホール３３内および裏面の電極部３７に形成させる。さらに同図（ｆ）に示すように感光性レジストを剥離しＡｕ電極をエッチングすることで半田ランド３８は形成された。以上の方法により請求項１および請求項２に示したランドの形成が可能であった。
【００１２】
さらに参考例と同様に図１（ｃ）に示すように導電材料のランドを形成した第１チップ１６、同様のプロセスによりランドを形成した第２チップ１７、第３チップ１８および電極部にあらかじめ導電性材料をメッキで形成したプリント配線板１９を電極部分を位置決めしランド部分を接触させた状態で積層する。次に同図（ｄ）に示すように位置決めした第１チップ１６、第２チップ１７、第３チップ１８およびプリント配線板１９導電性材料を２００℃で一括加熱により溶融し接続した。実施例においても積層するチップを３層としているが、作製する形態によりそれ以上の複数のチップの積層も同時に可能である。以上の方法により請求項１および請求項３に示した三次元モジュールの形成が可能であった。
【００１３】
【発明の効果】
以上のように、本発明により３次元モジュールを構成する各半導体チップの表面と裏面の両方に互いに電気的に導通した導電材料の形成と表面と裏面とを接続する電極を同時に作製することが可能になった。また複数の半導体チップを同時に接続することが可能になった。これにより多数の半導体チップの積層化を効率よく行い集積度の高い半導体装置の提供が可能になった。
【図面の簡単な説明】
【図１】本発明の製造方法を説明するための図
【図２】本発明のランド製造方法を説明するための図
【図３】本発明のランド製造方法を説明するための図
【図４】従来のＬＳＩモジュール製造装置構成を説明するための図
【図５】従来のＬＳＩモジュール製造装置構成を説明するための図
【符号の説明】
１０第１チップ
１１内部回路
１２チップ引回し電極
１３スルーホール
１４絶縁膜
１５導電性材料
１６第１チップ
１７第２チップ
１８第３チップ
１９プリント配線板
２０第１チップ
２１内部回路
２２チップ引回し電極
２３スルーホール
２４絶縁膜
２５感光性ドライフィルム
２６チップ引回し電極
２７裏面電極
２８スルーホール
２９パラジウム
２９ａ半田ランド
３０第１チップ
３１内部回路
３２チップ引回し電極
３３スルーホール
３４絶縁膜
３５金
３６感光性レジスト
３７裏面電極
３８半田ランド
４０プリント配線板
４１ａ第１チップ
４１ｂ第２チップ
４１ｃ第３チップ
４２ａ電極取り出しパッド
４２ｂ電極取り出しパッド
４２ｃ電極取り出しパッド
４２ｄ電極取り出しパッド
４３金属ワイヤ
５０プリント配線板
５１ａＬＳＩチップ
５１ｂＬＳＩチップ
５２ａチップ間相互接続用電極
５２ａ′チップ間相互接続用電極
５２ｂチップ間相互接続用電極
５２ｂ′チップ間相互接続用電極
５３ａ半田バンプ
５３ｂ半田バンプ
５４外部端子接続用配線
５５貫通導電層
５６貫通導電層
５７内部回路
５８絶縁膜
Claims (3)
- チップ引き回し電極を表面に有する複数の半導体チップが高さ方向に所定の間隔をもって積層され、前記半導体チップの表面から裏面に前記半導体チップを貫通するスルーホールを通じて接続してなる導電性材料と、前記導電性材料により前記半導体チップ相互間の接続が行われる構造を有する半導体装置の製造方法において、
前記半導体チップの表面、裏面および前記スルーホールに金属膜を形成するとともに裏面電極部を設け、前記半導体チップの表面および裏面にレジストを設け、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部に設けられた前記レジストを除去し、前記スルーホールと前記チップ引き回し電極及び前記裏面電極部を露出させ、前記スルーホールに前記導電性材料を形成するとともに、前記チップ引き回し電極及び前記裏面電極部にランドを形成し、
前記ランド形成時に前記スルーホールと前記チップ引き回し電極及び前記裏面電極部以外の領域に残した前記レジストと、該レジストの下の前記金属膜を除去し、
前記半導体チップを少なくとも２層以上重ねた後、一方の前記半導体チップ表面の前記導電性材料と他方の前記半導体チップ裏面の前記導電性材料を加熱により溶融することで接着し前記半導体チップを接続する工程を備えてなり、
前記半導体チップを貫通する前記スルーホールの内壁面における表面側及び裏面側の端部は、それぞれ前記半導体チップの中央部に向かってテーパ形状をなすことを特徴とする半導体装置の製造方法。 - 前記ランドを形成する前記導電性材料に半田あるいは低融点金属を用い電解または無電解メッキ法により形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ランドがすでに形成された前記半導体チップを複数個それぞれ電極取り出しパッド部分を位置決めした状態で積層し、かつこれらを同時に加熱により溶融することで接着し接続することを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05881899A JP3918350B2 (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05881899A JP3918350B2 (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260934A JP2000260934A (ja) | 2000-09-22 |
| JP3918350B2 true JP3918350B2 (ja) | 2007-05-23 |
Family
ID=13095213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05881899A Expired - Fee Related JP3918350B2 (ja) | 1999-03-05 | 1999-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3918350B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
| US6790775B2 (en) * | 2002-10-31 | 2004-09-14 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
| US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| JP4587676B2 (ja) * | 2004-01-29 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | チップ積層構成の３次元半導体装置 |
| US6943106B1 (en) * | 2004-02-20 | 2005-09-13 | Micron Technology, Inc. | Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling |
| JP2006287211A (ja) * | 2005-03-08 | 2006-10-19 | Sharp Corp | 半導体装置、積層半導体装置およびそれらの製造方法 |
| JP4551255B2 (ja) | 2005-03-31 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE102005042072A1 (de) * | 2005-06-01 | 2006-12-14 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
| JP4698296B2 (ja) * | 2005-06-17 | 2011-06-08 | 新光電気工業株式会社 | 貫通電極を有する半導体装置の製造方法 |
| JP4581864B2 (ja) * | 2005-06-21 | 2010-11-17 | パナソニック電工株式会社 | 半導体基板への貫通配線の形成方法 |
| JP4650117B2 (ja) * | 2005-06-21 | 2011-03-16 | パナソニック電工株式会社 | 半導体装置の製造方法 |
| US7485968B2 (en) | 2005-08-11 | 2009-02-03 | Ziptronix, Inc. | 3D IC method and device |
| JP2008198675A (ja) * | 2007-02-09 | 2008-08-28 | Doshisha | 積層型半導体集積装置 |
| JP4937842B2 (ja) | 2007-06-06 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4601686B2 (ja) | 2008-06-17 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5308145B2 (ja) | 2008-12-19 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5212118B2 (ja) * | 2009-01-05 | 2013-06-19 | 日立金属株式会社 | 半導体装置およびその製造方法 |
| JP5091221B2 (ja) * | 2009-12-28 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9953941B2 (en) | 2015-08-25 | 2018-04-24 | Invensas Bonding Technologies, Inc. | Conductive barrier direct hybrid bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11056348B2 (en) | 2018-04-05 | 2021-07-06 | Invensas Bonding Technologies, Inc. | Bonding surfaces for microelectronics |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| CN112585740A (zh) | 2018-06-13 | 2021-03-30 | 伊文萨思粘合技术公司 | 作为焊盘的tsv |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| JP7295373B2 (ja) | 2018-09-28 | 2023-06-21 | 日亜化学工業株式会社 | プリント回路板及びその製造方法 |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11264357B1 (en) | 2020-10-20 | 2022-03-01 | Invensas Corporation | Mixed exposure for large die |
-
1999
- 1999-03-05 JP JP05881899A patent/JP3918350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000260934A (ja) | 2000-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3918350B2 (ja) | 半導体装置の製造方法 | |
| US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| KR101593280B1 (ko) | 코어리스 기판을 형성하기 위한 방법 | |
| KR101026655B1 (ko) | 내열성 기판 내장 회로 배선판 | |
| JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| TWI260079B (en) | Micro-electronic package structure and method for fabricating the same | |
| JP3849573B2 (ja) | 電子装置 | |
| EP1267402A2 (en) | Semiconductor device and method of production of same | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| KR101022912B1 (ko) | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| TW200921884A (en) | Method for making copper-core layer multi-layer encapsulation substrate | |
| KR20040101924A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3285919B2 (ja) | 半導体装置 | |
| TW501240B (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP2002314257A (ja) | 多層回路基板、その製造方法および電気アセンブリ | |
| JPH06132474A (ja) | 半導体装置 | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JPH02239627A (ja) | 半導体チップの電極形成方法 | |
| JP2001156121A (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| JP2002064163A (ja) | 半導体チップ | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| JP2001250912A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JP3951869B2 (ja) | 実装基板およびその製造方法、並びに電子回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |