JP2001156121A - バンプ付き二層回路テープキャリアおよびその製造方法 - Google Patents
バンプ付き二層回路テープキャリアおよびその製造方法Info
- Publication number
- JP2001156121A JP2001156121A JP33613799A JP33613799A JP2001156121A JP 2001156121 A JP2001156121 A JP 2001156121A JP 33613799 A JP33613799 A JP 33613799A JP 33613799 A JP33613799 A JP 33613799A JP 2001156121 A JP2001156121 A JP 2001156121A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- insulating film
- conductor
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
チが小さくても半田バンプ間にブリッジが形成されるこ
とがなく半導体チップの更なる高密度化や高周波化に対
応することが可能なバンプ付き二層回路テープキャリア
を提供すること。 【解決手段】本発明のバンプ付き二層回路テープキャリ
アは、貫通孔が設けられた絶縁フィルム11と、この貫
通孔内に形成された接合用導体16と、絶縁フィルム1
1の一方の主面に形成され接合用導体16と接続された
第1の導体パターン15と、絶縁フィルム11の他方の
主面に形成され接合用導体16上に位置するターミナル
及びこのターミナルに接続されたバンプ形成領域を有す
る第2の導体パターン12と、上記バンプ形成領域上に
形成された半導体チップ接続用金属バンプ13とを備
え、金属バンプ13は導体パターン面に対し実質的に垂
直な側面を有する柱状体であることを特徴とする。
Description
キャリアおよびその製造方法に係り、特には片面だけで
はなく両面に導体パターンが形成されたバンプ付き二層
回路テープキャリアおよびその製造方法に関する。
機能化等の要求に答えるため、半導体パッケージには、
種々の形態のものが開発されている。このような半導体
パッケージ技術として、特に、半導体チップの高集積化
による多ピン化の要請と、装置の小型化を両立させるた
め、絶縁フィルム上に形成した金属パターンに、半田バ
ンプを介して半導体チップを接合する、いわゆるテープ
キャリア方式によるパッケージ技術が知られている。
ケージ技術の一例として、特開平8−64636号公報
に開示されているものがある。このパッケージ技術で
は、図23に示すように、ポリイミドテープ1上に金属
層2が形成され、この金属層2に、半田バンプ3が形成
されている。この半田バンプ3と、半田バンプ3に対応
して電子デバイス(半導体チップ)4の一主面に形成さ
れた金属パッド6とが熱的に接合される。このようにし
て電子デバイス4を実装したテープキャリアは、その
後、個々に切り出される。
ポリイミドテープを用いているため、熱サイクルにおい
ても半田接合部に加わる応力が緩和され、また裏面から
半田バンプを観察出来るという利点がある。
田印刷や半田ボールを転写する方法により形成される
が、このような方法では、図23に示すように、半田バ
ンプ3は球状にならざるを得ない。球状の半田バンプで
は、半田バンプ同士のピッチが小さくなり、半田バンプ
間の距離が短くなると、半導体チップを搭載した際に、
半田ブリッジが形成されてしまうという問題がある。ま
た、アンダーフィル樹脂の充填が困難となるという問題
も生ずる。
よって、実装する基板の回路パターンはより高密度化さ
れている。また、半導体チップの高周波化によって、耐
ノイズ性を提供するためのグランド層が必要となりつつ
ある。以上の理由から、半導体チップを実装するテープ
キャリアに関しても、これまでの単層回路構造に代えて
二層回路構造を採用する必要性が高まっている。
考慮してなされたもので、半導体チップを搭載する際
に、半田バンプのピッチが小さくなっても、半田バンプ
間にブリッジが形成されることがなく、半導体チップの
更なる高密度化や高周波化に対応することが可能な、バ
ンプ付き二層回路テープキャリアを提供することを目的
とする。
き二層回路テープキャリアの製造方法を提供することに
ある。
め、本発明は、半導体チップを回路基板に搭載するため
のバンプ付き二層回路テープキャリアであって、貫通孔
が設けられた絶縁フィルムと、前記貫通孔内に形成され
た接合用導体と、前記絶縁フィルムの一方の主面に形成
され前記接合用導体と接続された第1の導体パターン
と、前記絶縁フィルムの他方の主面に形成され前記接合
用導体上に位置するターミナル及びこのターミナルに接
続されたバンプ形成領域を有する第2の導体パターン
と、前記バンプ形成領域上に形成された半導体チップ接
続用金属バンプとを備え、前記金属バンプは前記導体パ
ターン面に対し実質的に垂直な側面を有する柱状体であ
ることを特徴とするバンプ付き二層回路テープキャリア
を提供する。
路テープキャリアにおいて、第2の導体パターンである
半導体チップ搭載側導体パターンは、第1の導体パター
ンである回路基板側導体パターンと接続するためのター
ミナルを有しており、ターミナルの下側の絶縁フィルム
には、ターミナルよりも小さい径の孔が形成されてい
る。接合用導体は、例えば、この孔内に露出する金属箔
上にメッキにより金属層を形成することにより得ること
ができ、この接合用導体を介してテープキャリアの半導
体チップ搭載側導体パターンと回路基板側導体パターン
との接続が行われる。
アによると、接続用導体を介して半導体チップを回路基
板の導体へと接続することができる。また、接合用導体
が形成された孔とは別にターミナルの下側の絶縁フィル
ムに孔を設け、この孔に半導体チップ搭載側導体パター
ンと回路基板とを接続するための接合用電極を形成して
もよい。すなわち、接合用導体及び接合用電極の双方を
介して半導体チップを回路基板の導体へと接続すること
も可能である。
る材料としては、Cu、Ni、Sn、Sn合金(半田)
等を用いることが出来る。
は、Sn、Sn合金(半田)等が挙げられるが、特に半
田が好ましい。
は、いずれも多層構造を有するものとすることが出来
る。この場合、これらは、半田からなる最上層と、半田
よりも高い融点を有する金属、例えばCu、Niからな
る下層とを含むものとすることが出来る。
き二層回路テープキャリアでは、金属バンプが、導体パ
ターン面に対し実質的に垂直な側面を有する柱状体によ
り構成されているため、従来の球状の半田バンプのよう
に、半導体チップを搭載した際に半田ブリッジが形成さ
れるようなことがなく、また、アンダーフィル樹脂の充
填も容易に行うことが出来る。
ャリアの第1の製造方法として、貫通孔が設けられた絶
縁フィルムと、前記貫通孔内に形成された接合用導体
と、前記絶縁フィルムの一方の主面に形成され前記接合
用導体と接続された第1の導体パターンと、前記絶縁フ
ィルムの他方の主面に形成され前記接合用導体上に位置
するターミナル及びこのターミナルに接続されたバンプ
形成領域を有する第2の導体パターンと、前記バンプ形
成領域上に形成された半導体チップ接続用金属バンプと
を備えた、半導体チップを回路基板に搭載するためのバ
ンプ付き二層回路テープキャリアの製造方法であって、
一方の主面に第1の金属箔が設けられ他方の主面に第2
の金属箔が設けられた絶縁フィルムの前記第1の金属箔
上に樹脂層を形成し、この樹脂層をパターニングするこ
とにより得られる第1の樹脂パターンをマスクとして前
記第1の金属箔の露出部を選択的に除去することにより
前記第1の導体パターンを形成する工程、前記絶縁フィ
ルムに前記ターミナルよりも小さい径を有し且つ底面が
前記第2の金属箔で構成された孔を形成し、前記第1の
導体パターンを前記第1の樹脂パターンで被覆しつつ前
記第1の導体パターンが形成された面に第1の電気メッ
キを施すことにより前記孔内に前記接合用導体を形成す
る工程、前記第1の樹脂パターンを除去する工程、前記
第2の金属箔上に第2の樹脂パターンを形成し、前記絶
縁フィルムの前記第2の樹脂パターンが形成された面に
第2の電気メッキを施すことにより、前記第2の樹脂パ
ターンから露出する前記第2の金属箔上に前記第2の金
属箔とは異なる金属材料からなる金属パターンを形成す
る工程、前記第2の樹脂パターンを除去する工程、前記
絶縁フィルムの前記金属パターンが形成された面に第3
の樹脂パターンを形成し、前記絶縁フィルムの前記第3
の樹脂パターンが形成された面に第3の電気メッキを施
すことにより、前記第3の樹脂パターンから露出する前
記金属パターン上に前記金属バンプを形成する工程、前
記第3の樹脂パターンを除去する工程、および前記金属
パターンをマスクとして用いて前記金属箔をパターニン
グして金属箔パターンを形成することにより、前記第2
の導体パターンとして前記金属パターンと前記金属箔パ
ターンとの積層体を形成する工程を具備することを特徴
とするバンプ付き二層回路テープキャリアの製造方法を
提供する。
属箔が設けられた絶縁フィルムが用いられる。また、こ
れら金属箔の一方のパターニングには金属パターンがマ
スクとして用いられ、それにより得られる金属箔パター
ンと金属パターンとの積層体が半導体チップ搭載側導体
パターンを構成する。
アの第2の製造方法として、貫通孔が設けられた絶縁フ
ィルムと、前記貫通孔内に形成された接合用導体と、前
記絶縁フィルムの一方の主面に形成され前記接合用導体
と接続された第1の導体パターンと、前記絶縁フィルム
の他方の主面に形成され前記接合用導体上に位置するタ
ーミナル及びこのターミナルに接続されたバンプ形成領
域を有する第2の導体パターンと、前記バンプ形成領域
上に形成された半導体チップ接続用金属バンプとを備え
た、半導体チップを回路基板に搭載するためのバンプ付
き二層回路テープキャリアの製造方法であって、一方の
主面に金属箔が設けられた絶縁フィルムに前記ターミナ
ルよりも小さい径を有し且つ底面が前記金属箔で構成さ
れた孔を形成し、前記金属箔が設けられた面の裏面に第
1の電気メッキを施すことにより前記孔内に前記接合用
導体を形成する工程、前記絶縁フィルムの前記金属箔が
設けられた面の裏面に無電解メッキによりまたは無電解
メッキと電気メッキとによりメッキ金属箔層を形成し、
このメッキ金属箔層をパターニングすることにより前記
第1の導体パターンを形成する工程、前記絶縁フィルム
の一方の主面に設けられた金属箔上に第1の樹脂パター
ンを形成し、前記絶縁フィルムの前記第1の樹脂パター
ンが形成された面に第2の電気メッキを施すことによ
り、前記第1の樹脂パターンから露出する前記金属箔上
に金属パターンを形成する工程、前記第1の樹脂パター
ンを除去する工程、前記絶縁フィルムの前記金属パター
ンが形成された面に第2の樹脂パターンを形成し、前記
絶縁フィルムの前記第2の樹脂パターンが形成された面
に第3の電気メッキを施すことにより、前記第2の樹脂
パターンから露出する前記金属パターン上に前記金属バ
ンプを形成する工程、前記第2の樹脂パターンを除去す
る工程、および前記金属パターンをマスクとして用いて
前記金属箔の露出部を選択的に除去して金属箔パターン
を形成することにより、前記第2の導体パターンとして
前記金属パターンと前記金属箔パターンとの積層体を形
成する工程を具備することを特徴とするバンプ付き二層
回路テープキャリアの製造方法を提供する。
が設けられた絶縁フィルムが用いられる。第2の製造方
法において、回路基板側導体パターンは、接合用導体を
形成した後に、上記金属箔が設けられた面の裏面にメッ
キにより形成した金属箔層を用いて形成される。一方、
半導体チップ搭載側導体パターンは、絶縁フィルムに予
め設けられた金属箔上に金属パターンを形成し、この金
属パターンをマスクとして用いて上記金属箔をパターニ
ングすることにより形成される。すなわち、第1の製造
方法と同様に、第2の製造方法においても金属箔パター
ンと金属パターンとの積層体が半導体チップ搭載側導体
パターンを構成する。
アの第3の製造方法として、貫通孔が設けられた絶縁フ
ィルムと、前記貫通孔内に形成された接合用導体と、前
記絶縁フィルムの一方の主面に形成され前記接合用導体
と接続された第1の導体パターンと、前記絶縁フィルム
の他方の主面に形成され前記接合用導体上に位置するタ
ーミナル及びこのターミナルに接続されたバンプ形成領
域を有する第2の導体パターンと、前記バンプ形成領域
上に形成された半導体チップ接続用金属バンプとを備え
た、半導体チップを回路基板に搭載するためのバンプ付
き二層回路テープキャリアの製造方法であって、一方の
主面に第1の金属箔が設けられ他方の主面に第2の金属
箔が設けられた絶縁フィルム絶縁フィルムの前記第1の
金属箔上に樹脂層を形成し、この樹脂層をパターニング
することにより得られる第1の樹脂パターンをマスクと
して前記第1の金属箔の露出部を選択的に除去すること
により前記第1の導体パターンを形成する工程、前記絶
縁フィルムに前記ターミナルよりも小さい径を有し且つ
底面が前記第2の金属箔で構成された孔を形成し、前記
第1の導体パターンを前記第1の樹脂パターンで被覆し
つつ前記絶縁フィルムの前記第1の導体パターンが形成
された面に第1の電気メッキを施すことにより前記孔内
に前記接合用導体を形成する工程、前記第1の樹脂パタ
ーンを除去する工程、前記第2の金属箔上に第2の樹脂
パターンを形成し、前記絶縁フィルムの前記第2の樹脂
パターンが形成された面に第2の電気メッキを施すこと
により、前記第2の樹脂パターンから露出する前記第2
の金属箔上に前記金属バンプを形成する工程、前記第2
の樹脂パターンを除去する工程、前記絶縁フィルムの前
記金属バンプが形成された面に電着法により感光性樹脂
層を形成し、この感光性樹脂層をパターニングすること
により得られる第3の樹脂パターンをマスクとして用い
て前記第2の金属箔の露出部を選択的に除去することに
より前記第2の導体パターンを形成する工程、および前
記第3の樹脂パターンを除去する工程を具備することを
特徴とするバンプ付き二層回路テープキャリアの製造方
法を提供する。
が設けられた絶縁フィルムが用いられる。また、第3の
製造方法においては、第2の金属箔のパターニングには
電着フォトレジスト法を用いて形成した樹脂パターンが
マスクとして用いられ、したがって、半導体チップ搭載
側導体パターンは金属箔のみからなる単層構造を有して
いる。
アの第4の製造方法として、貫通孔が設けられた絶縁フ
ィルムと、前記貫通孔内に形成された接合用導体と、前
記絶縁フィルムの一方の主面に形成され前記接合用導体
と接続された第1の導体パターンと、前記絶縁フィルム
の他方の主面に形成され前記接合用導体上に位置するタ
ーミナル及びこのターミナルに接続されたバンプ形成領
域を有する第2の導体パターンと、前記バンプ形成領域
上に形成された半導体チップ接続用金属バンプとを備え
た、半導体チップを回路基板に搭載するためのバンプ付
き二層回路テープキャリアの製造方法であって、一方の
主面に金属箔が設けられた絶縁フィルムに前記ターミナ
ルよりも小さい径を有し且つ底面が前記金属箔で構成さ
れた孔を形成し、前記金属箔が設けられた面の裏面に第
1の電気メッキを施すことにより前記孔内に前記接合用
導体を形成する工程、前記絶縁フィルムの前記金属箔が
設けられた面の裏面に無電解メッキによりまたは無電解
メッキと電気メッキとによりメッキ金属箔層を形成し、
このメッキ金属箔層をパターニングすることにより前記
第1の導体パターンを形成する工程、前記絶縁フィルム
の一方の主面に設けられた金属箔上に第1の樹脂パター
ンを形成し、前記絶縁フィルムの前記第1の樹脂パター
ンが形成された面に第2の電気メッキを施すことによ
り、前記第1の樹脂パターンから露出する前記金属箔上
に前記金属バンプを形成する工程、前記第1の樹脂パタ
ーンを除去する工程、前記絶縁フィルムの前記金属バン
プが形成された面に電着法により感光性樹脂層を形成
し、この感光性樹脂層をパターニングすることにより得
られる第2の樹脂パターンをマスクとして用いて前記金
属箔の露出部を選択的に除去することにより前記第2の
導体パターンを形成する工程、及び前記第2の樹脂パタ
ーンを除去する工程を具備することを特徴とするバンプ
付き二層回路テープキャリアの製造方法を提供する。
が設けられた絶縁フィルムが用いられる。また、第4の
製造方法においては、半導体チップ搭載側導体パターン
を形成するためのマスクとして用いられる樹脂パターン
は、電着フォトレジスト法によって形成され、半導体チ
ップ搭載側導体パターンは金属箔のみからなる単層構造
を有している。
バンプ形成に従来の方法のようにソルダーレジストを用
いないため、金属バンプを高く形成する必要がなく、従
って金属バンプの形成が容易であり、かつ形成のための
時間が短時間ですみ、その結果、製造コストを低減する
ことが可能である。また、既に完成した基板にバンプを
形成することは非常に困難であるが、本発明の方法によ
ると、基板の製造工程中にバンプを形成するので、バン
プの形成を容易に行うことが出来る。
回路テープキャリアの製造方法において、回路基板側導
体パターンを形成する工程は、接合用導体を形成する工
程よりも後であれば、どの段階で行ってもよい。
フィルムに、半導体チップ搭載側導体パターンのターミ
ナルよりも小さい径の孔が形成され、電気メッキによ
り、孔内に露出する半導体チップ搭載側金属箔上に接合
用導体である金属層が形成される。この場合の金属層と
して、Cu、Ni、Sn、Sn合金(半田)等を用いる
ことができる。また、接合用導体は多層構造を有するこ
とが可能である。
Sn合金(半田)等を用いることができる。
を用いることが出来る。また、金属バンプは、多層構造
を有することが可能で、この場合、下層として融点が高
い金属であることが望ましい。前記電気メッキを2回以
上に分けて施すことにより、多層構造の金属バンプおよ
び接合用導体の金属層を形成することができる。この場
合の最上層は、溶融接合に適する半田、Sn等により構
成し、下層は最上層の金属より融点の高い金属(Cu、
Ni、Sn、半田等)により構成する。
ばレーザーにより行うことが出来る。
導体チップ搭載側金属箔(導体パターンのターミナル)
とは反対側に向かって広がるように、15°以上、好ま
しくは45°以上のテーパ角の内壁を有することが望ま
しい。このようなテーパ角の内壁を有する孔は、絶縁フ
ィルムに小エネルギーの炭酸ガスレーザを、多いパルス
数で照射することにより、または絶縁フィルムに、炭酸
ガスレーザをディフォーカスして照射することにより、
形成することが可能である。
密度は、絶縁フィルムの材質、厚み、孔のサイズによっ
て異なることから、適宜設定することが出来る。
一実施形態に係るバンプ付き二層回路テープキャリアに
ついて説明する。図1は、本発明の一実施形態に係る金
属バンプ付き二層回路テープキャリアを概略的に示す断
面図である。図1において、絶縁フィルム11の一方の
主面には半導体チップ搭載側銅パターン12が形成され
ており、この半導体チップ搭載側銅パターン12のバン
プ形成領域上に半田、Au、Sn、Sn合金等からなる
金属バンプ13が形成されている。
る部分に、半導体チップ搭載側銅パターン12のターミ
ナル(図2のターミナル51)より小さい径の孔が形成
されていて、この孔に埋め込まれた金属が接合用電極1
4を形成している。この接合用電極14は、銅、ニッケ
ル、半田等のメッキによって形成され、接合用電極上に
供給された半田ボールやクリーム半田を介して回路基板
の導体と接続される。
プ搭載側銅パターン12が形成された面の裏面に回路基
板側導体パターン15が形成されている。絶縁フィルム
11の回路基板側導体パターン15と接続する部分に
は、半導体チップ搭載側導体パターン12のターミナル
(図2のターミナル51)より小さい孔が形成されてい
て、この孔に充填された金属が接合用導体16を形成し
ている。
側導体パターン15の一部として任意の場所に回路基板
接続用パッド(図2のパッド17)を形成し、そのパッ
ド上に供給された半田ボールやクリーム半田を介して回
路基板の導体と接続することができる。従って、半導体
チップ搭載側銅パターン12や回路基板の回路設計の自
由度を高めることが可能となる。
を図2に示す。図2の上方にはテープキャリアを表側か
ら見た図が描かれており、下方には裏側から見た図が描
かれている。図2において、半導体チップ搭載側銅パタ
ーン12は、回路基板の導体と垂直方向において電気的
に接続する箇所にターミナル51を有しており、これら
ターミナル51の下の絶縁フィルム11には、ターミナ
ル51よりも径の小さい孔が形成されている。この孔に
形成した半田、Cu、Ni、Au、Sn合金等が接合用
電極14及び接合用導体16を形成している。
接合用導体16の上には、半田ボール(図示せず)が形
成されていて、この半田ボールを介して回路基板の導体
と接続される。
プキャリアでは、金属バンプ13は、側面がストレート
の円柱状である。なお、円柱に限らず、断面が多角形の
角柱状でもよい。このように、金属バンプ13が、側面
がストレートの柱状形状を有しているため、図23に示
す従来のテープキャリアの球状の金属バンプとは異な
り、金属バンプ同士のピッチが小さくなり、金属バンプ
間の距離が短くなったとしても、ブリッジが形成される
ようなことはなく、また、アンダーフィル樹脂の充填が
困難となることもない。
ーレジストを設けずに半導体チップ搭載側銅パターン1
2上に直接金属バンプ13を形成しているので、金属バ
ンプを高く形成する必要がないため、金属バンプの形成
が容易であり、かつ形成のための時間が短時間ですむと
いう利点がある。
の厚さは10〜18μmと薄く、このように薄い銅パタ
ーンに半田を接続した構造では、銅パターンに応力が加
わり、銅パターンが破断してしまう。それに対し、絶縁
フィルム11の回路基板と接続する部分に半導体チップ
搭載側銅パターン12のターミナル(図2のターミナル
51)より小さい径の孔を形成し、この孔にCu、Ni
等のめっきによる金属層を形成した本実施形態の構造で
は、この金属層が補強となって、銅パターンの破断が防
止される。
は、実装用外部端子としての半田ボールが接続される。
この半田ボールは、ターミナル部にフラックスを塗布
し、その上に半田ボールを載置した後、半田ボールを加
熱溶融することにより形成される。
成された孔の底部に存在するため、上述のように半田ボ
ールをターミナル部に形成する際、半田ボールとターミ
ナルとが接触不良となるオープン不良が生じたり、孔内
の空気が溶融した半田中にボイドとして残存するという
問題が生ずる。
合用電極14や接合用導体16を形成した構造では、半
田ボールは、接合用電極14及び接合用導体16と確実
に接触し、接続されるため、オープン不良が生じること
はない。また、絶縁フィルム11の孔内には既に接合用
電極14や接合用導体16が充填されているので、孔内
の空気が溶融した半田中にボイドとして残存するという
問題が生じることはない。
ターン12とは反対側に向かって広がるように、15°
以上、好ましくは45°以上のテーパ角の内壁を有する
ものとすることが出来る。このように、絶縁フィルム1
1にテーパ状の内壁を有する孔を形成し、この孔に接合
用電極14や接合用導体16を埋め込み、更にこの接合
用電極14や接合用導体16の上に半田ボールを形成す
ることにより、次のような効果が得られる。
12とは反対側に向かって広がるテーパ状の内壁を有す
る孔を形成したテープキャリアと、絶縁フィルム11に
垂直な内壁を有する孔を形成したテープキャリアとで
は、はんだボールとの接合部の開口径を同一の寸法とし
た場合、孔のターミナル51の側の径は、後者に比べ、
前者においてより小さくなる。従って、ターミナル51
のピッチが同一である場合、上記孔をテーパ状の内壁を
有するように形成することにより、ターミナル51間の
配線を増やすことが出来、そのため、テープキャリア上
に配線スペースが足りないためにターミナル51を配置
することが出来ず、無駄になっていたスペースを有効に
利用することが出来る。
する孔を形成した場合には、半田ボールは、絶縁フィル
ム11の孔内に充填された接合用電極14や接合用導体
16との接合部においてくびれが生じ、このくびれ部分
に応力歪みが集中し、その結果、クラックの発生を招く
可能性がある。
の内壁を有する孔を形成した場合には、半田ボールと接
合用電極14或いは接合用導体16との接合部にくびれ
が生じることがないため、その部分における応力歪みの
集中が緩和され、接合強度が良好な、信頼性の高いはん
だ接合部を得ることが出来る。
体チップ(図示せず)が接合され、半導体パッケージが
得られる。この半導体パッケージは、接合用電極14や
接合用パッド17或いは接合用電極を介して回路基板
(図示せず)上に実装される。その結果として得られた
実装構造では、回路基板の熱膨脹による応力がテープキ
ャリアの変形により緩和され、その結果、回路基板と半
導体チップとの接続を、高い信頼性および低コストで実
現することが出来た。
路テープキャリアの製造方法について説明する。
搭載側導体パターンを金属マスク法によって形成する金
属バンプ付き二層回路テープキャリアの第1の製造方法
並びにそれを用いた半導体パッケージの製造方法につい
て、図3〜図7を参照して、工程順に説明する。
厚さ50μmのポリイミドフィルム11の両面に厚さ1
8μmの銅箔12a,15を有する材料を用意する。次
いで、図3(b)に示すように、半導体チップを実装す
る面とは反対の面の銅箔15上に、例えば厚さが25μ
mのネガタイプ感光性ドライフィルム20をラミネート
する。このとき、半導体チップを実装する面の銅箔12
aは保護フィルム21で保護しておく。次いで、図3
(c)に示すように、導体回路がネガパターンとなり、
さらに、半導体チップを実装する面の導体パターンと接
続する部分及び半田ボールやクリーム半田を介して回路
基板の導体と接続される接合用電極14の部分がポジパ
ターンとなるマスク22を通して感光性ドライフィルム
20を露光した。露光光源としては、超高圧水銀ランプ
を用い、照射量は80mJ/cm2とした。
ライフィルム20を液温を30℃とした1重量%のNa
2CO3水溶液を用いて現像し、エッチングレジストパタ
ーンを形成した。そして、図3(e)に示すように、感
光性ドライフィルム20をエッチングレジストとして銅
箔15をアルカリエッチングし、所望の導体パターンを
形成する。
電極と接合用導体を形成する部分に、炭酸ガスレーザを
用いて、銅箔12aに達する150μm径の孔をポリイ
ミドフィルム11に形成した。炭酸ガスレーザによる穴
明け時に孔およびその周辺に付着したカーボンは、ブラ
スト処理によって機械的に除去した。
i電気メッキを行ったのち半田メッキ(AS513系
石原薬品社製)をして接合用電極14および接合用導体
16を形成した。
ドライフィルム20を剥離し、その後、保護フィルム2
5をラミネートした。剥離液としては、液温45℃の3
重量%NaOH水溶液を用いた。さらに、あらかじめ半
導体チップ実装面の銅箔12aを保護するために貼って
おいた保護フィルム21を剥離した。
ップを実装する面の銅箔12a上に例えば厚さが25μ
mのネガタイプ感光性ドライフィルムレジスト26をラ
ミネートした後、図5(j)に示すように、導体回路が
ポジパターンとなるマスク27を通して感光性ドライフ
ィルム26を露光した。露光光源としては、超高圧水銀
ランプを用い、照射量は80mJ/cm2とした。次
に、図5(k)に示すように、感光性ドライフィルム2
6を液温を30℃とした1重量%のNa2CO3水溶液を
用いて現像し、パターンメッキレジストパターンを形成
した。
気メッキし、銅箔12aの表面に、厚さ4μmのNiパ
ターン12bを形成した。メッキ浴としては、S−60
0系(商品名:上村工業社製)を用いた。この際、半導
体チップを実装するのに必要な、自動アライメント用認
識マークを同時に形成することができ、画像処理の多値
化レベルが100/256階調以上となる光沢ニッケル
めっきで認識マークを形成することで、自動アライメン
ト方式のチップ実装に対応出来る。
ライフィルム26を剥離した。剥離液としては、液温4
5℃の3重量%NaOH水溶液を用いた。その後、図6
(n)に示すように、Niパターン12b上に厚さ25
μmのネガタイプ感光性ドライフィルム30をラミネー
トした。
の電極パッドと接続するための金属バンプを電気メッキ
法で形成するために、金属バンプ部がポジパターンとな
るマスク31を通して感光性ドライフィルム30を露光
した。露光光源としては、超高圧水銀ランプを用い、照
射量は90mJ/cm2とした。次に、図6(p)に示
すように、感光性ドライフィルム30を液温を30℃と
した1重量%のNa2CO3水溶液を用いて現像した。
13系(商品名:石原薬品社製)を用いて錫6鉛4の組
成の半田を電気メッキして、厚さ15μmの半田パンプ
13を形成した。その後、図7(r)に示すように、感
光性ドライフィルム30を剥離した。剥離液としては、
液温45℃の3重量%NaOH水溶液を用いた。そし
て、図7(s)に示すように、Niパターン12bをエ
ッチングレジストとして銅箔12aをアルカリエッチン
グして、銅箔パターン12aとNiパターン12bとの
積層構造からなる導体パターン12を形成した。さら
に、保護フィルム25を剥離することで、図1に示した
のと同様の構造を有するテープキャリアが得られた。
備した半導体チップ32を、以上説明した図7(s)に
示すテープキャリアに搭載した。半導体チップ32は、
周辺部にアルミニウムパッドを有し、このアルミニウム
パッドの表面にワイヤーボンディングを用いてAuバン
プが形成されている。
チップ32とテープキャリアとの間隙に熱硬化性樹脂、
例えばエポキシ樹脂をアンダーフィル33として充填し
て、テープキャリアと半導体チップ32との接続構造を
得た。
上に半田バンプ13を形成したテープキャリアを用いて
いるため、位置合わせ/半導体チップの搭載/リフロー
加熱といった一連の工程により、このテープキャリア上
に、アルミニウムパッドの表面に半田バンプ13と合金
化するAuバンプを形成している半導体チップ32を、
一括して実装することが可能である。
キャリアは、その後、個々に切り出される。
ターンを金属マスク法によって形成する金属バンプ付き
二層回路テープキャリアの第1の製造方法によると、導
体パターン面に対し実質的に垂直な側面を有する柱状体
からなる金属バンプを備えた金属バンプ付きテープキャ
リアを容易に得ることが可能である。また、既に完成し
た基板上にではなく、基板の製造過程中にバンプを形成
しているので、金属バンプの形成を容易に行うことが出
来る。
箔が設けられた絶縁フィルムを用いたが、片面のみに金
属箔が設けられた絶縁フィルムを用いることもできる。
また、上述した第1の製造方法では、半導体チップ搭載
側導体パターンを金属マスク法により形成したが、他の
方法を用いることも可能である。以下に、片面のみに金
属箔が設けられた絶縁フィルムを用い、回路基板側導体
パターンを形成するための金属箔をメッキによって形成
する金属バンプ付き二層回路テープキャリアの第2の製
造方法について、図8〜図12を参照して説明する。
ロスにエポキシを含浸させた厚さ50μmの絶縁層(ガ
ラスエポキシ層)11の片面に厚さ18μmの銅箔12
aを有する材料を用意する。
電極と接合用導体を形成する部分に、炭酸ガスレーザを
用いて、銅箔12aに達する150μm径の孔をガラエ
ポ層11に形成した。炭酸ガスレーザによる穴明け時に
孔およびその周辺に付着したカーボンは、ブラスト処理
によって機械的に除去した。
i電気メッキを行い接合用電極14および接合用導体1
6を形成した。更に図8(d)に示すように、半導体チ
ップ実装面の銅箔をフィルム21で保護した後、接合用
電極14と接合用導体16を含むガラスエポキシ層11
の全面に無電解銅メッキと電解銅メッキを施し、厚さ1
0μmのメッキ金属箔層15を形成する。
金属箔15上に厚さ25μmのネガタイプ感光性ドライ
フィルム20をラミネートする。次いで、図9(f)に
示すように、導体回路がネガパターンとなり、さらに、
半田ボールやクリーム半田を介して回路基板の導体と接
続される接合用電極14の部分がポジパターンとなるマ
スク22を通して感光性ドライフィルム20を露光し
た。露光光源としては、超高圧水銀ランプを用い、照射
量は80mJ/cm2とした。
ライフィルム20を液温を30℃とした1重量%のNa
2CO3水溶液を用いて現像し、エッチングレジストパタ
ーンを形成した。そして、図9(h)に示すように、感
光性ドライフィルム20をエッチングレジストとして銅
箔15をアルカリエッチングし、所望の導体パターンを
形成し、感光性ドライフィルム20を剥離した。剥離液
としては、液温45℃の3重量%NaOH水溶液を用い
た。その後、あらかじめ半導体チップ実装面の銅箔12
aを保護するために貼っておいた保護フィルム21を剥
離した。
側導体導体パターン15をフィルム25で保護し、半導
体チップを実装する面の銅箔12a上に厚さ25μmの
ネガタイプ感光性ドライフィルムレジスト26をラミネ
ートした後、図10(j)に示すように、導体回路がポ
ジパターンとなるマスク27を通して感光性ドライフィ
ルム26を露光した。露光光源としては、超高圧水銀ラ
ンプを用い、照射量は80mJ/cm2とした。次に、
図10(k)に示すように、感光性ドライフィルム26
を液温を30℃とした1重量%のNa2CO3水溶液を用
いて現像し、パターンメッキレジストパターンを形成し
た。
電気メッキし、銅箔12aの表面に、厚さ4μmのNi
パターン12bを形成した。メッキ浴としては、S−6
00系(商品名:上村工業社製)を用いた。
ドライフィルム26を剥離した。剥離液としては、液温
45℃の3重量%NaOH水溶液を用いた。その後、図
11(n)に示すように、Niパターン12b上に厚さ
25μmのネガタイプ感光性ドライフィルム30をラミ
ネートした。
体の電極パッドと接続するための金属バンプを電気メッ
キ法で形成するために、金属バンプ部がポジパターンと
なるマスク31を通して感光性ドライフィルム30を露
光した。露光光源としては、超高圧水銀ランプを用い、
照射量は90mJ/cm2とした。次に、図11(p)
に示すように、感光性ドライフィルム30を液温を30
℃とした1重量%のNa2CO3水溶液を用いて現像し
た。
7銀3の組成の半田を電気メッキして、厚さ15μmの
半田パンプ13を形成した。その後、図12(r)に示
すように、感光性ドライフィルム30を剥離した。剥離
液としては、液温45℃の3重量%NaOH水溶液を用
いた。そして、図12(s)に示すように、Niパター
ン12bをエッチングレジストとして銅箔12aをアル
カリエッチングすることにより、銅箔パターン12aと
Niパターン12bとの積層構造からなる導体パターン
12を形成した。さらに、保護フィルム25を剥離する
ことで、図1に示したのと同様の構造を有するテープキ
ャリアが得られた。
箔が設けられた絶縁フィルムを用い、半導体チップ搭載
側導体パターンを電着フォトレジスト法によって形成す
る金属バンプ付きテープキャリアの第3の製造方法につ
いて、図13〜図17を参照して説明する。
0μmの芳香族系液晶ポリマーフィルム(商品名:クラ
レ社製ベクトラ)11の両面に厚さ18μmの銅箔1
2,15を有する材料を用意する。次いで、図13
(b)に示すように、半導体チップを実装する面とは反
対の面の銅箔15上に厚さ25μmのネガタイプ感光性
ドライフィルム20をラミネートする。このとき、半導
体チップを実装する面の銅箔12は保護フィルム21で
保護しておく。次いで、図13(c)に示すように、導
体回路がネガパターンとなり、さらに、半導体チップを
実装する面の導体パターンと接続する部分及び半田ボー
ルやクリーム半田を介して回路基板の導体と接続される
接合用電極14の部分がポジパターンとなるマスク22
を通して感光性ドライフィルム20を露光した。露光光
源としては、超高圧水銀ランプを用い、照射量は80m
J/cm2とした。
ドライフィルム20を液温を30℃とした1重量%のN
a2CO3水溶液を用いて現像し、エッチングレジストパ
ターンを形成した。そして、図13(e)に示すよう
に、感光性ドライフィルム20をエッチングレジストと
して銅箔15をアルカリエッチングし、所望の導体パタ
ーンを形成する。
用電極と接合用導体を形成する部分に、炭酸ガスレーザ
を用いて、銅箔12に達する150μm径の孔をフィル
ム11に形成した。炭酸ガスレーザによる穴明け時に孔
およびその周辺に付着したカーボンは、ブラスト処理に
よって機械的に除去した。
Cu電気メッキを行ったのち半田メッキ(AS513系
石原薬品社製)をして接合用電極14および接合用導
体16を形成した。
性ドライフィルム20を剥離し、その後、保護フィルム
25をラミネートした。剥離液としては、液温45℃の
3%質量NaOH水溶液を用いた。さらにあらかじめ半
導体チップ実装面の銅箔12を保護するために貼ってお
いた保護フィルム21を剥離した。
ップを実装する面の銅箔12上に厚さ25μmのネガタ
イプ感光性ドライフィルムレジスト30をラミネートし
た後、図15(j)に示すように、半導体の電極パッド
と接続するための金属バンプを電気メッキ法で形成する
ために、金属バンプ部がポジパターンとなるマスク31
を通して感光性ドライフィルム30を露光した。露光光
源としては、超高圧水銀ランプを用い、照射量は90m
J/cm2とした。次に、図15(k)に示すように、
感光性ドライフィルム30を液温を30℃とした1重量
%のNa2CO3水溶液を用いて現像した。
の電気メッキを行って厚さ15μmのCuバンプ13a
を形成した後、AS513系(商品名:石原薬品社製)
を用いて錫6鉛4の組成の半田を電気メッキして、厚さ
5μmの半田バンプ13bを形成した。すなわち、多層
構造の金属バンプ13を形成した。その後、図16
(m)に示すように、感光性ドライフィルム30を剥離
した。剥離液としては、液温45℃の3%NaOH水溶
液を用いた。
搭載側銅箔12に導体パターンを形成するために、電着
フォトレジスト35(プライムコートAN−300:関
西ペイント社製)を電着塗工し、80℃で10分間の乾
燥を行った。
回路がネガパターンとなるマスク27を通して電着フォ
トレジスト35を露光した。露光光源としては、超高圧
水銀ランプを用い、照射量は100mJ/cm2とし
た。
し、図16(p)に示すように、電着フォトレジストパ
ターンを形成した。現像液としては、液温を30℃とし
た1重量%のNa2CO3水溶液を用いた。次いで、図1
7(q)に示すように、電着フォトレジストパターン3
5をマスクとして用いて、銅箔12の露出した部分をア
ルカリエッチング溶液によりエッチングし、回路パター
ンを形成した。
フォトレジストパターン35を液温液温45℃の3%N
aOH水溶液剥離液により剥離し、さらに保護フィルム
25を剥離することで、図1に示したのと同様の構造を
有する金属バンプ付き二層回路テープキャリアが得られ
た。
パターンを形成するための金属箔をメッキによって形成
して、半導体チップ搭載側の導体パターンを電着フォト
レジスト法によって形成する金属バンプ付きテープキャ
リアの第4の製造方法について、図18〜図22を参照
して説明する。
クロスにエポキシを含浸した厚さ50μmの絶縁層(ガ
ラスエポキシ層)11の片面に厚さ18μmの銅箔12
を有する材料を用意する。
用電極と接合用導体を形成する部分に、炭酸ガスレーザ
を用いて、銅箔12に達する150μm径の孔をガラエ
ポ層11に形成した。炭酸ガスレーザによる穴明け時に
孔およびその周辺に付着したカーボンは、ブラスト処理
によって機械的に除去した。
Ni電気メッキを行い接合用電極14および接合用導体
16を形成した。更に図18(d)に示すように、半導
体チップ実装面の銅箔12をフィルム21で保護した
後、接合用電極14と接合用導体16を含むガラスエポ
キシ層11の全面に無電解銅メッキと電解銅メッキを施
し、厚さ10μmのメッキ金属箔層15を形成する。
キ金属箔15上に厚さ25μmのネガタイプ感光性ドラ
イフィルム20をラミネートする。次いで、図19
(f)に示すように、導体回路がネガパターンとなり、
さらに半田ボールやクリーム半田を介して回路基板の導
体と接続される接合用電極14の部分がポジパターンと
なるマスク22を通して感光性ドライフィルム20を露
光した。露光光源としては、超高圧水銀ランプを用い、
照射量は80mJ/cm2とした。
ドライフィルム20を液温を30℃とした1重量%のN
a2CO3水溶液を用いて現像し、エッチングレジストパ
ターンを形成した。そして、図19(h)に示すよう
に、感光性ドライフィルム20をエッチングレジストと
して銅箔15をアルカリエッチングし、所望の導体パタ
ーンを形成し、感光性ドライフィルム20を剥離した。
剥離液としては、液温45℃の3%質量NaOH水溶液
を用いた。さらにあらかじめ半導体チップ実装面の銅箔
12を保護するために貼っておいた保護フィルム21を
剥離した。
板側導体導体パターン15をフィルム25で保護し、半
導体チップを実装する面の銅箔12上に厚さ25μmの
ネガタイプ感光性ドライフィルムレジスト30をラミネ
ートした。その後、図20(j)に示すように、半導体
の電極パッドと接続するための金属バンプを電気メッキ
法で形成するために、金属バンプ部がポジパターンとな
るマスク31を通して感光性ドライフィルム30を露光
した。露光光源としては、超高圧水銀ランプを用い、照
射量は90mJ/cm2とした。次に、図20(k)に
示すように、感光性ドライフィルム30を液温を30℃
とした1重量%のNa2CO3水溶液を用いて現像した。
の電気メッキを行って厚さ15μmのNiバンプ13a
を形成した後、錫9銅1の組成の半田を電気メッキし
て、厚さ5μmの半田パンプ13bを形成した。すなわ
ち、多層構造の金属バンプ13を形成した。その後、図
21(m)に示すように、感光性ドライフィルム30を
剥離した。剥離液としては、液温45℃の3%NaOH
水溶液を用いた。
搭載側銅箔12に導体パターンを形成するために、電着
フォトレジスト35(プライムコートAN−300:関
西ペイント社製)を電着塗工し、80℃で10分間の乾
燥を行った。
回路がネガパターンとなるマスク27を通して電着フォ
トレジスト35を露光した。露光光源としては、超高圧
水銀ランプを用い、照射量は100mJ/cm2とし
た。
し、図21(p)に示すように、電着フォトレジストパ
ターンを形成した。現像液としては、液温を30℃とし
た1重量%のNa2CO3水溶液を用いた。次いで、図2
2(q)に示すように、電着フォトレジストパターン3
5をマスクとして用いて、銅箔12の露出した部分をア
ルカリエッチング溶液によりエッチングし、回路パター
ンを形成した。
フォトレジストパターン35を液温液温45℃の3重量
%NaOH水溶液剥離液により剥離し、さらに保護フィ
ルム25を剥離して、図1に示したのと同様の構造を有
する金属バンプ付き二層回路テープキャリアが得られ
た。
ーン12を電着フォトレジスト法で形成する第3および
第4の製造方法によると、図1に示す金属バンプ付き二
層回路テープキャリアを、金属マスク法を用いた第1の
製造方法に比べて、更に簡略化された製造工程で得るこ
とが出来る。
ャリアおよびその製造方法によると、以下のような優れ
た効果を得ることができる。
バンプ形状が球状の場合、バンプ部の導体パッド幅より
もバンプ径は大きくなる。従って、バンプ同士のピッチ
が小さくなった場合、バンプ同士がブリッジを形成する
恐れがある。また、バンプ同士の間隔が小さくなると、
アンダーフィルの充填性が悪くなり、歩留まりの低下、
コスト増を招いてしまう。
は、金属バンプが柱状体であるため、バンプ自体が幅方
向に広がらないことから、上述のような問題は発生せ
ず、バンプピッチを小さくすることが出来る。
時において回路基板と半導体装置との線膨脹係数の相違
に起因する応力が作用し、最終的には破断してしまう。
いて、特に金属バンプと接合電極部の金属層を多層構造
とし、最上層を半田とし、その下層を半田よりも高い融
点を有する金属により構成する場合、下層は回路基板上
に半導体装置を回路接続する際の熱で溶融することがな
いため、接合電極部の厚さが厚くなり、それによって機
械的な強度を改善することが出来る。その結果、接合電
極部の破断に至る寿命を延ばすことが出来る。
半導体チップとの接合用半田により構成し、その下層を
半田接続時の熱によって溶融しない金属により構成する
場合には、この高融点金属層がスペーサ効果をなし、半
導体チップと導体パターン間の間隙を確保することが出
来る。これにより、アンダーフィル樹脂の充填性が改善
されて、バンプ接合部の信頼性を確保することが出来
る。
の製造方法では、エッチングにより半導体チップ搭載側
導体パターンを形成する前に金属バンプを形成すること
を特徴とする。
リアに金属バンプを形成する方法としては、電気メッキ
用給電パターンを形成しておき、バンプを電気メッキ法
で形成した後、給電パターンを切断する方法がある。こ
の方法では、導体パターンの形状によっては給電パター
ンを形成することが困難な場合がある。また、後に給電
パターンを切断するための工程が必要となる。
田ボールを導体パターンのバンプ形成位置に載置し、こ
れをロウ付けする方法もある。しかし、この方法の場
合、導体パターン上に半田が濡れ広がってしまうことを
防止するため、ソルダーレジスト層を形成しなければな
らない。また、この方法で形成された半田バンプは、球
状をなし、上述のように、金属バンプ同士を小さい間隔
で形成することが困難となる。
回路テープキャリアの製造方法では、エッチングにより
半導体チップ搭載側導体パターンを形成する前に金属バ
ンプを形成するので、電気メッキ用給電パターンを設け
る必要がない。また、ロウ付け等によらず、電気メッキ
法により金属バンプを形成することから、導体パターン
上への半田バンプの濡れ広がりを防止するためのソルダ
ーレジスト層を形成する必要がなく、製造工程を簡略化
出来るとともに、柱状体の金属バンプを容易に形成する
ことが出来る。
を有する孔を形成し、そこに接合用電極または接合用導
体を埋め込むことにより、接合用ターミナルと半田バン
プとの接合強度を向上させることが可能である。
金属バンプはその形状が導体パターン面に対し実質的に
垂直な側面を有する柱状体となるように形成される。す
なわち、バンプ形成領域のサイズと金属バンプの幅とを
ほぼ一致させることができる。そのため、本発明による
と、バンプが球状である場合に比べてバンプ間のピッチ
を狭めることができ、バンプ間のブリッジが形成される
おそれがなく、アンダーフィルの充填も容易である。
を搭載する際に、半田バンプのピッチが小さくなって
も、半田バンプ間にブリッジが形成されることがなく、
半導体チップの更なる高密度化や高周波化に対応するこ
とが可能な、バンプ付き二層回路テープキャリア及びそ
の製造方法が提供される。
回路テープキャリアを概略的に示す断面図。
回路テープキャリアを示す斜視図。
形態に係る金属バンプ付き二層回路テープキャリアの第
1の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
1の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
1の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
1の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
1の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
2の製造プロセスを工程順に示す断面図。
形態に係る金属バンプ付き二層回路テープキャリアの第
2の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第2の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第2の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第2の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第3の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第3の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第3の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第3の製造プロセスを工程順に示す断面図。
実施形態に係る金属バンプ付き二層回路テープキャリア
の第3の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第4の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第4の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第4の製造プロセスを工程順に示す断面図。
施形態に係る金属バンプ付き二層回路テープキャリアの
第4の製造プロセスを工程順に示す断面図。
実施形態に係る金属バンプ付き二層回路テープキャリア
の第4の製造プロセスを工程順に示す断面図。
ージを概略的に示す断面図。
Claims (6)
- 【請求項1】半導体チップを回路基板に搭載するための
バンプ付き二層回路テープキャリアであって、貫通孔が
設けられた絶縁フィルムと、前記貫通孔内に形成された
接合用導体と、前記絶縁フィルムの一方の主面に形成さ
れ前記接合用導体と接続された第1の導体パターンと、
前記絶縁フィルムの他方の主面に形成され前記接合用導
体上に位置するターミナル及びこのターミナルに接続さ
れたバンプ形成領域を有する第2の導体パターンと、前
記バンプ形成領域上に形成された半導体チップ接続用金
属バンプとを備え、前記金属バンプは前記導体パターン
面に対し実質的に垂直な側面を有する柱状体であること
を特徴とするバンプ付き二層回路テープキャリア。 - 【請求項2】前記絶縁フィルムに前記接合用導体が形成
された貫通孔とは別の貫通孔が設けられ、この貫通孔に
前記第2の導体パターンと前記回路基板とを接続するた
めの接合用電極が形成されたことを特徴とする請求項1
に記載のバンプ付き二層回路テープキャリア。 - 【請求項3】貫通孔が設けられた絶縁フィルムと、前記
貫通孔内に形成された接合用導体と、前記絶縁フィルム
の一方の主面に形成され前記接合用導体と接続された第
1の導体パターンと、前記絶縁フィルムの他方の主面に
形成され前記接合用導体上に位置するターミナル及びこ
のターミナルに接続されたバンプ形成領域を有する第2
の導体パターンと、前記バンプ形成領域上に形成された
半導体チップ接続用金属バンプとを備えた、半導体チッ
プを回路基板に搭載するためのバンプ付き二層回路テー
プキャリアの製造方法であって、 一方の主面に第1の金属箔が設けられ他方の主面に第2
の金属箔が設けられた絶縁フィルムの前記第1の金属箔
上に樹脂層を形成し、この樹脂層をパターニングするこ
とにより得られる第1の樹脂パターンをマスクとして前
記第1の金属箔の露出部を選択的に除去することにより
前記第1の導体パターンを形成する工程、 前記絶縁フィルムに前記ターミナルよりも小さい径を有
し且つ底面が前記第2の金属箔で構成された孔を形成
し、前記第1の導体パターンを前記第1の樹脂パターン
で被覆しつつ前記第1の導体パターンが形成された面に
第1の電気メッキを施すことにより前記孔内に前記接続
用導体を形成する工程、 前記第1の樹脂パターンを除去する工程、 前記第2の金属箔上に第2の樹脂パターンを形成し、前
記絶縁フィルムの前記第2の樹脂パターンが形成された
面に第2の電気メッキを施すことにより、前記第2の樹
脂パターンから露出する前記第2の金属箔上に前記第2
の金属箔とは異なる金属材料からなる金属パターンを形
成する工程、 前記第2の樹脂パターンを除去する工程、 前記絶縁フィルムの前記金属パターンが形成された面に
第3の樹脂パターンを形成し、前記絶縁フィルムの前記
第3の樹脂パターンが形成された面に第3の電気メッキ
を施すことにより、前記第3の樹脂パターンから露出す
る前記金属パターン上に前記金属バンプを形成する工
程、 前記第3の樹脂パターンを除去する工程、および前記金
属パターンをマスクとして用いて前記金属箔をパターニ
ングして金属箔パターンを形成することにより、前記第
2の導体パターンとして前記金属パターンと前記金属箔
パターンとの積層体を形成する工程を具備することを特
徴とするバンプ付き二層回路テープキャリアの製造方
法。 - 【請求項4】貫通孔が設けられた絶縁フィルムと、前記
貫通孔内に形成された接合用導体と、前記絶縁フィルム
の一方の主面に形成され前記接合用導体と接続された第
1の導体パターンと、前記絶縁フィルムの他方の主面に
形成され前記接合用導体上に位置するターミナル及びこ
のターミナルに接続されたバンプ形成領域を有する第2
の導体パターンと、前記バンプ形成領域上に形成された
半導体チップ接続用金属バンプとを備えた、半導体チッ
プを回路基板に搭載するためのバンプ付き二層回路テー
プキャリアの製造方法であって、 一方の主面に金属箔が設けられた絶縁フィルムに前記タ
ーミナルよりも小さい径を有し且つ底面が前記金属箔で
構成された孔を形成し、前記金属箔が設けられた面の裏
面に第1の電気メッキを施すことにより前記孔内に前記
接続用導体を形成する工程、 前記絶縁フィルムの前記金属箔が設けられた面の裏面に
無電解メッキによりまたは無電解メッキと電気メッキと
によりメッキ金属箔層を形成し、このメッキ金属箔層を
パターニングすることにより前記第1の導体パターンを
形成する工程、 前記絶縁フィルムの一方の主面に設けられた金属箔上に
第1の樹脂パターンを形成し、前記絶縁フィルムの前記
第1の樹脂パターンが形成された面に第2の電気メッキ
を施すことにより、前記第1の樹脂パターンから露出す
る前記金属箔上に金属パターンを形成する工程、 前記第1の樹脂パターンを除去する工程、 前記絶縁フィルムの前記金属パターンが形成された面に
第2の樹脂パターンを形成し、前記絶縁フィルムの前記
第2の樹脂パターンが形成された面に第3の電気メッキ
を施すことにより、前記第2の樹脂パターンから露出す
る前記金属パターン上に前記金属バンプを形成する工
程、 前記第2の樹脂パターンを除去する工程、および前記金
属パターンをマスクとして用いて前記金属箔の露出部を
選択的に除去して金属箔パターンを形成することによ
り、前記第2の導体パターンとして前記金属パターンと
前記金属箔パターンとの積層体を形成する工程を具備す
ることを特徴とするバンプ付き二層回路テープキャリア
の製造方法。 - 【請求項5】貫通孔が設けられた絶縁フィルムと、前記
貫通孔内に形成された接合用導体と、前記絶縁フィルム
の一方の主面に形成され前記接合用導体と接続された第
1の導体パターンと、前記絶縁フィルムの他方の主面に
形成され前記接合用導体上に位置するターミナル及びこ
のターミナルに接続されたバンプ形成領域を有する第2
の導体パターンと、前記バンプ形成領域上に形成された
半導体チップ接続用金属バンプとを備えた、半導体チッ
プを回路基板に搭載するためのバンプ付き二層回路テー
プキャリアの製造方法であって、 一方の主面に第1の金属箔が設けられ他方の主面に第2
の金属箔が設けられた絶縁フィルム絶縁フィルムの前記
第1の金属箔上に樹脂層を形成し、この樹脂層をパター
ニングすることにより得られる第1の樹脂パターンをマ
スクとして前記第1の金属箔の露出部を選択的に除去す
ることにより前記第1の導体パターンを形成する工程、 前記絶縁フィルムに前記ターミナルよりも小さい径を有
し且つ底面が前記第2の金属箔で構成された孔を形成
し、前記第1の導体パターンを前記第1の樹脂パターン
で被覆しつつ前記絶縁フィルムの前記第1の導体パター
ンが形成された面に第1の電気メッキを施すことにより
前記孔内に前記接続用導体を形成する工程、 前記第1の樹脂パターンを除去する工程、 前記第2の金属箔上に第2の樹脂パターンを形成し、前
記絶縁フィルムの前記第2の樹脂パターンが形成された
面に第2の電気メッキを施すことにより、前記第2の樹
脂パターンから露出する前記第2の金属箔上に前記金属
バンプを形成する工程、 前記第2の樹脂パターンを除去する工程、 前記絶縁フィルムの前記金属バンプが形成された面に電
着法により感光性樹脂層を形成し、この感光性樹脂層を
パターニングすることにより得られる第3の樹脂パター
ンをマスクとして用いて前記第2の金属箔の露出部を選
択的に除去することにより前記第2の導体パターンを形
成する工程、および前記第3の樹脂パターンを除去する
工程を具備することを特徴とするバンプ付き二層回路テ
ープキャリアの製造方法。 - 【請求項6】貫通孔が設けられた絶縁フィルムと、前記
貫通孔内に形成された接合用導体と、前記絶縁フィルム
の一方の主面に形成され前記接合用導体と接続された第
1の導体パターンと、前記絶縁フィルムの他方の主面に
形成され前記接合用導体上に位置するターミナル及びこ
のターミナルに接続されたバンプ形成領域を有する第2
の導体パターンと、前記バンプ形成領域上に形成された
半導体チップ接続用金属バンプとを備えた、半導体チッ
プを回路基板に搭載するためのバンプ付き二層回路テー
プキャリアの製造方法であって、 一方の主面に金属箔が設けられた絶縁フィルムに前記タ
ーミナルよりも小さい径を有し且つ底面が前記金属箔で
構成された孔を形成し、前記金属箔が設けられた面の裏
面に第1の電気メッキを施すことにより前記孔内に前記
接続用導体を形成する工程、 前記絶縁フィルムの前記金属箔が設けられた面の裏面に
無電解メッキによりまたは無電解メッキと電気メッキと
によりメッキ金属箔層を形成し、このメッキ金属箔層を
パターニングすることにより前記第1の導体パターンを
形成する工程、前記絶縁フィルムの一方の主面に設けら
れた金属箔上に第1の樹脂パターンを形成し、前記絶縁
フィルムの前記第1の樹脂パターンが形成された面に第
2の電気メッキを施すことにより、前記第1の樹脂パタ
ーンから露出する前記金属箔上に前記金属バンプを形成
する工程、 前記第1の樹脂パターンを除去する工程、 前記絶縁フィルムの前記金属バンプが形成された面に電
着法により感光性樹脂層を形成し、この感光性樹脂層を
パターニングすることにより得られる第2の樹脂パター
ンをマスクとして用いて前記金属箔の露出部を選択的に
除去することにより前記第2の導体パターンを形成する
工程、および前記第2の樹脂パターンを除去する工程を
具備することを特徴とするバンプ付き二層回路テープキ
ャリアの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613799A JP4429435B2 (ja) | 1999-11-26 | 1999-11-26 | バンプ付き二層回路テープキャリアおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33613799A JP4429435B2 (ja) | 1999-11-26 | 1999-11-26 | バンプ付き二層回路テープキャリアおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156121A true JP2001156121A (ja) | 2001-06-08 |
JP4429435B2 JP4429435B2 (ja) | 2010-03-10 |
Family
ID=18296084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33613799A Expired - Fee Related JP4429435B2 (ja) | 1999-11-26 | 1999-11-26 | バンプ付き二層回路テープキャリアおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429435B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867121B2 (en) | 2003-01-16 | 2005-03-15 | International Business Machines Corporation | Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction |
US6876088B2 (en) | 2003-01-16 | 2005-04-05 | International Business Machines Corporation | Flex-based IC package construction employing a balanced lamination |
US7253510B2 (en) | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
JP2008072144A (ja) * | 2007-11-30 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 配線基板 |
JP2010258311A (ja) * | 2009-04-27 | 2010-11-11 | Furukawa Electric Co Ltd:The | プリント配線基板の製造方法 |
WO2022262616A1 (zh) * | 2021-06-15 | 2022-12-22 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
-
1999
- 1999-11-26 JP JP33613799A patent/JP4429435B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867121B2 (en) | 2003-01-16 | 2005-03-15 | International Business Machines Corporation | Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction |
US6876088B2 (en) | 2003-01-16 | 2005-04-05 | International Business Machines Corporation | Flex-based IC package construction employing a balanced lamination |
US7253510B2 (en) | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
US7816754B2 (en) | 2003-01-16 | 2010-10-19 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
US8153516B2 (en) | 2003-01-16 | 2012-04-10 | International Business Machines Corporation | Method of ball grid array package construction with raised solder ball pads |
JP2008072144A (ja) * | 2007-11-30 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 配線基板 |
JP2010258311A (ja) * | 2009-04-27 | 2010-11-11 | Furukawa Electric Co Ltd:The | プリント配線基板の製造方法 |
WO2022262616A1 (zh) * | 2021-06-15 | 2022-12-22 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4429435B2 (ja) | 2010-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297553B1 (en) | Semiconductor device and process for producing the same | |
JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
US8797757B2 (en) | Wiring substrate and manufacturing method thereof | |
US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
US6100112A (en) | Method of manufacturing a tape carrier with bump | |
JP2007053327A (ja) | 電子部品実装構造及びその製造方法 | |
WO2004014114A1 (ja) | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 | |
JP2015060947A (ja) | 金属ポストを有するプリント配線板及び金属ポストを有するプリント配線板の製造方法 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP5157455B2 (ja) | 半導体装置 | |
JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
JP2008177619A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP2020155631A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
JP3513983B2 (ja) | チップキャリアの製造方法 | |
JP3634665B2 (ja) | バンプ付きテープキャリアおよびその製造方法 | |
JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
KR100925666B1 (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
JP3932771B2 (ja) | 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法 | |
JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |