JPH11251477A - 半導体パッケージ、半導体装置、およびこれらの製造方法 - Google Patents

半導体パッケージ、半導体装置、およびこれらの製造方法

Info

Publication number
JPH11251477A
JPH11251477A JP10050531A JP5053198A JPH11251477A JP H11251477 A JPH11251477 A JP H11251477A JP 10050531 A JP10050531 A JP 10050531A JP 5053198 A JP5053198 A JP 5053198A JP H11251477 A JPH11251477 A JP H11251477A
Authority
JP
Japan
Prior art keywords
hole
conductive material
wiring pattern
electrode
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10050531A
Other languages
English (en)
Inventor
Hiroshi Kondo
浩史 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10050531A priority Critical patent/JPH11251477A/ja
Publication of JPH11251477A publication Critical patent/JPH11251477A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ハンダボールとの接合信頼性をより高める。 【解決手段】 フィルム２の片面に配線パターン３が形
成され、フィルム２の他面側から配線パターン３が露出
するようにスルーホール１５が形成され、スルーホール
１５上に略球形状の突起電極５が形成された半導体パッ
ケージにおいて、穴の側壁部の少なくとも一部が、突起
電極５を形成する材料が溶融し接合することが可能な材
料により被覆されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ、
半導体装置、およびこれらの製造方法に係わり、特に絶
縁性保持部材の片面に配線パターンが形成され、前記絶
縁性保持部材の他面側から前記配線パターンが露出する
ようにスルーホールが形成された半導体パッケージ、半
導体装置、およびこれらの製造方法に関する。
【０００２】
【従来の技術】従来、電極をマトリックス状にもつ半導
体パッケージとしては、１９９１年ごろモトローラ社よ
り提案されたＢＧＡ（Ball Grid Array）パッケージが
知られている。このＢＧＡパッケージは、従来のＱＦＰ
（Quad Flat Package）の抱える２つの課題の解決を目
指したものであり、その課題の１つは、ＩＣパッケージ
が多ピン化するに従い、端子ピッチが微細化され端子リ
ードの強度不足により端子平坦性が悪化し、リフロー時
のハンダ付け性が悪化し歩留まりが低下することであ
り、もう１つは、微細なピッチでクリームハンダを印刷
しなければならなくなり、ハンダブリッジによるショー
トや、ハンダ不足によるオープンの発生といった印刷工
程での歩留まりが低下することであった。
【０００３】そこで、まずこのＢＧＡの製造方法を説明
する。ＢＧＡは、ＢＴレジン（BT:Bismaleimide-triazi
ne、ビスマレイミド−トリアジン）を主材料とする厚み
０．３〜０．７ｍｍの両面（２層）あるいは多層プリン
ト基板の一方の面に半導体素子（ＩＣチップ）をマウン
トし、マウントされたプリント基板の面に設けられた配
線パターンと半導体素子の電極部とをワイヤーボンディ
ングにより接続し、その後トランスファーモールディン
グ法あるいはポッティング法により半導体素子が搭載さ
れているプリント基板の片面側のみをオーバーモールデ
ィングし、半導体素子を封止し、その後、プリント基板
の他面にマトリックス状に設けられた電極部の上に粘着
性フラックスを転写し、その上にハンダボールを搭載し
た後リフロー工程によりハンダボールを溶融させ電極部
と接合させて完成する。その際、ハンダボールは、溶融
時の表面張力により略球形状に突出した形を保ったまま
電極部と接合し、冷却され固まったときも球形状の形状
を保っている。
【０００４】このＢＧＡは、マトリックス状に電極を有
することから、１．５ｍｍ，１．２７ｍｍ，１．０ｍｍ
と比較的緩い電極ピッチであっても多ピン化に対応でき
るものであった。
【０００５】しかしながら、さらなる電子機器の高密度
実装をはかっていくためには、ＩＣパッケージの小型化
をより一層進めなければならず、それには、ＢＧＡより
もさらに電極ピッチを０．８ｍｍ，０．５ｍｍへと狭ピ
ッチ化していかなければならない。
【０００６】そこで、米国特許第５５９２０２５号にお
いて、図８に示されるように、プリント基板ではなくフ
ィルム２００の片面に配線パターン３００を持ち、この
上に半導体素子１００をマウントし、ワイヤーボンディ
ングにより半導体素子１００とフィルム２００上の配線
パターン３００を接続し、フィルム２００の他面側から
配線パターン３００が露出する様に穴をあけ、この露出
した配線パターン部分を電極部としてハンダボールを搭
載する新しいパッケージ構造が提案された。
【０００７】このパッケージ構造では、ＴＡＢ（Tape A
utomated Bonding）フィルムの製造工程を使うことによ
り、ＢＧＡより微細な配線パターンを形成できること
と、片面のみのパターンでありかつ厚み０．０４〜０．
０８ｍｍのフィルムを使っていることからスルーホール
形成をせずに他面側からフィルムに穴をあけるだけで裏
面側からみて露出している電極部を形成できることか
ら、ＢＧＡのような基板の上下面に配線を持つ時に必要
となる配線接続のためのスペースを必要としない。その
ため、電極ピッチが１ｍｍ未満のパッケージに採用され
る様になってきた。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来のパッケージ構造では半導体パッケージの電極部が保
持部材であるフィルムに設けられたスルーホールの開口
端部にあるため、以下のような課題があった。
【０００９】１つめは、電極ピッチが狭ピッチとなるこ
とにより、ハンダボールが接続される電極部の面積が小
さくなりハンダと電極との接続強度が小さくなり、その
ためプリント基板との接合をおこなった後のハンダと電
極との接合信頼性が低下することである。
【００１０】２つめは、フィルムの穴に設けられたハン
ダボールを介して半導体素子であるＩＣチップとプリン
ト基板とが電気的に接続されており、熱膨張係数の異な
るＩＣチップ（Ｓｉ：α＝３ｐｐｍ）とプリント基板
（ＦＲ４：α＝１３〜１７ｐｐｍ）の距離が近く、さら
に両者の熱膨張係数がそれぞれハンダボールの熱膨張係
数と異なるため熱変化による応力が、接合強度の小さい
ハンダボールと電極部との接合部に直接かかることで電
気的な接触不良が発生し、接合信頼性が低下することで
ある。
【００１１】３つめは、スルーホール内でくびれたハン
ダが断線し易いことである。詳述するとフィルム材料で
あるポリイミド樹脂、エポキシ樹脂などの樹脂材料に対
して、ハンダはフィルム材料とぬれることができないた
め、ハンダボールは、図９に示すようにスルーホール１
５００においてくびれるような形状で配線パターン３０
０と接続されており、くびれた部分は配線パターン３０
０である電極部の開口面積より小さくなり、その結果図
１０に示すように上記熱応力によりこのくびれ部からハ
ンダボール５００が破断してしまう（図１０中領域Ａは
破断領域を示す）ことである。
【００１２】また狭ピッチ化をはかるためには、微細な
ハンダボールで接合することが好ましいが、微細なハン
ダボールは、曲率半径が小さく、ハンダボール表面から
フィルム開口部でのハンダ形状の変化率が大きくなり、
その結果上記くびれが頻繁にスルーホール１５００にお
いて発生し、その結果、くびれ部分に熱応力が集中しや
すくなりスルーホール１５００内のハンダが、しばしば
断線して接合信頼性が低下することである。具体的に
は、プリント基板とハンダボールを有したパッケージと
をリフローして接合する際、通常パッケージが対向する
プリント基板に対して上方にあるため、重力の影響で溶
融したハンダボールは重力の影響で下方のプリント基板
へ向かいプリント基板とパッケージ間に形成されるギャ
ップ（スタンドオフ高さ）の中で、プリント基板側に近
いところに重心を持つようになり、ハンダがパッケージ
の電極部からはなれ易くなる。また更に、温度や雰囲
気、振動等の要因が加わるとハンダがパッケージの電極
部と離れることでオープン不良を発生させ易くなる。
【００１３】４つめとしては、大径のハンダボールと電
極とを接合させることが難しいということである。詳述
すると、フィルムを有する半導体パッケージを製造する
際に、フィルムのスルーホールにハンダボールを搭載
し、リフロー工程によりスルーホールの露出する電極部
とハンダボールとを接合するが、搭載したハンダボール
が前記リフロー工程において電極部と接しなければパッ
ケージとプリント基板とは電気的に接触不良となってし
まう。図１１は、フィルム２００のスルーホール１５０
０に搭載されたハンダボール５００ａ，５００ｂをあら
わす図で、５００ａは、電極部３００と接合できないハ
ンダボールをあらわし、５００ｂは電極部３００と接合
できるハンダボールをあらわす。
【００１４】プリント基板と半導体パッケージの接合信
頼性を高めるには、図１１に示すような直径の大きいハ
ンダボールを用いることでプリント基板とハンダボール
とのそれぞれの熱膨張係数差による変位を分散させて接
触不良を防ぐこともできるが、大径のハンダボール５０
０ａではスルーホール１５００の開口エッジ部にハンダ
ボール５００ａが、乗り上げてしまいリフロー工程を行
っても電極部と接することができないので、その結果、
電極と接合できる大型のハンダボールをパッケージ製造
時に搭載できないので、接合信頼性を高めることができ
ない。
【００１５】
【課題を解決するための手段】本発明の半導体パッケー
ジは、絶縁部材と、前記絶縁部材の片面に配置された半
導体チップと、前記絶縁部材に設けられたスルーホール
と、前記片面に配置され且つ前記半導体チップと接合す
る配線パターンとを有し、前記半導体チップおよび前記
配線パターンを被覆する封止材を有する半導体パッケー
ジにおいて、前記スルーホールの側壁部は導電材料を有
することを特徴とする。
【００１６】また本発明の半導体パッケージは、絶縁部
材と、前記絶縁部材の片面に配置された半導体チップ
と、前記絶縁部材に設けられたスルーホールと、前記片
面に配置され且つ前記半導体チップと接合する配線パタ
ーンとを有し、前記半導体チップおよび前記配線パター
ンを被覆する封止材を有する半導体パッケージにおい
て、前記スルーホールは該配線パターンと接する導電材
料が埋設されていることを特徴とする。
【００１７】本発明の半導体パッケージの製造方法は、
絶縁部材の片面に配線パターンと半導体チップとを配置
する工程と、前記配線パターンと前記半導体チップとを
接合する工程と、前記絶縁部材にスルーホールを設ける
工程と、前記半導体チップおよび前記配線パターンを封
止材で封止する工程と、を有する半導体パッケージの製
造方法において、前記スルーホールの側壁部に導電材料
を設ける工程を有することを特徴とする。
【００１８】また本発明の半導体パッケージの製造方法
は、絶縁部材の片面に配線パターンと半導体チップとを
配置する工程と、前記配線パターンと前記半導体チップ
とを接合する工程と、前記絶縁部材にスルーホールを設
ける工程と、前記半導体チップおよび前記配線パターン
を封止材で封止する工程と、を有する半導体パッケージ
の製造方法において、前記スルーホールに該配線パター
ンと接する導電材料を埋設する工程を有することを特徴
とする。
【００１９】本発明の半導体装置は、絶縁部材と、前記
絶縁部材の片面に配置された半導体チップと、前記絶縁
部材に設けられたスルーホールと、前記片面に配置され
且つ前記半導体チップと接合する配線パターンと、前記
半導体チップおよび前記配線パターンを封止する封止材
と、前記スルーホールの側壁部に設けられた導電材料と
接し且つ前記スルーホール内から前記スルーホール外へ
突出している突起電極と、前記突起電極と接合されるプ
リント基板とを有するものである。
【００２０】また本発明の半導体装置は、絶縁部材と、
前記絶縁部材の片面に配置された半導体チップと、前記
絶縁部材に設けられたスルーホールと、前記片面に配置
され且つ前記半導体チップと接合する配線パターンと、
前記半導体チップおよび前記配線パターンを封止する封
止材と、該配線パターンに接するように埋設された導電
材料に接して設けられ且つ前記スルーホール内から前記
スルーホール外へ突出している突起電極と、前記突起電
極と接合されるプリント基板とを有するものである。
【００２１】本発明の半導体装置の製造方法は、絶縁部
材の片面に配線パターンと半導体チップとを配置する工
程と、前記配線パターンと前記半導体チップとを接合す
る工程と、前記絶縁部材にスルーホールを設ける工程
と、前記半導体チップおよび前記配線パターンを封止材
で封止する工程と、前記スルーホールの側壁部に形成さ
れた導電材料に接して設けられ且つ前記スルーホールの
内から前記スルーホールの外へ突出するように突起電極
を設ける工程と、前記突起電極とプリント基板とを接合
する工程と、を有するものである。
【００２２】また本発明の半導体装置の製造方法は、絶
縁部材の片面に配線パターンと半導体チップとを配置す
る工程と、前記配線パターンと前記半導体チップとを接
合する工程と、前記絶縁部材にスルーホールを設ける工
程と、前記半導体チップおよび前記配線パターンを封止
材で封止する工程と、該配線パターンに接するように埋
設された導電材料に接して設けられ且つ前記スルーホー
ルの内から前記スルーホールの外へ突出するように突起
電極を設ける工程と、前記突起電極とプリント基板とを
接合する工程と、を有するものである。
【００２３】（作用）上記本発明によれば、スルーホー
ル側壁部に、ハンダがぬれ易い導電材料を被覆したこと
により、ハンダがフィルムのスルーホールにおいてくび
れることを防ぐとともに、リフロー時の表面張力による
ハンダボール切れを防ぎ、接合信頼性を大幅に向上する
ことが可能となる。
【００２４】また、スルーホール側壁部をハンダがぬれ
ることができる導電材料にて被覆することにより、パッ
ケージ作成時に、スルーホール上に搭載された大型のボ
ールがスルーホールにおいて露出している電極と接して
いなくてもリフローによって溶解したハンダボールが側
壁部を介して配線パターンである電極部までぬれること
ができるため、フィルムの穴径によらず大型のハンダボ
ールを搭載することが可能となり、接続信頼性の高い半
導体パッケージを製造することが可能となる。
【００２５】また、穴側壁部をハンダがぬれることがで
きる導電材料にて被覆することによりハンダと電気的に
接合される部分の面積が配線パターンである電極部のみ
ならず穴側壁部に被覆された導電材料まで増えることか
ら、微細ピッチとなっても接合強度を高くすることが可
能となり接合信頼性を高くすることが可能となる。
【００２６】また本発明によれば、穴部をハンダぬれ性
のよい導電材料で埋設することにより、フィルム上面と
ハンダボールが電気的に接合できる電極部までの距離が
小さくなり、その結果、フィルムのぬれ性によるハンダ
くびれを小さくすることが可能となる。
【００２７】また、スルーホールが同一穴径であっても
スルーホールに導電材料を埋設させることで実質的なス
ルーホールの深さが浅くなることにより、穴エッジに引
っかかるハンダボールの直径を大きくしてもハンダくび
れを小さくすることが出来、またハンダボール切れを防
ぐことが出来るので、より大型のハンダボールを搭載で
きるようになり、ハンダボールと配線パターンとの接合
信頼性を高くすることが可能となる。
【００２８】そして本発明によってパッケージとプリン
ト基板とを接合させるためのリフロー時のハンダボール
切れを防ぎ、接合信頼性を大幅に向上することが可能と
なる。
【００２９】さらに、半導体パッケージを製造する際、
フィルム自体を被覆時のレジストとして使用することが
できるため、側壁部を導電材料で被覆する場合に必要と
なる穴周囲のレジスト処理が不要となり、工程数の削減
が可能でありより低コストで信頼性の高い半導体パッケ
ージを提供することが可能となる。
【００３０】以下に、本発明に係る構成要素について具
体的説明をおこなう。
【００３１】
【発明の実施の形態】（第１の実施の形態）第１の実施
の形態に係る半導体パッケージは図２（ｉ）に示すよう
にハンダとぬれのよい導電体である銅箔９が絶縁性保持
部材であるフィルム２に設けられたスルーホール１５の
側壁に設けられる形態である。このときハンダボール５
がスルーホール１５内で配線パターンの一部である電極
部３と電気的に接合されている。
【００３２】図２（ｉ）に示すように半導体パッケージ
は、フィルム２と、フィルム２の片側面にマウントされ
たＩＣチップである半導体素子１と、半導体素子１と配
線パターンである電極部３とを電気的に接続するボンデ
ィングワイヤ７と、該半導体素子１をマウントするフィ
ルム２の片側面を半導体素子１ごと封止するモールド樹
脂８と、スルーホール１５内で電極部３と電気的に接続
されているハンダボール５とから構成されている。
【００３３】フィルム２は絶縁性のエラストマーである
ポリイミドから構成されている。このフィルムの膜厚は
０．０６ｍｍである。
【００３４】また配線パターンは低抵抗導電材料である
銅（Ｃｕ）で出来ている。またボンディングワイヤ７も
低抵抗導電材料である金（Ａｕ）で出来ている。
【００３５】またスルーホール１５は口径０．３ｍｍの
穴であり、半導体素子１がマウントされているフィルム
の片面側の開口端部において配線パターンの一部である
電極部３がスルーホール１５内で露出している。
【００３６】複数の電極部３は互いに離間して設けられ
ている。電極部同士の間隔（電極ピッチ）は０．８ｍｍ
である。
【００３７】スルーホール１５の側壁には低抵抗導電材
料である銅箔９が側壁を被覆するように設けられてい
る。
【００３８】ハンダボール５の一部はアニール時の融解
によって上述したスルーホール１５の側壁に形成された
銅箔９の形状に沿ってくびれることなくスルーホール１
５内に進入し、電極部３と電気的に接合し凝固して埋設
される。このときスルーホール１５から外に突出したハ
ンダボール５の体積（図２（ｉ）中のハンダボール５の
ａ部分の体積）は、スルーホール１５内に埋設されるハ
ンダボール５の一部の体積（図２（ｉ）中のハンダボー
ル５のｂ部分の体積）の略５倍である。
【００３９】スルーホール１５から突出するハンダボー
ル５は略球形状で直径は０．５ｍｍである。
【００４０】本発明によってスルーホール側壁部にハン
ダがぬれ易い導電材料を被覆することにより、ハンダが
スルーホール１５におけるハンダのくびれを防ぐことが
出来る。
【００４１】本発明においてスルーホール１５内のハン
ダボール５の一部（図２（ｉ）中のハンダボール５のｂ
部分）とスルーホールの開口端部から突出したハンダボ
ール５（図２（ｉ）中のハンダボール５のａ部分の体
積）との好ましい体積比は、１：３〜１：５の範囲内で
ある。そしてハンダボール５は上記範囲内においてフィ
ルム側壁部及び電極部３との密着性が広い面積であがり
力学的強度があがる。なお、図２（ｉ）中のハンダボー
ル５のａ部分とｂ部分との境はフィルム２面と同じ位置
を基準としている。
【００４２】本発明におけるフィルムの材料は、電気的
絶縁性を有する材料であれば、有機材料、無機材料を問
わない。有機材料としては、ポリイミド樹脂、エポキシ
樹脂、ガラスエポキシ樹脂、ＢＴ樹脂、アラミド樹脂な
どがあり、半導体素子の電極部とフィルム上に設けられ
た配線とを電気的に接続する工程の温度から、一般には
ポリイミド樹脂が好適に使用され、その厚みは、２０〜
１００μｍが好ましい。また、無機材料としてはアルミ
ナ（Ａｌ2 Ｏ3 ）、窒化アルミ（ＡｌＮ）などがある。
【００４３】また本発明においてフィルムの一面に設け
られる配線パターンあるいはボンディングワイヤの材料
としては、ハンダとぬれが良く、電気的に低抵抗な導電
体が好ましく用いられる。具体的には銅（Ｃｕ）やすず
が好ましい。また配線パターンの厚みは１０〜２０μｍ
が好ましく、半導体素子と配線とをワイヤーボンディン
グにより接続する場合にはＣｕ上の一部または全面に例
えばメッキ処理等によりＮｉ膜を２〜１０μｍ程度の膜
厚で形成し、その上にＡｕ膜を０．１〜１μｍ程度形成
してもよい。
【００４４】また本発明のフィルムのスルーホールの開
け方としては、いくつかの開け方があり、例えば、 １） フィルム上にレジスト材を塗布、露光、現像した
後、エッチング液によるウエットエッチングあるいはＯ
2 プラズマによるドライエッチングによりスルーホール
を形成した後、レジストを剥離する方法や、あるいは ２） 金型によりフィルムを打ち抜きスルーホールをあ
ける方法や ３） ドリルによりフィルムにスルーホールをあける方
法 ４） レーザー光を照射して、フィルム材料を溶融、分
解させスルーホールをあける方法等がある。
【００４５】スルーホールの直径としては、大きければ
大きいほどハンダボールの接合強度が大きくなり、接合
信頼性が高くなるが、電極ピッチとの関係と、フィルム
厚みに対するスルーホールの径のアスペクト比から通常
電極ピッチの３０％〜６０％程度の径が好ましい。
【００４６】フィルムのスルーホールの側壁部を被覆す
る材料としては、ハンダにぬれる材料であればよく、例
えばＣｕ以外にすずを挙げることができる。被覆する方
法としては、通常のプリント基板のスルーホールメッキ
が適用できる。具体的には、配線の設けられている側の
フィルム面上にレジストを塗布し、配線パターンがメッ
キされない様にしておく。その後に触媒を介して無電解
Ｐｄメッキを行いその上に無電解Ｃｕメッキをおこなっ
た後に、レジストを塗布し、スルーホール部にレジスト
が残るように露光、現像した後、エッチング液（例えば
塩化第２鉄）により露出している部分をエッチングし、
除去した後レジストを剥離すると、側壁部にＣｕを被覆
することができる。さらに、図４（ｇ）に示すように穴
側壁部のＣｕを穴底部の露出している電極と電気的につ
なげることで、配線パターンである配線部を介して電気
メッキにより、スルーホール１５側壁部のＣｕの膜厚を
厚くすることも可能である。
【００４７】スルーホール側壁部を被覆する膜厚として
は、１〜１０μｍあることが、ハンダボールのぬれ性を
向上させるという意味でよい。
【００４８】又、本発明においては、ハンダボール５が
スルーホール内においてくびれが発生しないために、ハ
ンダボール５とフィルム２面との角度θが小さくなる。
その結果、ハンダボール５はスルーホールの開口端部周
辺部と広く接触し、力学的強度が向上する。
【００４９】上述したように本発明の半導体パッケージ
は、ハンダとぬれ性のよい導電材料をスルーホール１５
の側壁部に設けることでハンダがスルーホール１５内で
発生するくびれを防ぎ、スルーホール内でのハンダの断
線や応力に伴うハンダと電極部との断線を防ぐことが出
来る。またハンダがスルーホール内のフィルム側壁に形
成されたハンダとぬれ性のよい導電材料および電極部と
広面積で接合されるので強度の高いハンダボールの電気
的接合が可能となる。
【００５０】またスルーホール１５にテーパーを設け、
電極部３によって覆われるスルーホール１５の開口端部
の口径よりもハンダボール５が搭載される側の開口端部
の口径の方を大きくすることも好ましい。その結果ハン
ダボール５がアニール時にスルーホール１５内に入り易
く、スルーホール内で発生するハンダのくびれを防ぐこ
とが出来る。また、本発明の半導体パッケージは、エリ
アアレイ型のパッケージである他にライン型のパッケー
ジであってもよい。 （第２の実施の形態）本発明の第２の実施の形態に係る
半導体パッケージは、図５に示すようにスルーホール１
５の側壁に形成された銅箔９’がハンダボール５が搭載
される側のフィルム２面のスルーホール１５のフィルム
２面における開口端部周辺を被覆し、且つ電極部３にも
銅箔９が被覆されることを特徴とする半導体パッケージ
である。その他については第１の実施の形態と同じであ
る。
【００５１】本発明の実施の形態によりハンダボール５
がアニール時に融解して前記開口端部を被覆する銅箔
９’と高いぬれ性を示す。
【００５２】本発明の第２の実施の形態により開口端部
におけるハンダボール５はフィルム２の面に対して小さ
い角度で接触される。その結果ハンダボール５とフィル
ム２とが外部応力を分散させることが出来るのでスルー
ホール１５の開口端部におけるハンダボール５の割れを
防ぐことが出来る。 （第３の実施の形態）本発明の第３の実施の形態に係る
半導体パッケージは、図６に示すようにスルーホール１
５がハンダボール５とぬれ性の高い導電材料によって埋
設されていることを特徴とする半導体パッケージであ
る。その他の点については第１の実施の形態と同じであ
る。
【００５３】本実施の形態においてスルーホール１５部
を埋める材料としては、導電性材料でありかつ、ハンダ
がぬれる材料であればよく、例えばＣｕがあげられる。
埋設する方法としては、配線の設けられている側のフィ
ルム面上にレジストを塗布し、配線パターンがメッキさ
れない様にしておく、つぎに、配線を介した電気メッキ
をおこなうことで、露出している穴底部の電極上にの
み、堆積が始まり容易に穴部を埋設することが可能とな
る。 （第４の実施の形態）本発明の第４の実施の形態に係る
半導体パッケージは、図７に示すようにスルーホール１
５内にハンダボールとぬれ性のよい導電材料が埋設さ
れ、前記導電材料のハンダボール５と接合する表面が彎
曲して窪んでいることを特徴とする半導体パッケージで
ある。その他の点は第１の実施の形態と同じである。
【００５４】導電材料のハンダボール５と接合する表面
が彎曲して窪んでいることでアニール時に融解するハン
ダボール５が前記導電材料と密着し易い。その結果力学
的強度の高いハンダボールを有した半導体パッケージを
得ることが出来る。
【００５５】また本発明の第３および第４の実施の形態
において導電材料はスルーホール１５内全てに埋設され
る他に電極部３からハンダボール５を搭載する開口端部
に向かって一定の距離だけ埋設されてもよい。このとき
電極部３からスルーホール深さの少なくとも１／３以上
導電材料が埋設されていることが好ましい。
【００５６】フィルム面以下であってもフィルム厚みの
１／３以上埋設されれば、大きいボールを搭載できるよ
うになり接合信頼性を高くすることが可能となる。例え
ば、図１１に示すように、フィルム厚（ｔ）６０μｍ、
スルーホールの直径（半径ｒ）が１５０μｍのとき、埋
設しなければ搭載した際に電極部と接する最大ボール径
（半径Ｒ）は、Ｒ＝（ｒ2 ＋ｔ2 ）／（２ｔ）であるこ
とから２１７．５μｍであるが、２０μｍ埋設すれば電
極と接する搭載可能なハンダボールの半径は、３０１．
２５μｍであり、スルーホール１５に該導電材料を埋め
込まない場合と比較すると直径で１６７．５μｍも大き
いボールが搭載可能となり、さらに３０μｍ埋設すれば
半径３９０μｍのボールが搭載可能となり、直径で３４
５μｍも大きなボールが搭載可能となる。本発明により
ボール曲率半径が大きな直径のボールを搭載することが
できる。また、該導電材料がスルーホール１５内を電極
部３から埋めているので、スルーホール１５内のハンダ
形状の変曲がほとんどなくなり、接合信頼性を高くする
ことが可能となる。その結果半導体パッケージが（例え
ば平面に１８０個以上のハンダボールを有した状態で）
小型化してもハンダボールを小径にすることによって生
じる接続不良を防ぐことができる。
【００５７】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。 （第１の実施例）第１の実施例は、本発明の第１の実施
の形態で説明した、ハンダボールとぬれのよい導電材料
をスルーホール側壁部に被覆した半導体パッケージであ
る。以下その作成工程について説明する。
【００５８】図１（ａ）乃至（ｉ）は本発明の第１の実
施例の半導体パッケージの製造方法をその製造工程順に
示す模式図である。まず図１（ａ）に示すように、ポリ
イミドフィルム２にパンチまたは、ドリルによって穴１
５をあける。つぎに図１（ｂ）に示すようにこの穴１５
が設けられたポリイミドフィルム２表面にパラジウムに
よる活性化処理を行った後、無電解銅メッキを行いポリ
イミドフィルム２表面に被覆Ｃｕ層１１を設ける。そし
て、図１（ｃ）に示すようにこのポリイミドフィルム２
表面にレジスト１２を塗布した後、図１（ｄ）に示すよ
うに穴１５上にレジスト１２が残るように露光、現像す
る。そして、塩化第二鉄などのエッチング液により露出
している被覆Ｃｕ膜１１を取り除いた後、レジスト１２
を除去し図１（ｅ）に示すような穴１５の側壁部が銅９
により被覆されたポリイミドフィルム２を得る。次に、
図１（ｆ）に示すようにこのポリイミドフィルム２にポ
リイミド系接着剤１０により銅箔３’を貼り合わせ、穴
１５底部の接着剤を酸素プラズマなどにより除去し、穴
底部に銅箔３’を露出させる。つぎに、ポリイミドフィ
ルム２側にレジストを塗布するとともに、銅箔３’表面
にレジストを塗布し、形成したいパターンになるように
レジストを露光現像した後、銅箔３’をエッチングしパ
ターンを形成し、両面のレジストを除去し、図１（ｇ）
のようなポリイミドフィルムを得る。その後、半導体素
子１をこのポリイミドフィルム２上に搭載し、ワイヤー
ボンディングにより接続を行った後、エポキシ樹脂によ
り半導体素子１を外界より封止する。その後、図２
（ｈ）に示すように、被覆Ｃｕ膜により被覆された穴１
５上に粘着性フラックスを転写させた後、ハンダボール
５を穴上に搭載する。その次に、リフロー炉によりハン
ダの融点以上まで加熱させることでハンダを溶融させ、
図２（ｉ）に示すように接している被覆Ｃｕ膜、銅から
成る電極部３と接合させた、半導体パッケージを得る。 （第２の実施例）図３（ａ）〜（ｆ）および図４
（ｇ），（ｈ）は、本発明の第１の実施の形態に係る別
の半導体パッケージの製造工程を表す模式図である。
【００５９】図３及び図４において、１は半導体素子で
あるＩＣチップ、２は絶縁性材料であるポリイミドから
なるフィルム、３はＣｕからなる配線パターン、４は絶
縁性材料からなる保護レジスト、５はハンダボール、６
は半導体素子１をフィルム２上に固定保持するボンディ
ングペースト、７はＡｕからなるボンディングワイヤ、
８はモールド樹脂、９はフィルム側壁を被覆する銅箔、
１５はフィルム２に設けられたスルーホール、１１はフ
ィルム表面を被覆した銅箔、１２はエッチング用レジス
ト、１３はプリント基板である。
【００６０】以下、図３（ａ）〜（ｆ）、図４（ｇ），
（ｈ）を用いて本発明による半導体パッケージの製造方
法を説明する。
【００６１】まず、図３（ａ）に示すように、フィルム
２をべースとし、その片面にのみ配線パターン３が形成
され、フィルム２の他面側からスルーホール１５をエッ
チングにより形成する。配線パターン３がスルーホール
１５の底部に露出し電極部を形成している。
【００６２】つぎに、配線パターン３が形成されている
面側をレジストでコートし（不図示）、Ｐｄによる活性
化処理をおこなった後、Ｃｕの無電解メッキを行い、図
３（ｂ）に示すように、フイルム２の他面側上をＣｕ膜
１１で被覆する。なお、この被覆は、全て無電解Ｃｕメ
ッキでおこなってもよいが、無電解Ｃｕメッキが１μｍ
程度被覆された段階から配線パターン３を介して電気が
かけられることから、配線パターンを使った電解メッキ
をおこなっても良い。このようにして被覆する膜厚とし
ては、後に搭載されるハンダボール５のハンダとのぬれ
性から２〜１０μｍくらいが好ましい。
【００６３】つぎに、被覆されたＣｕ膜１１上にレジス
トを塗布し、スルーホール１５上にレジストが残るよう
に露光、現像をおこない、図３（ｃ）に示すようなエッ
チングレジスト１２をスルーホール１５上に形成する。
そして、被覆した銅箔１１をエッチング液（例えば、塩
化第２鉄）によりエッチングし、レジスト１２を剥離す
ると、図３（ｄ）に示すようなスルーホール１５の側壁
がＣｕにより被覆されたフィルム２ができあがる。その
際、フィルム面上へ多少（被覆膜厚以下）のＣｕのバリ
が突出する場合もあるが、本発明の効果には、特に問題
とはならない。
【００６４】その後、配線パターンを被覆していたレジ
スト（図示せず）も剥離することで半導体素子を搭載す
るフイルム２ができあがる。
【００６５】このようにして形成されたフィルム２の配
線パターン３が形成された面側にボンディングペースト
６を塗布し、半導体素子１を搭載、固定した後、半導体
素子１の電極部と配線パターン３とをボンディングワイ
ヤ７で接続し、図３（ｅ）に示すような形態になった
後、トランスファーモールド法によりフィルム２の片面
のみをモールド樹脂８により半導体素子１を封止する。
【００６６】その後に、スルーホール１５の側壁がＣｕ
により被覆された電極部上に粘着性フラックス（図示せ
ず）を転写治具あるいは、ディスペンサーにより転写さ
せた後、図３（ｆ）に示す様に直径０．３〜０．６ｍｍ
のハンダボール５をこのスルーホール上に搭載し、リフ
ロー炉を通すことで、ハンダ融点以上まで加熱しハンダ
を溶融させ、穴底部及び穴側壁のＣｕと合金化させ接合
する。その際、穴内を充填するハンダ以外のハンダは、
表面張力によりフィルム２上で略球形状となり、図４
（ｇ）に示すような半導体パッケージを制作することが
できる。
【００６７】また、本実施例においては、スルーホール
１５の側壁部にＣｕが被覆されていることから、ハンダ
ボールが搭載時に、図３（ｆ）に示すようにスルーホー
ル１５底部に接していなくても、側壁に接していれば溶
融時に穴内にぬれ広がることが可能であることから、ス
ルーホール径とフィルム厚の制約なく大型のハンダボー
ルを搭載することが可能である。
【００６８】このようにして、制作された半導体パッケ
ージをプリント基板１３上に搭載し、リフローを行い接
合して半導体装置を作製すれば、図４（ｈ）に示すよう
に、フィルム部およびスルーホールでハンダのくびれが
発生せず、接合信頼性を高かめることが可能となる。 （第３の実施例）図５は、本発明の第２の実施の形態に
係る半導体パッケージの製造工程を示す模式図であり、
同図において、９’は側壁だけでなくフィルム２の他面
表面の一部まで、被覆するＣｕである。本実施例では、
第２の実施例で示した半導体パッケージの製造方法にお
いて、図３（ｃ）で示すエッチングレジスト１２をスル
ーホール１５より大きくなるように露光、現像すること
で第２実施例と同様に製造される。
【００６９】本実施例では、フィルム２の表面のスルー
ホール１５の開口端部の周囲を被覆してあることで、ハ
ンダボールとの接合面積がより大きくなり接合強度が高
くなり、接合信頼性をより高くすることが可能となる。
さらに、プリント基板と接合した際、ハンダボールはフ
ィルム２表面に露出するＣｕを包み込むように接合され
るため、くびれやノッチをパッケージ側の接合部に作ら
ないことからより接合信頼性を高くすることが、可能と
なる。
【００７０】スルーホール周囲への被覆する大きさとし
ては、直径が大きければ大きいほど接合面積が大きくな
り好ましいが、ハンダボールが溶融した際に隣接電極と
ショートを発生させたりすることから、電極間ピッチ
（穴間ピッチ）の５０〜６０％程度が好ましい。 （第４の実施例）図６は、本発明の第３の実施の形態に
係る半導体パッケージの製造工程を示す模式図である。
本実施例では、ポリイミドフィルム２のスルーホールを
Ｃｕ１４で埋設することでハンダボールと電極との接合
部との距離を短くし、半導体パッケージをプリント基板
に接合した際のハンダボールのくびれを防ぐものであ
る。
【００７１】本実施例における穴の埋設は、まずポリイ
ミドフィルム２の片面の電極部３が形成された面をレジ
ストで被覆した後、電解メッキによりスルーホール１５
を埋設する。つまり、Ｃｕメッキ液にこのフィルムを浸
け、電極部３に通電することでメッキ液中に露出する穴
部にＣｕを堆積させるものである。
【００７２】本実施例では、ポリイミドフィルム２自身
をメッキレジストとして使用するため、エッチング工程
が不要であり、工程数が少なくローコスト化が図られる
だけでなく、スルーホール部をＣｕ１４で埋設している
ことから、スルーホールにおけるハンダボールの力学的
強度が向上する。そのため、熱応力および力学的応力が
加わった際の信頼性をより高めることが可能である。
【００７３】さらに、スルーホール内部にハンダがほと
んど入らないで接合されるため、プリント基板と接合し
た後のハンダ形状は、ほとんどボール形状となることか
ら応力の集中するような部分がなくなり電気的接合の信
頼性が高くなる。 （第５の実施例）図７（ａ）〜（ｆ）は、本発明の第４
の実施の形態に係る半導体パッケージの製造工程の製造
方法を示す模式図である。本実施例では、まず、図７
（ａ）に示すようにポリイミドからなるフィルム２にパ
ンチあるいはドリルによってスルーホール１５を設け、
このフィルム２と銅箔３’とをポリイミド系の接着剤１
０によって貼り合わせ、図７（ｂ）の形態を得る。つぎ
に、スルーホール１５の底にあるポリイミド系の接着剤
１０を酸素プラズマ等により除去した後、図７（ｃ）に
示すように銅箔３’にレジスト１２を塗布しマスキング
を行う。つぎに、このフィルム２を電解銅メッキ液中に
浸し、銅箔３’を一方の電極とし、メッキ液中の他方に
設けられた電極との間に電流を流すことで、図７（ｄ）
に示すように露出しているスルーホール底部の銅箔上に
銅が堆積していく。その際、メッキ中の銅メッキ液攪拌
量を少なくすることにより、スルーホール１５内への銅
メッキ液の攪拌が行われにくくすると、メッキ液の交換
性や形状による電界集中などのエッジ効果によりエッジ
部の成長の方が早く中央部が窪んだ形状で、スルーホー
ル内を埋設する。そして、スルーホール１５内の埋設が
終了した後、マスキングしていたレジスト１２を除去
し、今度はフィルム２側に、マスキングするレジストを
塗布すると共に、銅箔３’表面にレジストを塗布し、形
成したいパターンが得られる様にこのレジストを露光、
現像し、塩化第２鉄等の銅エッチング液により銅箔３’
をエッチングしフィルム上に銅パターンを形成する。そ
の後それぞれの面上のレジストを剥離する。そして、図
７（ｅ）に示すように、銅パターン３上に保護用レジス
トを塗布し、半導体素子１とのワイヤーボンディングが
可能なように配線パターンの１部に開口部を設けるよう
に露光、現像を行う。そして、半導体素子１をこのフィ
ルム２上に搭載し、ワイヤーボンディングにより接続を
行った後、エポキシ樹脂により半導体素子１を外界より
封止する。最後に、図７（ｆ）に示すように、中央部が
窪んだ形で埋設されたスルーホール１５上に粘着性フラ
ックスを転写させた後、ハンダボール５を穴上に搭載す
る。その次に、リフロー炉によりハンダの融点以上まで
加熱させることでハンダを溶融させ、接している銅と接
合させて、半導体パッケージを得る。
【００７４】本実施例では、スルーホール１５を埋設す
る銅の露出部が中央が窪んだ形とすることで、フラット
な面より接合される面積が増加し、接合強度をより大き
くでき接合信頼性をより高くすることが可能となる。
【００７５】さらに、メッキ液の攪拌をコントロールす
ることで窪んだ形状の曲率半径を搭載されるハンダボー
ルの曲率半径より大きくすることが可能であり、このよ
うな曲率半径を持たせることで、ハンダボール搭載時か
らリフロー工程まででのハンダボールの位置安定性をよ
り高くすることが可能となり、接合後のボール位置精度
をより高く安定させられる。そのため、この半導体パッ
ケージをプリント基板と接合する際のリフロー工程での
接合性が高まり安定した品質の接合が得られる。
【００７６】
【発明の効果】以上説明したように、本発明によれば、
ハンダボール等の突起電極との接合面積を増やすことが
可能となり、接合強度を大きくすることが可能となる。
【００７７】また、穴径と保持部材厚によらずハンダボ
ール等の突起電極を搭載することができることから、プ
リント基板に半導体パッケージを搭載した際に両者のギ
ャップ量（スタンドオフ高さ）を大きくすることが可能
となり接合信頼性を高くすることが可能となる。
【００７８】また、穴側壁までもがハンダ等の突起電極
材料にぬれることから、プリント基板と接合後に保持部
材部で生じたハンダ等のくびれを防ぎ、接合信頼性を高
くすることが可能となる。
【００７９】本発明によれば、プリント基板と接合した
後のハンダボール等の突起電極形状が、より自然なボー
ル形状になり、応力の集中するような形状がなくなり、
より接合信頼性を高くすることが可能となる。
【００８０】さらに、製造工程数が少ないことから、よ
りローコストで高接合信頼性の半導体パッケージを提供
することが可能となる。また本発明によって半導体パッ
ケージを小型化しても電気的接続不良の発生を減らすこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体パッケ
ージを示す模式的断面図である。
【図２】本発明の第１の実施の形態に係る半導体パッケ
ージを示す模式的断面図である。
【図３】本発明の第１の実施の形態に係る別の半導体パ
ッケージを示す模式図である。
【図４】本発明の第１の実施の形態に係る別の半導体パ
ッケージを示す模式図である。
【図５】本発明の第２の実施の形態に係る半導体パッケ
ージを示す模式的断面図である。
【図６】本発明の第３の実施の形態に係る半導体パッケ
ージを示す模式的断面図である。
【図７】本発明の第４の実施の形態に係る半導体パッケ
ージを示す模式的断面図である。
【図８】従来の半導体パッケージを示す模式的断面図で
ある。
【図９】従来の半導体パッケージとプリント基板とを接
合したところを示す模式的断面図である。
【図１０】従来の半導体パッケージの破断状態を示す模
式的断面図である。
【図１１】従来の半導体パッケージでのハンダボール搭
載制限サイズをしめす断面図である。
【符号の説明】
１，１００ 半導体素子 ２，２００ フイルム ３，３００ 配線パターン ４，４００ 保護レジスト ５，５００ ハンダボール ６ ボンディングペースト ７，７００ ボンディングワイヤ ８，８００ モールド樹脂 ９ 銅箔 １０ 接着剤 １１ 被覆銅箔 １２ エッチングレジスト １３，１３００ プリント基板 １４ 導電材料 １５，１５００ スルーホール １６ 基板

Claims (68)

    【特許請求の範囲】
  1. 【請求項１】 絶縁部材と、前記絶縁部材の片面に配置
    された半導体チップと、前記絶縁部材に設けられたスル
    ーホールと、前記片面に配置され且つ前記半導体チップ
    と接合する配線パターンとを有し、前記半導体チップお
    よび前記配線パターンを被覆する封止材を有する半導体
    パッケージにおいて、 前記スルーホールの側壁部は導電材料を有することを特
    徴とする半導体パッケージ。
  2. 【請求項２】 前記スルーホールの内から前記スルーホ
    ール外へ突出する突起電極を有することを特徴とする請
    求項１に記載の半導体パッケージ。
  3. 【請求項３】 前記突起電極の形状は前記スルーホール
    の外で略球形であることを特徴とする請求項２に記載の
    半導体パッケージ。
  4. 【請求項４】 前記導電材料は前記配線パターンを被覆
    することを特徴とする請求項１〜３のいずれかの請求項
    に記載の半導体パッケージ。
  5. 【請求項５】 前記スルーホールの開口端部周辺は前記
    導電材料を有することを特徴とする請求項１〜４のいず
    れかの請求項に記載の半導体パッケージ。
  6. 【請求項６】 前記導電材料の彎曲面と前記突起電極と
    が前記スルーホール内で接合されることを特徴とする請
    求項２〜５のいずれかの請求項に記載の半導体パッケー
    ジ。
  7. 【請求項７】 前記導電材料は銅乃至錫の少なくともい
    ずれか一方からなることを特徴とする請求項１〜６のい
    ずれかの請求項に記載の半導体パッケージ。
  8. 【請求項８】 前記突起電極はハンダからなることを特
    徴とする請求項２〜７のいずれかの請求項に記載の半導
    体パッケージ。
  9. 【請求項９】 前記スルーホールの外にある突起電極の
    体積は前記スルーホール内にある突起電極の体積の３倍
    乃至５倍であることを特徴とする請求項２〜８のいずれ
    かの請求項に記載の半導体パッケージ。
  10. 【請求項１０】 絶縁部材と、前記絶縁部材の片面に配
    置された半導体チップと、前記絶縁部材に設けられたス
    ルーホールと、前記片面に配置され且つ前記半導体チッ
    プと接合する配線パターンとを有し、前記半導体チップ
    および前記配線パターンを被覆する封止材を有する半導
    体パッケージにおいて、前記スルーホールは該配線パタ
    ーンと接する導電材料が埋設されていることを特徴とす
    る半導体パッケージ。
  11. 【請求項１１】 前記スルーホールの内から前記スルー
    ホール外へ突出する突起電極を有することを特徴とする
    請求項１０に記載の半導体パッケージ。
  12. 【請求項１２】 前記突起電極の形状は前記スルーホー
    ルの外で略球形であることを特徴とする請求項１１に記
    載の半導体パッケージ。
  13. 【請求項１３】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項１０〜１２のいずれかの
    請求項に記載の半導体パッケージ。
  14. 【請求項１４】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項１０〜１３
    のいずれかの請求項に記載の半導体パッケージ。
  15. 【請求項１５】 前記導電材料の彎曲面と前記突起電極
    とが前記スルーホール内で接合されることを特徴とする
    請求項１１〜１４のいずれかの請求項に記載の半導体パ
    ッケージ。
  16. 【請求項１６】 前記導電材料は銅乃至錫の少なくとも
    いずれか一方からなることを特徴とする請求項１０〜１
    ５のいずれかの請求項に記載の半導体パッケージ。
  17. 【請求項１７】 前記突起電極はハンダからなることを
    特徴とする請求項１１〜１６のいずれかの請求項に記載
    の半導体パッケージ。
  18. 【請求項１８】 前記スルーホールの外にある突起電極
    の体積は前記スルーホール内にある突起電極の体積の３
    倍乃至５倍であることを特徴とする請求項１１〜１７の
    いずれかの請求項に記載の半導体パッケージ。
  19. 【請求項１９】 絶縁部材の片面に配線パターンと半導
    体チップとを配置する工程と、前記配線パターンと前記
    半導体チップとを接合する工程と、前記絶縁部材にスル
    ーホールを設ける工程と、前記半導体チップおよび前記
    配線パターンを封止材で封止する工程と、を有する半導
    体パッケージの製造方法において、 前記スルーホールの側壁部に導電材料を設ける工程を有
    することを特徴とする半導体パッケージの製造方法。
  20. 【請求項２０】 前記スルーホールの内から前記スルー
    ホールの外へ突出する突起電極を設けることを特徴とす
    る請求項１９に記載の半導体パッケージの製造方法。
  21. 【請求項２１】 前記突起電極の形状は略球形であるこ
    とを特徴とする請求項２０に記載の半導体パッケージの
    製造方法。
  22. 【請求項２２】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項１９〜２１のいずれかの
    請求項に記載の半導体パッケージの製造方法。
  23. 【請求項２３】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項１９〜２２
    のいずれかの請求項に記載の半導体パッケージの製造方
    法。
  24. 【請求項２４】 前記導電材料の彎曲面と前記突出電極
    とを前記スルーホール内で接合させることを特徴とする
    請求項２０〜２３のいずれかの請求項に記載の半導体パ
    ッケージの製造方法。
  25. 【請求項２５】 前記導電材料として銅乃至錫の少なく
    ともいずれか一方を用いることを特徴とする請求項１９
    〜２４のいずれかの請求項に記載の半導体パッケージの
    製造方法。
  26. 【請求項２６】 前記突起電極の材料としてハンダを用
    いることを特徴とする請求項２０〜２５のいずれかの請
    求項に記載の半導体パッケージの製造方法。
  27. 【請求項２７】 前記スルーホール外における突起電極
    の体積を前記スルーホール内における突起電極の体積の
    ３倍乃至５倍にする工程を有することを特徴とする請求
    項２０〜２６のいずれかの請求項に記載の半導体パッケ
    ージの製造方法。
  28. 【請求項２８】 絶縁部材の片面に配線パターンと半導
    体チップとを配置する工程と、前記配線パターンと前記
    半導体チップとを接合する工程と、前記絶縁部材にスル
    ーホールを設ける工程と、前記半導体チップおよび前記
    配線パターンを封止材で封止する工程と、を有する半導
    体パッケージの製造方法において、 前記スルーホールに該配線パターンと接する導電材料を
    埋設する工程を有することを特徴とする半導体パッケー
    ジの製造方法。
  29. 【請求項２９】 前記スルーホールの内から前記スルー
    ホールの外へ突出する突起電極を設けることを特徴とす
    る請求項２８に記載の半導体パッケージの製造方法。
  30. 【請求項３０】 前記突起電極の形状は略球形であるこ
    とを特徴とする請求項２９に記載の半導体パッケージの
    製造方法。
  31. 【請求項３１】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項２８〜３０のいずれかの
    請求項に記載の半導体パッケージの製造方法。
  32. 【請求項３２】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項２８〜３１
    のいずれかの請求項に記載の半導体パッケージの製造方
    法。
  33. 【請求項３３】 前記導電材料の彎曲面と前記突出電極
    とを前記スルーホール内で接合させることを特徴とする
    請求項２９〜３２のいずれかの請求項に記載の半導体パ
    ッケージの製造方法。
  34. 【請求項３４】 前記導電材料として銅乃至錫の少なく
    ともいずれか一方を用いることを特徴とする請求項２８
    〜３３のいずれかの請求項に記載の半導体パッケージの
    製造方法。
  35. 【請求項３５】 前記突起電極の材料としてハンダを用
    いることを特徴とする請求項２９〜３４のいずれかの請
    求項に記載の半導体パッケージの製造方法。
  36. 【請求項３６】 前記スルーホール外における突起電極
    の体積を前記スルーホール内における突起電極の体積の
    ３倍乃至５倍にする工程を有することを特徴とする請求
    項２９〜３５に記載の半導体パッケージの製造方法。
  37. 【請求項３７】 絶縁部材と、前記絶縁部材の片面に配
    置された半導体チップと、前記絶縁部材に設けられたス
    ルーホールと、前記片面に配置され且つ前記半導体チッ
    プと接合する配線パターンと、前記半導体チップおよび
    前記配線パターンを封止する封止材と、前記スルーホー
    ルの側壁部に設けられた導電材料と接し且つ前記スルー
    ホール内から前記スルーホール外へ突出している突起電
    極と、前記突起電極と接合されるプリント基板とを有す
    る半導体装置。
  38. 【請求項３８】 前記突起電極の形状は前記スルーホー
    ルの外で略球形であることを特徴とする請求項３７に記
    載の半導体装置。
  39. 【請求項３９】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項３７又は請求項３８に記
    載の半導体装置。
  40. 【請求項４０】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項３７〜３９
    のいずれかの請求項に記載の半導体装置。
  41. 【請求項４１】 前記導電材料の彎曲面と前記突起電極
    とが前記スルーホール内で接合されることを特徴とする
    請求項３７〜４０のいずれかの請求項に記載の半導体装
    置。
  42. 【請求項４２】 前記導電材料は銅乃至錫の少なくとも
    いずれか一方からなることを特徴とする請求項３７〜４
    １のいずれかの請求項に記載の半導体装置。
  43. 【請求項４３】 前記突起電極はハンダからなることを
    特徴とする請求項３７〜４２のいずれかの請求項に記載
    の半導体装置。
  44. 【請求項４４】 前記スルーホールの外にある突起電極
    の体積は前記スルーホール内にある突起電極の体積の３
    倍乃至５倍であることを特徴とする請求項３７〜４３の
    いずれかの請求項に記載の半導体装置。
  45. 【請求項４５】 絶縁部材と、前記絶縁部材の片面に配
    置された半導体チップと、前記絶縁部材に設けられたス
    ルーホールと、前記片面に配置され且つ前記半導体チッ
    プと接合する配線パターンと、前記半導体チップおよび
    前記配線パターンを封止する封止材と、該配線パターン
    に接するように埋設された導電材料に接して設けられ且
    つ前記スルーホール内から前記スルーホール外へ突出し
    ている突起電極と、前記突起電極と接合されるプリント
    基板とを有する半導体装置。
  46. 【請求項４６】 前記突起電極の形状は前記スルーホー
    ルの外で略球形であることを特徴とする請求項４５に記
    載の半導体装置。
  47. 【請求項４７】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項４５又は請求項４６に記
    載の半導体装置。
  48. 【請求項４８】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項４５〜４７
    のいずれかの請求項に記載の半導体装置。
  49. 【請求項４９】 前記導電材料の彎曲面と前記突起電極
    とが前記スルーホール内で接合されることを特徴とする
    請求項４５〜４８のいずれかの請求項に記載の半導体装
    置。
  50. 【請求項５０】 前記導電材料は銅乃至錫の少なくとも
    いずれか一方からなることを特徴とする請求項４５〜４
    ９のいずれかの請求項に記載の半導体装置。
  51. 【請求項５１】 前記突起電極はハンダからなることを
    特徴とする請求項４５〜５０のいずれかの請求項に記載
    の半導体装置。
  52. 【請求項５２】 前記スルーホールの外にある突起電極
    の体積は前記スルーホール内にある突起電極の体積の３
    倍乃至５倍であることを特徴とする請求項４５〜５１の
    いずれかの請求項に記載の半導体装置。
  53. 【請求項５３】 絶縁部材の片面に配線パターンと半導
    体チップとを配置する工程と、前記配線パターンと前記
    半導体チップとを接合する工程と、前記絶縁部材にスル
    ーホールを設ける工程と、前記半導体チップおよび前記
    配線パターンを封止材で封止する工程と、前記スルーホ
    ールの側壁部に形成された導電材料に接して設けられ且
    つ前記スルーホールの内から前記スルーホールの外へ突
    出するように突起電極を設ける工程と、前記突起電極と
    プリント基板とを接合する工程と、を有する半導体装置
    の製造方法。
  54. 【請求項５４】 前記突起電極の形状は略球形であるこ
    とを特徴とする請求項５３に記載の半導体装置の製造方
    法。
  55. 【請求項５５】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項５３又は請求項５４に記
    載の半導体装置の製造方法。
  56. 【請求項５６】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項５３〜５５
    のいずれかの請求項に記載の半導体装置の製造方法。
  57. 【請求項５７】 前記導電材料の彎曲面と前記突出電極
    とを前記スルーホール内で接合させることを特徴とする
    請求項５３〜５６のいずれかの請求項に記載の半導体装
    置の製造方法。
  58. 【請求項５８】 前記導電材料として銅乃至錫の少なく
    ともいずれか一方を用いることを特徴とする請求項５３
    〜５７のいずれかの請求項に記載の半導体装置の製造方
    法。
  59. 【請求項５９】 前記突起電極の材料としてハンダを用
    いることを特徴とする請求項５３〜５８のいずれかの請
    求項に記載の半導体装置の製造方法。
  60. 【請求項６０】 前記スルーホール外における突起電極
    の体積を前記スルーホール内における突起電極の体積の
    ３倍乃至５倍にする工程を有することを特徴とする請求
    項５３〜５９のいずれかの請求項に記載の半導体装置の
    製造方法。
  61. 【請求項６１】 絶縁部材の片面に配線パターンと半導
    体チップとを配置する工程と、前記配線パターンと前記
    半導体チップとを接合する工程と、前記絶縁部材にスル
    ーホールを設ける工程と、前記半導体チップおよび前記
    配線パターンを封止材で封止する工程と、該配線パター
    ンに接するように埋設された導電材料に接して設けられ
    且つ前記スルーホールの内から前記スルーホールの外へ
    突出するように突起電極を設ける工程と、前記突起電極
    とプリント基板とを接合する工程と、を有する半導体装
    置の製造方法。
  62. 【請求項６２】 前記突起電極の形状は略球形であるこ
    とを特徴とする請求項６１に記載の半導体装置の製造方
    法。
  63. 【請求項６３】 前記導電材料は前記配線パターンを被
    覆することを特徴とする請求項６１又は請求項６２に記
    載の半導体装置の製造方法。
  64. 【請求項６４】 前記スルーホールの開口端部周辺は前
    記導電材料を有することを特徴とする請求項６１〜６３
    のいずれかの請求項に記載の半導体装置の製造方法。
  65. 【請求項６５】 前記導電材料の彎曲面と前記突出電極
    とを前記スルーホール内で接合させることを特徴とする
    請求項６１〜６４のいずれかの請求項に記載の半導体装
    置の製造方法。
  66. 【請求項６６】 前記導電材料として銅乃至錫の少なく
    ともいずれか一方を用いることを特徴とする請求項６１
    〜６５のいずれかの請求項に記載の半導体装置の製造方
    法。
  67. 【請求項６７】 前記突起電極の材料としてハンダを用
    いることを特徴とする請求項６１〜６６のいずれかの請
    求項に記載の半導体装置の製造方法。
  68. 【請求項６８】 前記スルーホール外における突起電極
    の体積を前記スルーホール内における突起電極の体積の
    ３倍乃至５倍にする工程を有することを特徴とする請求
    項６１〜６７のいずれかの請求項に記載の半導体装置の
    製造方法。
JP10050531A 1998-03-03 1998-03-03 半導体パッケージ、半導体装置、およびこれらの製造方法 Pending JPH11251477A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10050531A JPH11251477A (ja) 1998-03-03 1998-03-03 半導体パッケージ、半導体装置、およびこれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10050531A JPH11251477A (ja) 1998-03-03 1998-03-03 半導体パッケージ、半導体装置、およびこれらの製造方法

Publications (1)

Publication Number Publication Date
JPH11251477A true JPH11251477A (ja) 1999-09-17

Family

ID=12861588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10050531A Pending JPH11251477A (ja) 1998-03-03 1998-03-03 半導体パッケージ、半導体装置、およびこれらの製造方法

Country Status (1)

Country Link
JP (1) JPH11251477A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073593A (ja) * 2005-09-05 2007-03-22 Kyocera Chemical Corp 半導体装置及び半導体装置の製造方法
KR100726922B1 (ko) * 2000-12-19 2007-06-14 히다찌 케이블 리미티드 Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법
CN104465553A (zh) * 2014-01-10 2015-03-25 立昌先进科技股份有限公司 一种小型化表面黏着型二极体封装元件及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726922B1 (ko) * 2000-12-19 2007-06-14 히다찌 케이블 리미티드 Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법
KR100820531B1 (ko) * 2000-12-19 2008-04-08 히다찌 케이블 리미티드 Ｌｇａ형 반도체장치용 배선기판, ｌｇａ형 반도체장치 및ｌｇａ형 반도체장치용 배선기판의 제조방법
JP2007073593A (ja) * 2005-09-05 2007-03-22 Kyocera Chemical Corp 半導体装置及び半導体装置の製造方法
CN104465553A (zh) * 2014-01-10 2015-03-25 立昌先进科技股份有限公司 一种小型化表面黏着型二极体封装元件及其制法

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JP5157455B2 (ja) 半導体装置
JP2010040936A (ja) 配線基板およびその製造方法
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JPH10313167A (ja) 配線基板
JP3656590B2 (ja) 半導体装置用テープキャリアの製造方法
JPH06291246A (ja) マルチチップ半導体装置
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2001148441A (ja) 半導体パッケージ及びその製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JPH10294549A (ja) プリント配線基板の製造方法及びプリント配線基板
JPH0955448A (ja) 半導体装置の製造方法
JP2003243561A (ja) Ｐｇａパッケージのピン表面実装方法
JP2001274203A (ja) ２メタル基板とｂｇａ構造
JP2000307212A (ja) 配線基板及びその製造方法
JPH03269962A (ja) 電気的接続部材の製造方法
JP3061726B2 (ja) 半導体装置
JP2000049197A (ja) バンプ付きテ―プキャリアおよびその製造方法