JP3061726B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3061726B2
JP3061726B2 JP15955494A JP15955494A JP3061726B2 JP 3061726 B2 JP3061726 B2 JP 3061726B2 JP 15955494 A JP15955494 A JP 15955494A JP 15955494 A JP15955494 A JP 15955494A JP 3061726 B2 JP3061726 B2 JP 3061726B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
view
solder
main part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15955494A
Other languages
English (en)
Other versions
JPH088356A (ja
Inventor
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP15955494A priority Critical patent/JP3061726B2/ja
Publication of JPH088356A publication Critical patent/JPH088356A/ja
Application granted granted Critical
Publication of JP3061726B2 publication Critical patent/JP3061726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に係り、更
に詳しくは、外部突出するリードや半田ボールのない半
導体装置に関する。
【0002】
【従来の技術】半導体装置には、多数本のリードがパッ
ケージの外へ飛び出したDIP、SOP、QFPなどの
他に、半導体装置の裏面に多数個の半田ボールが形成さ
れたBGA(Ball Grid Array)が知ら
れている。従来のBGAとして、例えば米国特許番号第
5216278号公報に記載されたものなどがあり、半
導体素子が中央部に搭載された基板の特定部分にスルー
ホールを形成することにより、基板の表面のリードパタ
ーンと、基板の裏面の端子とを電気的に接続し、またこ
の端子に半田ボールを形成し、さらに基板の半導体素子
の搭載部を樹脂封止している。このようなBGAの回路
基板への実装は、回路基板のクリーム半田もしくはフラ
ックスが塗布された回路パターンの端子に半田ボールを
合致させてBGAを搭載し、その後、リフロー装置に通
して加熱することにより、半田ボールが溶けて回路パタ
ーンの端子に半田付けされる。
【0003】
【発明が解決しようとする課題】ところで、半田ボール
は、一般に整列器を用いた手間のかかるバンプ形成によ
り設けられるので、半導体装置の製造が複雑になり、Q
FPなどに比べてコスト高になるという問題点があっ
た。また、リフロー時に溶融した半田ボールは、半導体
装置の自重により潰れて直径が大きくなるので、溶けた
半田が回路パターンの端子からはみ出し、他の端子など
との間に半田ブリッジが形成される虞れがあった。これ
により、リード間ピッチは1mm程度の長さが必要とな
り、高密度のリード配線ができないという問題点があっ
た。さらにまた、BGAの基本的な問題点として、回路
基板に実装してしまうと、半田ボールが基板の下に隠れ
てしまうので、半田ボールと回路パターンの端子との接
続状態が外観検査できないという問題点があった。
【0004】本発明はかかる事情に鑑みてなされたもの
で、製造が容易で低コスト化が図れ、また従来の表面実
装ラインによる実装ができて、さらに高密度のリード配
線も可能で、しかも回路基板の回路パターンの端子との
接続状態が外観検査できる半導体装置を提供することを
目的とする。
【0005】
【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置は、基板の表面に半導体素子が搭載さ
れていると共に、その周辺には該半導体素子の端子に内
部連結されたリードパターンが形成された半導体装置に
おいて、前記基板にはスルーホールが形成されて、前記
基板の表面のリードパターンと、前記基板の裏面の端子
とが電気的に接続され、また少なくとも前記スルーホー
ルの内周面および前記基板の裏面の端子の表面に、酸化
し難く濡れ性の良い導電性金属がめっきされ、更に、前
記酸化し難く濡れ性の良い導電性金属はパラジウムであ
って、その下層にニッケルがめっきされ、しかも前記導
電性金属の表面には金めっきがなされている。
【0008】
【作用】請求項1記載の半導体装置において、回路基板
の回路パターンの端子に、例えばスクリーン印刷などに
よりクリーム半田を塗布し、そのクリーム半田が塗布さ
れた端子にスルーホールを合致させて、半導体装置を回
路基板上に搭載する。その後、この回路基板を加熱する
と、クリーム半田の流動性が良くなり、表面に酸化膜が
でき難い濡れ性の良い導電性金属でめっきされた基板の
裏面の端子の表面を伝って、内周面が同じ導電性金属で
めっきされた細いスルーホール内を、毛細管現象により
吸い上げられる。なお、この濡れ性の良い導電性金属は
金またはパラジウムのように酸化し難い素材であるの
で、実装するまでに時間が経っても、表面に酸化膜が形
成され難く、良好な濡れ性は常に確保されている。これ
により、回路基板への半導体装置の実装に際して、従来
のように、押し潰された半田ボールが回路基板の回路パ
ターンの端子からはみ出し、隣接する端子などとの間で
半田ブリッジが形成されなくなり、これにより高密度の
リード配線が可能になる。しかも、基板の裏面の端子
と、前記回路パターンとの接続状態の良否は、基板の上
方からスルーホールを覗き、吸い上げられた半田の有無
を確認するという簡単な外観検査により判定できる。
【0009】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図1は本発明の第1の実施例に係る半導体
装置の使用状態を示す要部拡大断面図、図2は同全体平
面図、図3(a)は回路基板側の端子へのクリーム半田
塗布状態を示す要部拡大断面図、図3(b)は回路基板
への半導体装置の移載状態を示す要部拡大断面図、図4
は湾曲した半導体装置の使用状態を示す要部拡大断面
図、図5(a)は表裏面に銅箔が形成された基板の要部
拡大断面図、図5(b)はスルーホールが形成された基
板の要部拡大断面図、図5(c)は基板の表面に銅めっ
きが施された状態を示す要部拡大断面図、図5(d)は
エッチングレジスト膜の形成状態を示す基板の要部拡大
断面図、図6(a)はニッケルめっきが施された状態を
示す基板の要部拡大断面図、図6(b)は金めっきが施
された状態を示す基板の要部拡大断面図、図6(c)は
エッチングレジスト膜の除去状態を示す基板の要部拡大
断面図、図6(d)はパターン回路形成用のエッチング
レジスト膜の形成状態を示す基板の要部拡大断面図、図
7(a)はパターン回路を形成した状態を示す基板の要
部拡大断面図、図7(b)はエッチングレジスト膜の除
去状態を示す要部拡大断面図、図7(c)はソルダーレ
ジスト膜の形成状態を示す基板の要部拡大断面図、図8
は本発明の他の実施態様に係る半導体装置の断面図、図
9は本発明の第2の実施例に係る半導体装置の基板の要
部拡大断面図である。
【0010】まず、図1〜8に基づいて、本発明の第1
の実施例に係る半導体装置を説明する。図1、2に示す
ように、第1の実施例の半導体装置10は、基板11の
中央部に形成された素子収納部12に半導体素子13が
搭載され、半導体素子13の端子14と、基板11の表
面に形成されたリードパターン15のリード16とがワ
イヤ17により連結され、この半導体素子13の搭載部
がモールド18により樹脂封止されている。そして、半
導体装置10においては、基板11の外縁部に、基板1
1の表面のリードパターン15と、基板11の裏面の端
子19とを電気的に接続する多数個のスルーホール20
が形成され、そして各スルーホール20の内周面に、一
端がリードパターン15に接続され、他端が前記端子1
9となり、さらに内周面に酸化され難く濡れ性の良い導
電性金属の一例である金のめっき層21が形成されてい
る。図7(c)に示すように、スルーホール20には、
内層から外層へ向かって、銅めっき層22、ニッケルめ
っき層23、金めっき層21が積層されている。基板1
1の所定部分は、絶縁体であるソルダーレジスト膜31
により被覆されている。
【0011】続いて、本発明の第1の実施例に係る半導
体装置10の使用にあっては、図3(a)に示すよう
に、回路基板25の回路パターンの端子26に、スクリ
ーン印刷によりクリーム半田27を塗布する。次いで、
図3(b)に示すように、半導体装置10を吸着した図
外の移載ヘッドを、回路基板25のボンディング位置上
へ移動させることにより、クリーム半田27が塗布され
た端子26に、それぞれ対応するスルーホール20を合
致させ、それから移載ヘッドを下降させて、半導体装置
10を回路基板25上に搭載する。
【0012】その後、この回路基板25を図外のリフロ
ー装置へ送って加熱すると、クリーム半田27の流動性
が良くなり、表面に酸化膜ができ難い濡れ性の良い金め
っき層21が形成された基板11の裏面の端子19の表
面を伝って、毛細管現象により、内周面に同じ金めっき
層21が形成された細いスルーホール20内を吸い上げ
られるので(同図3(b)参照)、回路基板25への半
導体装置10の接続に際して、従来のBGAでは、リフ
ロー時に溶けた半田ボールが、半導体装置10の自重に
より押し潰されて端子26からはみ出し、隣接する他の
端子26などの間で半田ブリッジが形成される虞れがあ
ったが、本手段ではクリーム半田27の吸い上げにより
反対に接合部の半田27′が細くなるので、このような
半田ブリッジはなくなる。これにより、リード間隔をよ
り狭ピッチにした高密度のリード配線が可能になる。実
際の実験では、従来のBGAにおけるリードの狭ピッチ
化の限界は1mmであったが、本手段では0.4mmま
で狭くできた。なお、金めっき層21の素材である金
は、前述したように酸化し難い素材であるので、実装ま
での搬送や保管などに時間がかかっても、表面に酸化膜
が形成され難く、金めっき層21の良好な濡れ性は常に
確保される。
【0013】また、従来の半田ボールの場合には、整列
器によるバンプ形成により半田ボールを設けていたの
で、製造工程数が増えて手間がかかっていたが、本手段
では、スルーホール20のめっき工程まででよく、製造
が容易で低コスト化が図れ、不良品の発生率が低下す
る。しかも、このようなスルーホール20を設けた半導
体装置10としては、図1に示すような低部が放熱板1
2aとなった素子収納部12に半導体素子13を搭載し
て樹脂封止したハイパワーパッケージに限らず、図8に
示すように、素子収納部のない基板50上に半導体素子
13を搭載し、その周囲を樹脂封止したエリアアレイパ
ッケージとすることもできる。さらに、実装に際して
も、スクリーン印刷により放熱板12aの下部にクリー
ム半田27を印刷して、回路基板25側へスルーホール
20を介して半田付けすることにより、さらに放熱性の
良い実装ができる(図1参照)。さらにまた、スルーホ
ール20と回路基板25の端子26との接続の良否は、
スルーホール20の上方から光学カメラにより観察し
て、クリーム半田27の吸い上げの有無を確認すれば判
定でき、これにより回路基板25側との接続が簡単に外
観検査できる。
【0014】図4に示すように、基板11に反りがある
場合でも、その反りの分だけスルーホール20内へのク
リーム半田27の吸い上げ高さが低下するだけで、回路
基板25側との接続状態は確保できる。この点におい
て、従来のBGAには一つの問題があった。それは、基
板裏面に形成される半田ボールの大きさにかなりばらつ
きがあり、半田ボールの高さの差と、基板11の反りと
いう二つの可変要素があって、半導体装置と回路基板と
の間で電気的な接続不良が起き易いことである。これに
対して、本手段ではクリーム半田27の塗布手段に、前
述したような従来一般的に行なわれているスクリーン印
刷を採用すれば、クリーム半田27の塗布厚がほぼ一定
になるので、さきほどの電気的な接続状態の良否を決定
する可変要素は基板11の反りだけになり、より接続不
良の発生頻度を低下できる。
【0015】ここで、図5〜7を参照して、実施例の半
導体装置10の製造方法の一例を説明する。なお、ここ
ではサブトラクティブ製造法の一種であるパターンエッ
チングによる製造方法を示すが、これに限定されなくて
も、アディディブ製造方法など他の周知方法を採用して
も製造できるのは言うまでもない。図5(a)に示すよ
うに、例えばガラエポ板、プラスチック板または表面が
絶縁被膜により被われた金属板といった基板11の表裏
面に銅箔28を貼着などして形成し、次いで所定位置に
スルーホール20を形成する(図5(b)参照)。それ
から、スルーホール20の内周面を含めて露出面全体に
銅めっき層22を形成し(図5(c)参照)、洗浄など
の後処理を行なった後、基板11の表裏面にエッチング
レジスト膜29を被せる(図5(d)参照)。
【0016】その後、図6(a)、(b)に示すよう
に、露出されたスルーホール20の銅めっき層22上
に、順次、ニッケルめっき層23、金めっき層21を形
成し、それからエッチングレジスト膜29を除去する
(図6(c)参照)。続いて、スルーホール20を塞い
だ状態で、基板11の表裏面にリードパターン15用の
エッチングレジスト膜30を被せ(図6(d)参照)、
露光処理を行なってリードパターン15を形成し、現像
した後、溶剤により不要な銅めっき層22や銅箔28を
溶かす(図7(a)参照)。その後、このエッチングレ
ジスト膜30を除去し(図7(b)参照)、最後に基板
11の表裏面の所定部分を、ソルダーレジスト膜31で
被覆する(図7(c)参照)。次に、スルーホール20
の形成前に基板11に設けられた素子収納部12内に、
図外の移載ヘッドを用いて半導体素子13を搭載し、同
じく図外のワイヤボンダにより半導体素子13の端子1
4と、基板11のリードパターン15のリード16とを
ワイヤ17により連結し、さらに半導体素子13の搭載
部を樹脂封止することにより半導体装置10が製造され
る(図1参照)。
【0017】次に、図9に基づいて、本発明の第2の実
施例に係る半導体装置40を説明する。図9に示すよう
に、第2の実施例の半導体装置40は、スルーホール2
0のパラジウムめっき層41の表面に、さらに金めっき
層21を形成したものである。このように、めっきされ
る濡れ性の良い導電性金属を、内層側のパラジウムと外
層側の金との二重めっきとしたので、スルーホール20
の腐食性や濡れ性がさらに向上する。
【0018】以上、本発明を説明したが、本発明はこれ
らの実施例に限定されるものではなく、要旨を逸脱しな
い範囲での設計などの変更があっても本発明に含まれ
る。
【0019】
【発明の効果】請求項1記載の半導体装置においては、
このように回路パターンに一端が接続され、内周面に濡
れ性の良い導電性金属がめっきされたスルーホールを基
板に形成するようにしたので、従来のBGAに比べて製
造が容易で低コスト化が図れ、また既存の表面実装ライ
ンによる実装が可能であると共に、より高密度のリード
配線も可能となる。しかも、実装後の半導体装置の裏面
端子と回路基板の回路パターンの端子との接続状態を簡
単に外観検査できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る半導体装置の使用
状態を示す要部拡大断面図である。
【図2】同全体平面図である。
【図3】(a)回路基板側の端子へのクリーム半田塗布
状態を示す要部拡大断面図である。 (b)回路基板への半導体装置の移載状態を示す要部拡
大断面図である。
【図4】湾曲した半導体装置の使用状態を示す要部拡大
断面図である。
【図5】(a)表裏面に銅箔が形成された基板の要部拡
大断面図である。 (b)スルーホールが形成された基板の要部拡大断面図
である。 (c)基板の表面に銅めっきが施された状態を示す要部
拡大断面図である。 (d)エッチングレジスト膜の形成状態を示す基板の要
部拡大断面図である。
【図6】(a)ニッケルめっきが施された状態を示す基
板の要部拡大断面図である。 (b)金めっきが施された状態を示す基板の要部拡大断
面図である。 (c)エッチングレジスト膜の除去状態を示す基板の要
部拡大断面図である。 (d)パターン回路形成用のエッチングレジスト膜の形
成状態を示す基板の要部拡大断面図である。
【図7】(a)パターン回路を形成した状態を示す基板
の要部拡大断面図である。 (b)エッチングレジスト膜の除去状態を示す要部拡大
断面図である。 (c)ソルダーレジスト膜の形成状態を示す基板の要部
拡大断面図である。
【図8】本発明の他の実施態様に係る半導体装置の断面
図である。
【図9】本発明の第2の実施例に係る半導体装置の基板
の要部拡大断面図である。
【符号の説明】
10:半導体装置、11:基板、12:素子収納部、1
2a:放熱板、13:半導体素子、14:端子、15:
リードパターン、16:リード、17:ワイヤ、18:
モールド、19:端子、20:スルーホール、21:金
めっき層、22:銅めっき層、23:ニッケルめっき
層、25:回路基板、26:端子、27:クリーム半
田、27′:半田、28:銅箔、29:エッチングレジ
スト膜、30:エッチングレジスト膜、31:ソルダー
レジスト膜、40:半導体装置、41:パラジウムめっ
き層、50:基板

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板の表面に半導体素子が搭載されてい
    ると共に、その周辺には該半導体素子の端子に内部連結
    されたリードパターンが形成された半導体装置におい
    て、 前記基板にはスルーホールが形成されて、前記基板の表
    面のリードパターンと、前記基板の裏面の端子とが電気
    的に接続され、また少なくとも前記スルーホールの内周
    面および前記基板の裏面の端子の表面に、酸化し難く濡
    れ性の良い導電性金属がめっきされ、更に、前記酸化し
    難く濡れ性の良い導電性金属はパラジウムであって、そ
    の下層にニッケルがめっきされ、しかも前記導電性金属
    の表面には金めっきがなされていることを特徴とする半
    導体装置。
JP15955494A 1994-06-16 1994-06-16 半導体装置 Expired - Fee Related JP3061726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15955494A JP3061726B2 (ja) 1994-06-16 1994-06-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15955494A JP3061726B2 (ja) 1994-06-16 1994-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH088356A JPH088356A (ja) 1996-01-12
JP3061726B2 true JP3061726B2 (ja) 2000-07-10

Family

ID=15696282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15955494A Expired - Fee Related JP3061726B2 (ja) 1994-06-16 1994-06-16 半導体装置

Country Status (1)

Country Link
JP (1) JP3061726B2 (ja)

Also Published As

Publication number Publication date
JPH088356A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
TWI316749B (en) Semiconductor package and fabrication method thereof
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP2000068409A (ja) 半導体装置の製造方法及び回路基板の製造方法及び半導体製造装置
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US6887778B2 (en) Semiconductor device and manufacturing method
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
JP3939847B2 (ja) 半導体装置の製造方法
JP2001015882A (ja) 歪みゲージ内蔵回路基板およびその製造方法
JP3061726B2 (ja) 半導体装置
JP2001007252A (ja) 半導体装置およびその製造方法
JP3582111B2 (ja) プリント配線板の製造方法
JP4159631B2 (ja) 半導体パッケージの製造方法
JP3472601B2 (ja) 半導体装置
JP2002151622A (ja) 半導体回路部品及びその製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JP2006210796A (ja) 回路装置およびその製造方法
JPH0823162A (ja) 半導体装置の回路基板への接合方法
JP2004014568A (ja) 半導体装置
JP4067027B2 (ja) プリント配線板及びその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPH11251477A (ja) 半導体パッケージ、半導体装置、およびこれらの製造方法
JP2001274203A (ja) 2メタル基板とbga構造
JPH05226385A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees