JP3656590B2 - 半導体装置用テープキャリアの製造方法 - Google Patents
半導体装置用テープキャリアの製造方法 Download PDFInfo
- Publication number
- JP3656590B2 JP3656590B2 JP2001318374A JP2001318374A JP3656590B2 JP 3656590 B2 JP3656590 B2 JP 3656590B2 JP 2001318374 A JP2001318374 A JP 2001318374A JP 2001318374 A JP2001318374 A JP 2001318374A JP 3656590 B2 JP3656590 B2 JP 3656590B2
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- semiconductor device
- opening
- tape carrier
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を外部基板等に接続する際の接続媒体として用いられる半導体装置用テープキャリアの製造方法であって、特に、ＢＧＡ（Ball Grid Array）型のパッケージに用いられる半導体装置用テープキャリアの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化に伴い、半導体装置の高集積化、高機能化、高速化の要求が高まっている。ＢＧＡ（Ball Grid Array）型半導体装置は多ピン化および高密度実装化に適している。
【０００３】
図１０は、従来の一般的なＢＧＡ（Ball Grid Array）型半導体装置を示している。この半導体装置２１は、絶縁性フィルム等からなる絶縁基材１の片面にはんだボール形成用ランド２７およびダミーパッド１６を有し、ダミーパッド１６上に、接着材１５を介して半導体チップ１２を搭載し、半導体チップ１２の電極パッドとはんだボール形成用ランド２７とは、ワイヤ１３により電気的に接続されている。封止樹脂１４は、半導体チップ１２及びワイヤ１３とはんだボール形成用ランド２７との接合部を保護するために、半導体チップ１２が搭載されている側の絶縁基材１の上をモールドしている。
【０００４】
また、絶縁基材１の所定位置には開口部２が形成され、この開口部２によりはんだボール形成用ランド２７が露出し、はんだボールを開口部２に挿入した後、リフロー処理（加熱溶融処理）されることによりはんだボールが溶融し、溶融したはんだボールは開口部２を完全に埋めてはんだボール形成用ランド２７と電気的に接続する。一方、溶融はんだは、表面張力によりはんだボール１１を形成する。このはんだボール１１は、プリント基板側の電極端子に接続し、外部電極端子としての役割を果たしている。
【０００５】
図１１は、ＢＧＡ型半導体装置を用いた半導体装置を実装基板に実装した状態を示す図面である。実装基板２２は、リジットな絶縁基板２９の片面に電極端子１７を有し、この電極端子１７の上にソルダーレジスト１８が塗布されている。ソルダーレジスト１８は電極端子１７が露出するように開口を有する。この電極端子１７の上に半導体装置２１のはんだボール１１が実装される。また、実装基板２２の電極端子１７には、予めはんだボール１１との接合を良好にするため、図示しないはんだめっきが施されている。このため、半導体装置２１を実装基板２２に実装する際に加えられる熱により、はんだボール１１とはんだめっきが溶融し、互いに金属接合することにより、確実な電気的接続を図っている。
【０００６】
近年、ＢＧＡ型半導体装置の小型化に伴い、はんだボールのピッチがますます狭くなり、現在、超小型化への対応を図るため０．５mmピッチのＢＧＡ型半導体装置の検討が進んでいる。このため、はんだボール１１の径を小さくする必要があり、これにあわせてはんだボール形成用ランド２７を露出するための開口部２の直径も小さくする必要がある。一方で、絶縁基材１の厚さは従来通り一定であるため、絶縁基材１の厚さに対して開口部２の径が相対的に小さくなり、溶融したはんだがはんだボール形成用ランド２７に接触し難くなる。この結果、はんだ濡れ不良が生じたり、開口部内にボイドが生じ、はんだボール形成用ランド２７に溶融したはんだが接合されないことがある。
【０００７】
図１２は、従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の失敗例を説明するための断面図であり、より具体的には、いわゆるオープン不良を説明するための図面である。このオープン不良とは、実装基板２２に半導体装置２１を実装した後に、はんだボール１１が実装基板２２の電極端子１７側に吸い取られてしまう現象をいい、いわゆる「ボール落ち」と呼ばれる現象である。これにより、開口部２内には、はんだが存在しない状態となり、はんだボール１１とはんだボール形成用ランド２７との電気的接合を図ることができなくなるという不都合が生じる。
【０００８】
図１３は、従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の他の失敗例を説明するための断面図であり、より具体的には、いわゆるくびれ現象を説明するための図面である。このくびれ現象とは、実装基板２２に半導体装置２１を実装した後に、はんだボール１１が実装基板２２の電極端子１７側に吸い取られるまでには至らないが、実装基板２２の電極端子１７側に吸いよせられ、開口部２の直径よりも細い部分からなるくびれ部２０がはんだボール１１に形成されてしまい、はんだボール１１と開口部２の間に間隙が発生してしまう現象をいう。このくびれ部２２の発生によりはんだボール１１の強度が低下し、くびれ部２０にクラックが発生してしまうという不都合が生じる。
【０００９】
これらの現象は、半導体装置を実装基板に実装する際に、実装時に加えられる熱によりはんだボールおよびはんだめっきが溶融し流動性を持ち、表面張力の働きにより、溶融したはんだボールが電極端子に吸収されてしまうことに起因すると考えられている。
【００１０】
図１４は、従来の埋めメッキ技術を用いたＢＧＡ（Ball Grid Array）型のパッケージに使用される半導体装置用テープキャリアの構成例をしめす平面図である。半導体装置用テープキャリア１００は、角形の絶縁基材１であり、円形のはんだボール形成用ランド２７およびダミーパッド１６が一定間隔に設けられ、格子状に配列されている。
【００１１】
図１５は図１４の半導体装置用テープキャリアの裏面図である。はんだボール形成用ランド２７の上には電解めっきにより所定厚さの導体層６が形成されている。ここに、図１４に示された配線８ははんだボール形成用ランド２７に電流を供給し、図１５に示されたはんだボール形成用ランド２７の上に導体層６を析出する給電リードとしての役割を担っている。
図１６は図１４の半導体装置用テープキャリアのＡ―Ａ線における断面図である。半導体装置用テープキャリア１００は、絶縁基材１の開口部２によってはんだボール形成用ランド２７を露出させ、全てのはんだボール形成用ランド２７の上に所定の厚さを有する導体層６が形成されている。
【００１２】
図１７は、はんだボール形成用ランド、配線および給電配線の位置関係を示す図面である。この図面においてテープ材３０に形成された半導体装置用テープキャリア１００は、便宜上１ピースのみを示し、長尺方向に存在する複数のピースについては省略しているが、実際には、半導体装置用テープキャリア１００が複数形成されたテープ材３０がスプロケットホール２８により順次搬送される。なお、本明細書においてピースとは、１つの半導体装置において使用される半導体装置用テープキャリアを指している。ここに、はんだボール形成用ランド２７と配線８は１対１に対応しており、主給電配線２３および従給電配線２４は配線８を介してはんだボール形成用ランド２７に電流を供給している。主給電配線２３は、２列のスプロケットホール２８のそれぞれに近接しており、これと並行する位置に形成されている。従給電配線２４はテープ材３０の幅方向に配置され、２つの主給電配線２３を電気的に接続すると同時に、１ピースの半導体装置用テープキャリア１００を取り囲むように形成されている。なお、図８および図９は、従来例におけるの製造方法の前半を説明した図面であり、特に、図１７のテープキャリアのＢ−Ｂ線の断面図をあらわしたものである。なお、ここでは、説明の都合上半導体装置用テープキャリア１００のみを表している。
【００１３】
まず、図８（ａ）に示すように、絶縁基材１の上にグリッド状にパッケージの樹脂封止時のガス抜きを目的としたベントホール９及び開口部２を形成する。次に、図８（ｂ）に示すように、絶縁基材１の片面に、銅箔４をラミネートする。次に、図８（ｃ）に示すように、銅箔４の全面にマスキングテープ５を形成する。図８（ｄ）に示すように、開口部２内に露出した銅箔４の配線およびはんだボール形成用ランドとなるべき領域上に導体層６を形成する。図８（ｅ）に示すように、マスキングテープ５を剥離し、図８（ｆ）に示すように、銅箔４の全面にエッチング用レジスト７を形成する。図９（ｇ）に示すように、エッチング用レジスト７に対して露光・現像を施し、配線およびはんだボール形成用ランドを形成するための銅箔４の領域上にのみエッチング用レジスト７が残存するようにする。図９（ｈ）に示すように、さらに銅箔４をエッチングすることにより、配線およびはんだボール形成用ランド２７を形成する。図９（ｉ）に示すように、エッチング用レジスト７を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記した半導体装置用テープキャリアのように、基板上のはんだボール形成用ランドにめっきバンプを形成する場合、めっき面にパッケージの樹脂封止時のガス抜きを目的としたベントホールやチップ搭載時の位置合わせ穴がはんだボール形成用ランドと混在している場合がある。
【００１５】
これらの穴がはんだボール形成用ランドと同様に底面に銅箔が露出した構造である場合、はんだボール形成用ランドと同様にめっきが析出してしまい、ベントホールの場合はガス抜きの機能を果たすことが出来ず、また、位置合わせ穴に関しても、場所によるめっき析出の有無など、機能に障害が発生する可能性がある。
【００１６】
これを防止するためには、ベントホール、位置合わせ穴等、めっき析出を望まない穴に対して、液体レジストなどで部分的にマスキングして、めっき析出を防止する方法があるが、その位置制御が困難であり、工程増加にもつながるため、コストアップの一因となっており、より簡略な部分的なめっき析出防止方法が求められている。
【００１７】
そこで、本発明の目的は、上記課題を解決し、ベントホールや位置合わせ穴と区別して、容易にはんだボール形成用ランドのみに埋めめっきを施すことのできる半導体装置用テープキャリアの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１９】
請求項１の発明は、絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材にベントホールおよびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２０】
また、請求項２の発明は、絶縁基材にベントホールおよびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２１】
また、請求項３の発明は、絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材に位置決め孔およびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記位置決め孔の領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２２】
また、請求項４の発明は、絶縁基材に位置決め孔およびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記位置決め孔を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２４】
＜作用＞
本発明の半導体装置用テープキャリアの製造方法は、ベントホールや位置決め孔の領域を避けて配線を形成した後に、半田ボール形成用ランドに電解めっきを行うものである。つまり、ベントホールや位置決め孔の領域の配線相当領域をエッチングで溶解除去した後に、電解めっきを行って、はんだボール形成用ランドにのみ埋め込み用の導体層を形成するものである。
【００２５】
具体的には、本発明の半導体装置用テープキャリアの製造方法は、予めベントホールや位置決め孔の領域に銅箔が残らないように、銅箔をエッチングにより除去して配線を形成した後、電解めっきを行って、開口部から露出したはんだボール形成用ランドにのみ電解めっきにより導電金属層を形成するものである。
【００２６】
この電解めっきを行う際に、ベントホールや位置決め孔は貫通孔になっていて銅箔が存在しないため、ベントホールや位置決め孔に導体層が形成され閉塞されてしまうということはない。
【００２７】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２８】
図１及び図２は、本発明の一実施形態に係る半導体装置用テープキャリアの製造方法についての説明図である。
【００２９】
この半導体装置用テープキャリアの製造方法を図１及び図２に基づいて説明する。なお、図１および図２において描かれた半導体装置用テープキャリアは図８および図９において描かれた半導体装置用テープキャリアに対応した位置における製造工程断面図を示したものであり、ここでも、説明の都合上半導体装置用テープキャリア１００のみを表し、スプロケットホール等は省略している。
【００３０】
まず、図１（ａ）に示すように絶縁基材１をプレス加工することによりグリッド状に開口部２を形成する。ここに、絶縁基材１としては、例えば、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂などの電気絶縁性の樹脂単体からなる可撓性フィルムが使用される。次に、図１（ｂ）に示すように絶縁基材１の片面に銅箔４をラミネートする。
【００３１】
さらに、図１（ｃ）に示すように、銅箔４の表面にエッチング用レジスト７をラミネートする。図１（ｄ）に示すように、エッチング用レジスト７を露光、現像し、配線およびはんだ形成用ランドを形成したい部分にのみ、エッチング用レジスト７を残すようにする。このときに、ベントホール９の下に位置する銅箔４上のエッチング用レジスト７を除去するようにする。
【００３２】
図１（ｅ）に示すように、銅箔４の面をエッチングすることにより配線８を形成する。図１（ｆ）に示すように、エッチング用レジスト７を剥離する。これにより絶縁基材１の片面に、ベントホール９の領域を避けて、配線およびはんだボール形成用ランド２７が形成される。
【００３３】
図２（ｇ）に示すように、銅箔４上にマスキングテープ５を形成する。これは、絶縁基材１に面する側の銅箔４面にだけ、後工程の導体層（導電金属層）が形成されるようにするためである。マスキングテープとしては、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、塩化ビニル、シリコンゴム、ナイロンなどの電気絶縁性の樹脂に接着剤を塗布した可撓性フィルムが使用される。
【００３４】
図２（ｈ）に示すように、これをめっき液中に入れて銅箔４に通電し、開口部２から露出するはんだボール形成用ランド２７を形成している金属層の面にめっき（導体層６）を析出させる。めっきとしては、銅めっき、ニッケルめっき、スズめっき、金めっき、銀めっき等の単体金属及びはんだめっきのような合金めっきを使用する。
【００３５】
図２（ｉ）に示すように、マスキングテープ５を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００３６】
上記実施形態では、電解めっきを、それによる導体層（導電金属層）６が図２（ｉ）に示すように開口部２内に凹んだ形状に施したが、図３に示すように、開口部２外方に突出させた形状の導体層６ａとして施すこともできる。
【００３７】
図４は上記実施形態に係る半導体装置用テープキャリア１００を用いた半導体装置の断面図である。これは、図２（ｉ）に示した半導体装置用テープキャリア１００のはんだボール形成用ランド２７を有する面上における半導体チップ搭載領域に半導体チップ１２を搭載し、さらに半導体チップ１２の電極端子とはんだボール形成用ランド２７とをワイヤ１３によりボンディングし、これらを封止樹脂１４によりモールド成形し、開口部２にはんだボール１１を搭載し、その内の導体層６に、はんだボール１１を搭載したものである。
【００３８】
図５及び図６は、本発明の他の実施形態に係る半導体装置用テープキャリアの製造方法についての説明図である。この半導体装置用テープキャリアのを製造方法を図５及び図６に基づいて説明する。
【００３９】
まず、図５（ａ）に示すように、絶縁基材１をプレス加工することによりグリッド状に開口部２を形成する。これと同時に半導体チップを半導体装置用テープキャリアに搭載する際にチップを位置決めするために使用される位置決め孔１０を形成する。ここに、絶縁基材１としては、例えば、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂などの電気絶縁性の樹脂単体からなる可撓性フィルムが使用される。
【００４０】
次に、図５（ｂ）に示すように絶縁基材１の片面に銅箔４をラミネートする。さらに、図５（ｃ）に示すように銅箔４の表面にエッチング用レジスト７をラミネートする。
【００４１】
図５（ｄ）に示すように、エッチング用レジスト７を露光、現像し、配線を形成したい部分にのみエッチング用レジスト７を残すようにする。このとき、位置決め孔１０の下に位置する銅箔４上のエッチング用レジスト７については、これを除去するようにする。
【００４２】
図５（ｅ）に示すように銅箔４面をエッチングすることにより配線８を形成する。次いで、図５（ｆ）に示すようにエッチング用レジスト７を剥離する。
【００４３】
図６（ｇ）に示すように銅箔４上にマスキングテープ５を形成する。これは、絶縁基材１に面する銅箔４面にだけ後工程の導体層が形成されるようにするためである。マスキングテープとしては、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、塩化ビニル、シリコンゴム、ナイロンなどの電気絶縁性の樹脂に接着剤を塗布した可撓性フィルムが使用される。
【００４４】
図６（ｈ）に示すようにこれをめっき液中に入れて銅箔４に通電し、開口部２から露出したはんだボール形成用ランド２７にめっき（導体層６）を析出させる。このときに、位置決め孔１０の下には導体となる銅箔４が形成されていないため、めっきが析出することはない。したがって、位置決め孔１０に導体層６を施してしまうということはなく、位置決めとしての役割を果たすことができる。ここに、めっきとしては、銅めっき、ニッケルめっき、スズめっき、金めっき、銀めっき等の単体金属およびはんだめっきのような合金めっきを使用する。
【００４５】
図６（ｉ）に示すようにマスキングテープ５を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００４６】
図７は上記他の実施形態に係る半導体装置用テープキャリア１００を用いた半導体装置の断面図である。
【００４７】
まず、半導体装置用テープキャリア１００（図６（ｉ））のはんだボール形成用ランド２７を有する面上における半導体チップ搭載領域に半導体チップ１２を搭載し、さらに半導体チップ１２の電極端子とはんだボール形成用ランド２７とをワイヤ１３によりボンディングし、これらを封止樹脂１４によりモールド成形する。そして、半導体チップ１２を搭載した後は、位置決め孔１０は不要となるため、半導体装置テープキャリアの位置決め孔１０を有する部分については、切断除去する。最後に、導体層６の上にはんだボール１１を配置し、リフローすることにより、導体層６とはんだボール１１との電気的な導通を確実に図ることができる。
【００４８】
なお、本発明の実施形態としては、位置決め孔１０が半導体装置用テープキャリアの角に形成されたものを示したが、本発明はこれに限られるものではなく、位置決め孔１０が半導体装置用テープキャリアの中央部に位置している場合においても適用可能である。
【００４９】
上記実施形態では、絶縁基材１にプレス加工により開口部２を形成したが、これに代えて、絶縁基材１に銅箔４をラミネートした後に、レーザー加工により絶縁基材１に開口部を形成する方法を採用することもできる。
【００５１】
本発明の実施形態に係る半導体装置用テープキャリアは、いずれもいわゆるフルグリッドタイプのものではないが、本発明はこれに限定されるものではなく、フルグリッドタイプのものであっても同様の効果を奏することが可能である。
【００５２】
また、本発明の実施形態に係る半導体装置用テープキャリアを用いた半導体装置としては、ワイヤボンディングタイプの半導体装置を示したが、本発明はこれに限定されるものではなく、半導体チップの電極端子を直接はんだボール形成用ランドに接合するいわゆるフリップチップタイプの半導体装置であっても適用可能である。
【００５３】
【実施例】
５０μｍのポリイミドテープ（絶縁基材１）に１２μｍの接着剤を塗布したテープ材に、金型を用いて、ＢＧＡ型半導体装置のはんだボール搭載位置に相当する場所に、直径３００μｍの貫通穴（開口部２）を形成した。その後、１８μｍの銅箔４を貼り合せて貫通穴の一方を塞いだ。同銅箔面にエッチング用の感光性液体レジスト（エッチング用レジスト７）を厚さ３μｍで塗布し、配線パターンのマスクを用いて露光および現像を行った。その後、エッチング液により銅箔露出部分をエッチングして配線およびはんだボール形成用ランドを得た。
【００５４】
そのとき、ベントホール９の底面の銅箔も同時に除去し、貫通穴にした。液体レジストをアルカリ性のレジスト剥膜液で除去した。ポリイミドテープと銅箔４を貼り合せた同テープ材の銅箔面に、全面を覆うようにマスキングテープ５を貼り合せた。その状態で硫酸銅めっき液中に浸漬し、陰極電流密度５Ａ／ｄｍ2で２７分間電解銅めっきを行い、開口部内に３０μｍ厚の銅めっき層（導体層６）を形成した。その後、マスキングテープを剥離したことにより、目的とする配線板（半導体装置用テープキャリア１００）を得た。
【００５５】
【発明の効果】
以上説明したように、本発明の半導体装置用テープキャリアの製造方法によれば、はんだボール搭載用の開口部内への埋め込み用導電金属層の形成により、絶縁基材の厚さに対してはんだボール搭載用開口部の径が相対的に小さくなった高密度実装型のＢＧＡにおいて前記開口部内へのはんだボールの搭載および導体層との接着を確実なものとし、実装時におけるいわゆるボール落ちと呼ばれる現象やくびれ現象の発生を未然に防止することができる。また、めっきが析出されると不都合なベントホールや位置決め孔の領域に銅箔が残らないように、予め銅箔をエッチングにより除去して配線を形成した後、電解めっきにより開口部からの露出したはんだボール形成用ランドに当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成するものであり、電解めっきに際しベントホールや位置決め孔に銅箔が存在しないため、導電金属層が形成されて閉塞されてしまうということがない。はんだボール搭載用の開口部以外のベントホール位置合わせ穴へのめっき析出を確実かつ合理的に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るベントホールを有する半導体装置用テープキャリアの製造方法の前半を示した図面である。
【図２】本発明におけるベントホールを有する半導体装置用テープキャリアの製造方法の後半を説明した図面である。
【図３】開口部に導体層を形成する工程の変形例を示した図である。
【図４】本発明の一実施形態に係る半導体装置用テープキャリアを用いた半導体装置の断面図である。
【図５】本発明の他の実施形態に係る位置決め孔を有する半導体装置用テープキャリアの製造方法の前半を示した図面である。
【図６】本発明の他の実施形態に係る位置決め孔を有する半導体装置用テープキャリアの製造方法の後半を示した図面である。
【図７】本発明の他の実施形態に係る半導体装置用テープキャリアを用いた半導体装置の断面図である。
【図８】従来の半導体装置用テープキャリアの製造方法の前半を示した図である。
【図９】従来の半導体装置用テープキャリアの製造方法の後半を示した図である。
【図１０】従来例における半導体装置用テープキャリアを用いたＢＧＡ型半導体装置の断面図である。
【図１１】従来例におけるＢＧＡ型半導体装置を実装基板に実装した状態の断面図である。
【図１２】従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の失敗例を説明するための断面図である。
【図１３】従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の他の失敗例を説明するための断面図である。
【図１４】従来例における埋めメッキを適用したＢＧＡ型半導体装置に使用されるテープキャリアの平面図である。
【図１５】従来例における埋めメッキを適用したＢＧＡ型半導体装置に使用されるテープキャリアの裏面図である。
【図１６】図１４の半導体装置用テープキャリアのＡ―Ａ線における断面図である。
【図１７】はんだボール形成用ランド、配線および給電配線の位置関係を示す図面である。
【符号の説明】
１ 絶縁基材
２ 開口部
４ 銅箔
５ マスキングテープ
６ 導体層（導電金属層）
７ エッチング用レジスト
８ 配線
９ ベントホール
１０ 位置決め孔
１１ はんだボール
１２ 半導体チップ
１３ ワイヤ
１４ 封止樹脂
１５ 接着材
１６ ダミーパッド
１７ 電極端子
１８ ソルダーレジスト
１９ 絶縁基板
２０ くびれ部
２１ 半導体装置
２２ 実装基板
２３ 主給電配線
２４ 従給電配線
２７ はんだボール形成用ランド
２８ スプロケットホール
２９ 絶縁基板
３０ テープ材
１００ 半導体装置用テープキャリア
【発明の属する技術分野】
本発明は、半導体素子を外部基板等に接続する際の接続媒体として用いられる半導体装置用テープキャリアの製造方法であって、特に、ＢＧＡ（Ball Grid Array）型のパッケージに用いられる半導体装置用テープキャリアの製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化に伴い、半導体装置の高集積化、高機能化、高速化の要求が高まっている。ＢＧＡ（Ball Grid Array）型半導体装置は多ピン化および高密度実装化に適している。
【０００３】
図１０は、従来の一般的なＢＧＡ（Ball Grid Array）型半導体装置を示している。この半導体装置２１は、絶縁性フィルム等からなる絶縁基材１の片面にはんだボール形成用ランド２７およびダミーパッド１６を有し、ダミーパッド１６上に、接着材１５を介して半導体チップ１２を搭載し、半導体チップ１２の電極パッドとはんだボール形成用ランド２７とは、ワイヤ１３により電気的に接続されている。封止樹脂１４は、半導体チップ１２及びワイヤ１３とはんだボール形成用ランド２７との接合部を保護するために、半導体チップ１２が搭載されている側の絶縁基材１の上をモールドしている。
【０００４】
また、絶縁基材１の所定位置には開口部２が形成され、この開口部２によりはんだボール形成用ランド２７が露出し、はんだボールを開口部２に挿入した後、リフロー処理（加熱溶融処理）されることによりはんだボールが溶融し、溶融したはんだボールは開口部２を完全に埋めてはんだボール形成用ランド２７と電気的に接続する。一方、溶融はんだは、表面張力によりはんだボール１１を形成する。このはんだボール１１は、プリント基板側の電極端子に接続し、外部電極端子としての役割を果たしている。
【０００５】
図１１は、ＢＧＡ型半導体装置を用いた半導体装置を実装基板に実装した状態を示す図面である。実装基板２２は、リジットな絶縁基板２９の片面に電極端子１７を有し、この電極端子１７の上にソルダーレジスト１８が塗布されている。ソルダーレジスト１８は電極端子１７が露出するように開口を有する。この電極端子１７の上に半導体装置２１のはんだボール１１が実装される。また、実装基板２２の電極端子１７には、予めはんだボール１１との接合を良好にするため、図示しないはんだめっきが施されている。このため、半導体装置２１を実装基板２２に実装する際に加えられる熱により、はんだボール１１とはんだめっきが溶融し、互いに金属接合することにより、確実な電気的接続を図っている。
【０００６】
近年、ＢＧＡ型半導体装置の小型化に伴い、はんだボールのピッチがますます狭くなり、現在、超小型化への対応を図るため０．５mmピッチのＢＧＡ型半導体装置の検討が進んでいる。このため、はんだボール１１の径を小さくする必要があり、これにあわせてはんだボール形成用ランド２７を露出するための開口部２の直径も小さくする必要がある。一方で、絶縁基材１の厚さは従来通り一定であるため、絶縁基材１の厚さに対して開口部２の径が相対的に小さくなり、溶融したはんだがはんだボール形成用ランド２７に接触し難くなる。この結果、はんだ濡れ不良が生じたり、開口部内にボイドが生じ、はんだボール形成用ランド２７に溶融したはんだが接合されないことがある。
【０００７】
図１２は、従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の失敗例を説明するための断面図であり、より具体的には、いわゆるオープン不良を説明するための図面である。このオープン不良とは、実装基板２２に半導体装置２１を実装した後に、はんだボール１１が実装基板２２の電極端子１７側に吸い取られてしまう現象をいい、いわゆる「ボール落ち」と呼ばれる現象である。これにより、開口部２内には、はんだが存在しない状態となり、はんだボール１１とはんだボール形成用ランド２７との電気的接合を図ることができなくなるという不都合が生じる。
【０００８】
図１３は、従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の他の失敗例を説明するための断面図であり、より具体的には、いわゆるくびれ現象を説明するための図面である。このくびれ現象とは、実装基板２２に半導体装置２１を実装した後に、はんだボール１１が実装基板２２の電極端子１７側に吸い取られるまでには至らないが、実装基板２２の電極端子１７側に吸いよせられ、開口部２の直径よりも細い部分からなるくびれ部２０がはんだボール１１に形成されてしまい、はんだボール１１と開口部２の間に間隙が発生してしまう現象をいう。このくびれ部２２の発生によりはんだボール１１の強度が低下し、くびれ部２０にクラックが発生してしまうという不都合が生じる。
【０００９】
これらの現象は、半導体装置を実装基板に実装する際に、実装時に加えられる熱によりはんだボールおよびはんだめっきが溶融し流動性を持ち、表面張力の働きにより、溶融したはんだボールが電極端子に吸収されてしまうことに起因すると考えられている。
【００１０】
図１４は、従来の埋めメッキ技術を用いたＢＧＡ（Ball Grid Array）型のパッケージに使用される半導体装置用テープキャリアの構成例をしめす平面図である。半導体装置用テープキャリア１００は、角形の絶縁基材１であり、円形のはんだボール形成用ランド２７およびダミーパッド１６が一定間隔に設けられ、格子状に配列されている。
【００１１】
図１５は図１４の半導体装置用テープキャリアの裏面図である。はんだボール形成用ランド２７の上には電解めっきにより所定厚さの導体層６が形成されている。ここに、図１４に示された配線８ははんだボール形成用ランド２７に電流を供給し、図１５に示されたはんだボール形成用ランド２７の上に導体層６を析出する給電リードとしての役割を担っている。
図１６は図１４の半導体装置用テープキャリアのＡ―Ａ線における断面図である。半導体装置用テープキャリア１００は、絶縁基材１の開口部２によってはんだボール形成用ランド２７を露出させ、全てのはんだボール形成用ランド２７の上に所定の厚さを有する導体層６が形成されている。
【００１２】
図１７は、はんだボール形成用ランド、配線および給電配線の位置関係を示す図面である。この図面においてテープ材３０に形成された半導体装置用テープキャリア１００は、便宜上１ピースのみを示し、長尺方向に存在する複数のピースについては省略しているが、実際には、半導体装置用テープキャリア１００が複数形成されたテープ材３０がスプロケットホール２８により順次搬送される。なお、本明細書においてピースとは、１つの半導体装置において使用される半導体装置用テープキャリアを指している。ここに、はんだボール形成用ランド２７と配線８は１対１に対応しており、主給電配線２３および従給電配線２４は配線８を介してはんだボール形成用ランド２７に電流を供給している。主給電配線２３は、２列のスプロケットホール２８のそれぞれに近接しており、これと並行する位置に形成されている。従給電配線２４はテープ材３０の幅方向に配置され、２つの主給電配線２３を電気的に接続すると同時に、１ピースの半導体装置用テープキャリア１００を取り囲むように形成されている。なお、図８および図９は、従来例におけるの製造方法の前半を説明した図面であり、特に、図１７のテープキャリアのＢ−Ｂ線の断面図をあらわしたものである。なお、ここでは、説明の都合上半導体装置用テープキャリア１００のみを表している。
【００１３】
まず、図８（ａ）に示すように、絶縁基材１の上にグリッド状にパッケージの樹脂封止時のガス抜きを目的としたベントホール９及び開口部２を形成する。次に、図８（ｂ）に示すように、絶縁基材１の片面に、銅箔４をラミネートする。次に、図８（ｃ）に示すように、銅箔４の全面にマスキングテープ５を形成する。図８（ｄ）に示すように、開口部２内に露出した銅箔４の配線およびはんだボール形成用ランドとなるべき領域上に導体層６を形成する。図８（ｅ）に示すように、マスキングテープ５を剥離し、図８（ｆ）に示すように、銅箔４の全面にエッチング用レジスト７を形成する。図９（ｇ）に示すように、エッチング用レジスト７に対して露光・現像を施し、配線およびはんだボール形成用ランドを形成するための銅箔４の領域上にのみエッチング用レジスト７が残存するようにする。図９（ｈ）に示すように、さらに銅箔４をエッチングすることにより、配線およびはんだボール形成用ランド２７を形成する。図９（ｉ）に示すように、エッチング用レジスト７を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記した半導体装置用テープキャリアのように、基板上のはんだボール形成用ランドにめっきバンプを形成する場合、めっき面にパッケージの樹脂封止時のガス抜きを目的としたベントホールやチップ搭載時の位置合わせ穴がはんだボール形成用ランドと混在している場合がある。
【００１５】
これらの穴がはんだボール形成用ランドと同様に底面に銅箔が露出した構造である場合、はんだボール形成用ランドと同様にめっきが析出してしまい、ベントホールの場合はガス抜きの機能を果たすことが出来ず、また、位置合わせ穴に関しても、場所によるめっき析出の有無など、機能に障害が発生する可能性がある。
【００１６】
これを防止するためには、ベントホール、位置合わせ穴等、めっき析出を望まない穴に対して、液体レジストなどで部分的にマスキングして、めっき析出を防止する方法があるが、その位置制御が困難であり、工程増加にもつながるため、コストアップの一因となっており、より簡略な部分的なめっき析出防止方法が求められている。
【００１７】
そこで、本発明の目的は、上記課題を解決し、ベントホールや位置合わせ穴と区別して、容易にはんだボール形成用ランドのみに埋めめっきを施すことのできる半導体装置用テープキャリアの製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１９】
請求項１の発明は、絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材にベントホールおよびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２０】
また、請求項２の発明は、絶縁基材にベントホールおよびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２１】
また、請求項３の発明は、絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材に位置決め孔およびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記位置決め孔の領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２２】
また、請求項４の発明は、絶縁基材に位置決め孔およびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、前記銅箔をエッチングすることにより前記位置決め孔を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする。
【００２４】
＜作用＞
本発明の半導体装置用テープキャリアの製造方法は、ベントホールや位置決め孔の領域を避けて配線を形成した後に、半田ボール形成用ランドに電解めっきを行うものである。つまり、ベントホールや位置決め孔の領域の配線相当領域をエッチングで溶解除去した後に、電解めっきを行って、はんだボール形成用ランドにのみ埋め込み用の導体層を形成するものである。
【００２５】
具体的には、本発明の半導体装置用テープキャリアの製造方法は、予めベントホールや位置決め孔の領域に銅箔が残らないように、銅箔をエッチングにより除去して配線を形成した後、電解めっきを行って、開口部から露出したはんだボール形成用ランドにのみ電解めっきにより導電金属層を形成するものである。
【００２６】
この電解めっきを行う際に、ベントホールや位置決め孔は貫通孔になっていて銅箔が存在しないため、ベントホールや位置決め孔に導体層が形成され閉塞されてしまうということはない。
【００２７】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２８】
図１及び図２は、本発明の一実施形態に係る半導体装置用テープキャリアの製造方法についての説明図である。
【００２９】
この半導体装置用テープキャリアの製造方法を図１及び図２に基づいて説明する。なお、図１および図２において描かれた半導体装置用テープキャリアは図８および図９において描かれた半導体装置用テープキャリアに対応した位置における製造工程断面図を示したものであり、ここでも、説明の都合上半導体装置用テープキャリア１００のみを表し、スプロケットホール等は省略している。
【００３０】
まず、図１（ａ）に示すように絶縁基材１をプレス加工することによりグリッド状に開口部２を形成する。ここに、絶縁基材１としては、例えば、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂などの電気絶縁性の樹脂単体からなる可撓性フィルムが使用される。次に、図１（ｂ）に示すように絶縁基材１の片面に銅箔４をラミネートする。
【００３１】
さらに、図１（ｃ）に示すように、銅箔４の表面にエッチング用レジスト７をラミネートする。図１（ｄ）に示すように、エッチング用レジスト７を露光、現像し、配線およびはんだ形成用ランドを形成したい部分にのみ、エッチング用レジスト７を残すようにする。このときに、ベントホール９の下に位置する銅箔４上のエッチング用レジスト７を除去するようにする。
【００３２】
図１（ｅ）に示すように、銅箔４の面をエッチングすることにより配線８を形成する。図１（ｆ）に示すように、エッチング用レジスト７を剥離する。これにより絶縁基材１の片面に、ベントホール９の領域を避けて、配線およびはんだボール形成用ランド２７が形成される。
【００３３】
図２（ｇ）に示すように、銅箔４上にマスキングテープ５を形成する。これは、絶縁基材１に面する側の銅箔４面にだけ、後工程の導体層（導電金属層）が形成されるようにするためである。マスキングテープとしては、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、塩化ビニル、シリコンゴム、ナイロンなどの電気絶縁性の樹脂に接着剤を塗布した可撓性フィルムが使用される。
【００３４】
図２（ｈ）に示すように、これをめっき液中に入れて銅箔４に通電し、開口部２から露出するはんだボール形成用ランド２７を形成している金属層の面にめっき（導体層６）を析出させる。めっきとしては、銅めっき、ニッケルめっき、スズめっき、金めっき、銀めっき等の単体金属及びはんだめっきのような合金めっきを使用する。
【００３５】
図２（ｉ）に示すように、マスキングテープ５を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００３６】
上記実施形態では、電解めっきを、それによる導体層（導電金属層）６が図２（ｉ）に示すように開口部２内に凹んだ形状に施したが、図３に示すように、開口部２外方に突出させた形状の導体層６ａとして施すこともできる。
【００３７】
図４は上記実施形態に係る半導体装置用テープキャリア１００を用いた半導体装置の断面図である。これは、図２（ｉ）に示した半導体装置用テープキャリア１００のはんだボール形成用ランド２７を有する面上における半導体チップ搭載領域に半導体チップ１２を搭載し、さらに半導体チップ１２の電極端子とはんだボール形成用ランド２７とをワイヤ１３によりボンディングし、これらを封止樹脂１４によりモールド成形し、開口部２にはんだボール１１を搭載し、その内の導体層６に、はんだボール１１を搭載したものである。
【００３８】
図５及び図６は、本発明の他の実施形態に係る半導体装置用テープキャリアの製造方法についての説明図である。この半導体装置用テープキャリアのを製造方法を図５及び図６に基づいて説明する。
【００３９】
まず、図５（ａ）に示すように、絶縁基材１をプレス加工することによりグリッド状に開口部２を形成する。これと同時に半導体チップを半導体装置用テープキャリアに搭載する際にチップを位置決めするために使用される位置決め孔１０を形成する。ここに、絶縁基材１としては、例えば、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂などの電気絶縁性の樹脂単体からなる可撓性フィルムが使用される。
【００４０】
次に、図５（ｂ）に示すように絶縁基材１の片面に銅箔４をラミネートする。さらに、図５（ｃ）に示すように銅箔４の表面にエッチング用レジスト７をラミネートする。
【００４１】
図５（ｄ）に示すように、エッチング用レジスト７を露光、現像し、配線を形成したい部分にのみエッチング用レジスト７を残すようにする。このとき、位置決め孔１０の下に位置する銅箔４上のエッチング用レジスト７については、これを除去するようにする。
【００４２】
図５（ｅ）に示すように銅箔４面をエッチングすることにより配線８を形成する。次いで、図５（ｆ）に示すようにエッチング用レジスト７を剥離する。
【００４３】
図６（ｇ）に示すように銅箔４上にマスキングテープ５を形成する。これは、絶縁基材１に面する銅箔４面にだけ後工程の導体層が形成されるようにするためである。マスキングテープとしては、ポリイミド、ポリエステル、ポリスルホン、ポリパラバン酸、フッ素樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、塩化ビニル、シリコンゴム、ナイロンなどの電気絶縁性の樹脂に接着剤を塗布した可撓性フィルムが使用される。
【００４４】
図６（ｈ）に示すようにこれをめっき液中に入れて銅箔４に通電し、開口部２から露出したはんだボール形成用ランド２７にめっき（導体層６）を析出させる。このときに、位置決め孔１０の下には導体となる銅箔４が形成されていないため、めっきが析出することはない。したがって、位置決め孔１０に導体層６を施してしまうということはなく、位置決めとしての役割を果たすことができる。ここに、めっきとしては、銅めっき、ニッケルめっき、スズめっき、金めっき、銀めっき等の単体金属およびはんだめっきのような合金めっきを使用する。
【００４５】
図６（ｉ）に示すようにマスキングテープ５を剥離する。これにより、半導体装置用テープキャリア１００が完成する。
【００４６】
図７は上記他の実施形態に係る半導体装置用テープキャリア１００を用いた半導体装置の断面図である。
【００４７】
まず、半導体装置用テープキャリア１００（図６（ｉ））のはんだボール形成用ランド２７を有する面上における半導体チップ搭載領域に半導体チップ１２を搭載し、さらに半導体チップ１２の電極端子とはんだボール形成用ランド２７とをワイヤ１３によりボンディングし、これらを封止樹脂１４によりモールド成形する。そして、半導体チップ１２を搭載した後は、位置決め孔１０は不要となるため、半導体装置テープキャリアの位置決め孔１０を有する部分については、切断除去する。最後に、導体層６の上にはんだボール１１を配置し、リフローすることにより、導体層６とはんだボール１１との電気的な導通を確実に図ることができる。
【００４８】
なお、本発明の実施形態としては、位置決め孔１０が半導体装置用テープキャリアの角に形成されたものを示したが、本発明はこれに限られるものではなく、位置決め孔１０が半導体装置用テープキャリアの中央部に位置している場合においても適用可能である。
【００４９】
上記実施形態では、絶縁基材１にプレス加工により開口部２を形成したが、これに代えて、絶縁基材１に銅箔４をラミネートした後に、レーザー加工により絶縁基材１に開口部を形成する方法を採用することもできる。
【００５１】
本発明の実施形態に係る半導体装置用テープキャリアは、いずれもいわゆるフルグリッドタイプのものではないが、本発明はこれに限定されるものではなく、フルグリッドタイプのものであっても同様の効果を奏することが可能である。
【００５２】
また、本発明の実施形態に係る半導体装置用テープキャリアを用いた半導体装置としては、ワイヤボンディングタイプの半導体装置を示したが、本発明はこれに限定されるものではなく、半導体チップの電極端子を直接はんだボール形成用ランドに接合するいわゆるフリップチップタイプの半導体装置であっても適用可能である。
【００５３】
【実施例】
５０μｍのポリイミドテープ（絶縁基材１）に１２μｍの接着剤を塗布したテープ材に、金型を用いて、ＢＧＡ型半導体装置のはんだボール搭載位置に相当する場所に、直径３００μｍの貫通穴（開口部２）を形成した。その後、１８μｍの銅箔４を貼り合せて貫通穴の一方を塞いだ。同銅箔面にエッチング用の感光性液体レジスト（エッチング用レジスト７）を厚さ３μｍで塗布し、配線パターンのマスクを用いて露光および現像を行った。その後、エッチング液により銅箔露出部分をエッチングして配線およびはんだボール形成用ランドを得た。
【００５４】
そのとき、ベントホール９の底面の銅箔も同時に除去し、貫通穴にした。液体レジストをアルカリ性のレジスト剥膜液で除去した。ポリイミドテープと銅箔４を貼り合せた同テープ材の銅箔面に、全面を覆うようにマスキングテープ５を貼り合せた。その状態で硫酸銅めっき液中に浸漬し、陰極電流密度５Ａ／ｄｍ2で２７分間電解銅めっきを行い、開口部内に３０μｍ厚の銅めっき層（導体層６）を形成した。その後、マスキングテープを剥離したことにより、目的とする配線板（半導体装置用テープキャリア１００）を得た。
【００５５】
【発明の効果】
以上説明したように、本発明の半導体装置用テープキャリアの製造方法によれば、はんだボール搭載用の開口部内への埋め込み用導電金属層の形成により、絶縁基材の厚さに対してはんだボール搭載用開口部の径が相対的に小さくなった高密度実装型のＢＧＡにおいて前記開口部内へのはんだボールの搭載および導体層との接着を確実なものとし、実装時におけるいわゆるボール落ちと呼ばれる現象やくびれ現象の発生を未然に防止することができる。また、めっきが析出されると不都合なベントホールや位置決め孔の領域に銅箔が残らないように、予め銅箔をエッチングにより除去して配線を形成した後、電解めっきにより開口部からの露出したはんだボール形成用ランドに当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成するものであり、電解めっきに際しベントホールや位置決め孔に銅箔が存在しないため、導電金属層が形成されて閉塞されてしまうということがない。はんだボール搭載用の開口部以外のベントホール位置合わせ穴へのめっき析出を確実かつ合理的に防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るベントホールを有する半導体装置用テープキャリアの製造方法の前半を示した図面である。
【図２】本発明におけるベントホールを有する半導体装置用テープキャリアの製造方法の後半を説明した図面である。
【図３】開口部に導体層を形成する工程の変形例を示した図である。
【図４】本発明の一実施形態に係る半導体装置用テープキャリアを用いた半導体装置の断面図である。
【図５】本発明の他の実施形態に係る位置決め孔を有する半導体装置用テープキャリアの製造方法の前半を示した図面である。
【図６】本発明の他の実施形態に係る位置決め孔を有する半導体装置用テープキャリアの製造方法の後半を示した図面である。
【図７】本発明の他の実施形態に係る半導体装置用テープキャリアを用いた半導体装置の断面図である。
【図８】従来の半導体装置用テープキャリアの製造方法の前半を示した図である。
【図９】従来の半導体装置用テープキャリアの製造方法の後半を示した図である。
【図１０】従来例における半導体装置用テープキャリアを用いたＢＧＡ型半導体装置の断面図である。
【図１１】従来例におけるＢＧＡ型半導体装置を実装基板に実装した状態の断面図である。
【図１２】従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の失敗例を説明するための断面図である。
【図１３】従来例におけるＢＧＡ型半導体装置を実装基板に実装する際の他の失敗例を説明するための断面図である。
【図１４】従来例における埋めメッキを適用したＢＧＡ型半導体装置に使用されるテープキャリアの平面図である。
【図１５】従来例における埋めメッキを適用したＢＧＡ型半導体装置に使用されるテープキャリアの裏面図である。
【図１６】図１４の半導体装置用テープキャリアのＡ―Ａ線における断面図である。
【図１７】はんだボール形成用ランド、配線および給電配線の位置関係を示す図面である。
【符号の説明】
１ 絶縁基材
２ 開口部
４ 銅箔
５ マスキングテープ
６ 導体層（導電金属層）
７ エッチング用レジスト
８ 配線
９ ベントホール
１０ 位置決め孔
１１ はんだボール
１２ 半導体チップ
１３ ワイヤ
１４ 封止樹脂
１５ 接着材
１６ ダミーパッド
１７ 電極端子
１８ ソルダーレジスト
１９ 絶縁基板
２０ くびれ部
２１ 半導体装置
２２ 実装基板
２３ 主給電配線
２４ 従給電配線
２７ はんだボール形成用ランド
２８ スプロケットホール
２９ 絶縁基板
３０ テープ材
１００ 半導体装置用テープキャリア
Claims (4)
- 絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材にベントホールおよびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、
前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする半導体装置用テープキャリアの製造方法。 - 絶縁基材にベントホールおよびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、
前記銅箔をエッチングすることにより前記ベントホールの領域を避けて配線を形成した後、電解めっきにより前記開口部に露出した銅箔面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする半導体装置用テープキャリアの製造方法。 - 絶縁基材の一方の面に直接又は接着層を介して銅箔を設け、絶縁基材の他方の面から前記銅箔が露出するように絶縁基材に位置決め孔およびはんだボール搭載用の開口部を設け、前記開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、
前記銅箔をエッチングすることにより前記位置決め孔の領域を避けて配線を形成した後、電解めっきにより前記開口部から露出した銅箔の面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする半導体装置用テープキャリアの製造方法。 - 絶縁基材に位置決め孔およびはんだボール搭載用の開口部を形成した後に、絶縁基材の一方面に直接に又は接着層を介して銅箔を設け、その開口部から露出した銅箔の面に導電金属層を設ける半導体装置用テープキャリアの製造方法において、
前記銅箔をエッチングすることにより前記位置決め孔を避けて配線を形成した後、電解めっきにより前記開口部に露出した銅箔面に当該開口部内に凹んだ形状の埋め込み用の導電金属層を形成することを特徴とする半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001318374A JP3656590B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置用テープキャリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001318374A JP3656590B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置用テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124264A JP2003124264A (ja) | 2003-04-25 |
| JP3656590B2 true JP3656590B2 (ja) | 2005-06-08 |
Family
ID=19136081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001318374A Expired - Fee Related JP3656590B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置用テープキャリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3656590B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801188B2 (ja) | 2004-09-06 | 2006-07-26 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2011029518A (ja) * | 2009-07-28 | 2011-02-10 | Shindo Denshi Kogyo Kk | フレキシブルプリント配線板、半導体装置及びその製造方法 |
-
2001
- 2001-10-16 JP JP2001318374A patent/JP3656590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003124264A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| KR100346630B1 (ko) | 리드프레임과그제조방법 | |
| US6331453B1 (en) | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities | |
| US8530351B2 (en) | Semiconductor package and fabrication method | |
| KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| US6448108B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| KR101609016B1 (ko) | 반도체 소자용 기판의 제조 방법 및 반도체 장치 | |
| KR20000029352A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040101924A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US20050054187A1 (en) | Method for forming ball pads of BGA substrate | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| JP5157455B2 (ja) | 半導体装置 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| KR100234694B1 (ko) | 비지에이 패키지의 제조방법 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US11764130B2 (en) | Semiconductor device | |
| JP3656590B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3513983B2 (ja) | チップキャリアの製造方法 | |
| JP2000216185A (ja) | 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041109 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050114 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050228 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110318 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120318 |
|
| LAPS | Cancellation because of no payment of annual fees |