JP4650117B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4650117B2 JP4650117B2 JP2005181072A JP2005181072A JP4650117B2 JP 4650117 B2 JP4650117 B2 JP 4650117B2 JP 2005181072 A JP2005181072 A JP 2005181072A JP 2005181072 A JP2005181072 A JP 2005181072A JP 4650117 B2 JP4650117 B2 JP 4650117B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- hole
- forming
- mask layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本実施形態の半導体装置は、図1に示すように、集積回路(図示せず)などが形成されたSi基板からなる半導体基板1の厚み方向に貫設された貫通孔2の内側に絶縁膜(例えば、シリコン酸化膜、シリコン窒化膜など)3を介して金属(例えば、銅、ニッケルなど)からなる貫通配線4が形成され、貫通配線4の長手方向の両端面それぞれにパッド5,6が積層されている。ここにおいて、絶縁膜3は、半導体基板1の貫通孔2の内周面だけでなく、半導体基板1の厚み方向の両面にも形成されており、各パッド5,6は、半導体基板1の両面側それぞれにおいて、貫通配線4の端面と絶縁膜3の表面とに跨って形成されている。
ところで、実施形態1にて説明した貫通孔2は、半導体基板1の厚み方向の両面近傍において開口面積が徐々に大きくなる形状に形成されているが、貫通孔2において開口面積が徐々に大きくなる形状は少なくとも半導体基板1の両面においてシード層7を形成しない一面側に形成すればよく、本実施形態の半導体装置では、図6(e)に示すように半導体基板1の一面側(図6(e)における下面側)にのみ傾斜面2cを設けるようにし、半導体基板1の他面側(図6(e)における上面側)にシード層7を形成するようにしている。半導体装置1の他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
本実施形態の半導体装置の基本構成および製造方法は実施形態1と略同じであって、図7(f)に示すように半導体基板1の一面側(図7(f)における上面側)にのみ傾斜面2bを設けるようにし、半導体基板1の他面側(図7(f)における下面側)にシード層7を形成するようにしている点が相違するだけである。他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
本実施形態の半導体装置の基本構成および製造方法は実施形態1と略同じであって、図8(e)に示すように半導体基板1の一面側(図8(e)における上面側)にのみ傾斜面2bを設けるようにし、半導体基板1の他面側(図8(e)における下面側)にシード層7を形成するようにしている点が相違するだけである。他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
本実施形態の半導体装置の基本構成および製造方法は実施形態1と略同じであって、図9(e)に示すように半導体基板1の一面側(図9(e)における上面側)にのみ傾斜面2bを設けるようにし、半導体基板1の他面側(図9(e)における下面側)にシード層7を形成するようにしている点が相違するだけである。他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
本実施形態の半導体装置の基本構成および製造方法は実施形態1と略同じであって、図10(d)に示すように半導体基板1の一面側(図10(d)における上面側)にのみ傾斜面2bを設けるようにし、半導体基板1の他面側(図10(d)における下面側)にシード層7を形成するようにしている点が相違するだけである。他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
本実施形態の半導体装置の基本構成および製造方法は実施形態1と略同じであって、図11(d)に示すように半導体基板1の一面側(図11(d)における上面側)にのみ傾斜面2bを設けるようにし、半導体基板1の他面側(図11(d)における下面側)にシード層7を形成するようにしている点が相違するだけである。他の構成および貫通孔形成工程以外の工程は実施形態1と同じなので図示および説明を省略する。
2 貫通孔
2b,2c 傾斜面
3 絶縁膜
4 貫通配線
5 パッド
6 パッド
Claims (8)
- 半導体基板の厚み方向に貫設された貫通孔の内側に絶縁膜を介して金属からなる貫通配線が形成され、前記半導体基板の前記厚み方向の両面側それぞれで前記貫通配線の端面および前記貫通孔の周部に重なるように形成されたパッドを有する半導体装置の製造方法であって、前記貫通孔は、少なくとも前記半導体基板の前記両面のうちの一面側において前記一面に近づくにつれて開口面積が徐々に大きくなる形状に形成されてなる半導体装置の製造方法であって、前記半導体基板に前記半導体基板の前記両面のうちの少なくとも前記一面側において前記一面に近づくにつれて開口面積が徐々に大きくなる形状を有する前記貫通孔を形成した後、前記半導体基板における前記貫通孔の内周面および前記半導体基板の前記両面それぞれの露出面に絶縁膜を形成し、その後、前記半導体基板の他面側にシード層を形成してから、電解メッキ法により前記シード層を基端として前記貫通孔の内側が隙間なく埋め込まれるように金属部を析出させ、さらにその後、前記金属部のうち前記半導体基板の前記一面側および前記他面側に形成された不要部分および前記シード層を研磨して除去することにより前記金属部の残りの部分からなる前記貫通配線を形成した後で、前記各パッドを形成することを特徴とする半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に前記一面に近づくにつれて開口面積が徐々に大きくなる所定深さの凹部であって前記貫通孔の一部となる前記凹部を貫通孔形成予定部位に形成するための第1の開孔部を有する第1のマスク層を前記半導体基板の前記一面に設ける第1のマスク層形成工程と、前記第1のマスク層をエッチングマスクとしてエッチング速度の結晶方位依存性を利用した異方性エッチングにより前記半導体基板の前記一面に前記凹部を形成する異方性エッチング工程と、前記半導体基板の前記一面側において前記貫通孔形成予定部位に前記第1の開孔部よりもサイズの小さな第2の開孔部を有する第2のマスク層を形成する第2のマスク層形成工程と、前記半導体基板の前記他面に前記半導体基板の前記一面側から前記貫通孔形成予定部位をドライエッチングする際に利用するエッチングストップ層を形成するエッチングストップ層形成工程と、前記第2のマスク層をエッチングマスクとして前記半導体基板を前記一面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備え、前記ドライエッチング工程では、前記半導体基板の前記他面側において前記貫通孔に前記他面に近づくにつれて開口面積が徐々に大きくなる形状が形成されるようにオーバーエッチング時間を設定することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面に前記他面から貫通孔形成予定部位をドライエッチングする際に利用するエッチングストップ層を形成するエッチングストップ層形成工程と、前記半導体基板の前記他面側に設けた貫通孔形成用のマスク層をエッチングマスクとして前記半導体基板における前記貫通孔形成予定部位を前記他面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備え、前記ドライエッチング工程では、前記半導体基板の前記一面側において前記貫通孔に前記一面に近づくにつれて開口面積が徐々に大きくなる形状が形成されるようにオーバーエッチング時間を設定することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に前記一面に近づくにつれて開口面積が徐々に大きくなる所定深さの凹部であって前記貫通孔の一部となる前記凹部を貫通孔形成予定部位に形成するための第1の開孔部を有する第1のマスク層を前記半導体基板の前記一面に設ける第1のマスク層形成工程と、前記第1のマスク層をエッチングマスクとしてエッチング速度の結晶方位依存性を利用した異方性エッチングにより前記半導体基板の前記一面に前記凹部を形成する異方性エッチング工程と、前記半導体基板の前記一面側において前記貫通孔形成予定部位に前記第1の開孔部よりもサイズの小さな第2の開孔部を有する第2のマスク層を形成する第2のマスク層形成工程と、前記第2のマスク層をエッチングマスクとして前記半導体基板を前記一面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備えることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に前記一面に近づくにつれて開口面積が徐々に大きくなる所定深さの凹部であって前記貫通孔の一部となる前記凹部を貫通孔形成予定部位に形成するための第1の開孔部を有する第1のマスク層を前記半導体基板の前記一面に設ける第1のマスク層形成工程と、前記第1のマスク層をエッチングマスクとしてエッチング速度の結晶方位依存性を利用した異方性エッチングにより前記半導体基板の前記一面に前記凹部を形成する異方性エッチング工程と、前記半導体基板の前記他面において前記貫通孔形成予定部位に前記第1の開孔部よりもサイズの小さな第2の開孔部を有する第2のマスク層を形成する第2のマスク層形成工程と、前記第2のマスク層をエッチングマスクとして前記半導体基板を前記他面側から前記凹部に達するまでドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備えることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に第1のマスク層を形成する第1のマスク層形成工程と、前記第1のマスク層に第2のマスク層を積層する第2のマスク層形成工程と、前記第2のマスク層において前記半導体基板における貫通孔形成予定部位に対応する第1の開孔部を形成する第1のパターニング工程と、前記第2のマスク層をエッチングマスクとして前記第1のマスク層に前記第1の開孔部よりもサイズの大きな第2の開孔部を等方性エッチングにより形成する第2のパターニング工程と、前記第2のマスク層および前記第1のマスク層をエッチングマスクとして前記半導体基板を前記一面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備えることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に前記一面から離れるにつれて開口面積が徐々に大きくなる開孔部を貫通孔形成予定部位に対応する部位に有するマスク層を前記半導体基板の前記一面に設けるマスク層形成工程と、前記マスク層をエッチングマスクとして前記半導体基板を前記一面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備え、前記ドライエッチング工程では、前記マスク層のうち厚みが徐々に薄くなっている部位が前記ドライエッチング工程の途中でエッチング除去されるようにして前記半導体基板の前記一面側において前記一面に近づくにつれて開口面積が徐々に大きくなる形状を有する前記貫通孔を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記貫通孔の形成にあたっては、前記半導体基板の前記一面側に前記半導体基板における貫通孔形成予定部位に対応する第1の開孔部を有する第1のマスク層を形成する第1のマスク層形成工程と、前記半導体基板の前記一面側に前記第1のマスク層を覆い且つ前記半導体基板における前記貫通孔形成予定部位に前記第1の開孔部よりもサイズの小さな第2の開孔部を有する第2のマスク層を形成する第2のマスク層形成工程と、前記第2のマスク層および前記第1のマスク層をエッチングマスクとして前記半導体基板を前記一面側からドライエッチングすることにより前記貫通孔を形成するドライエッチング工程とを備え、前記ドライエッチング工程では、前記第2のマスク層が前記ドライエッチング工程の途中でエッチング除去されるようにして前記半導体基板の前記一面側において前記一面に近づくにつれて開口面積が徐々に大きくなる形状を有する前記貫通孔を形成することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181072A JP4650117B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181072A JP4650117B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005401A JP2007005401A (ja) | 2007-01-11 |
JP4650117B2 true JP4650117B2 (ja) | 2011-03-16 |
Family
ID=37690752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005181072A Expired - Fee Related JP4650117B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4650117B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035379A1 (ja) * | 2008-09-26 | 2010-04-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
CN102246299B (zh) * | 2008-10-15 | 2014-12-10 | Aac微技术有限公司 | 用于制作通路互连的方法 |
JP2013207006A (ja) * | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
JP6021441B2 (ja) * | 2012-05-25 | 2016-11-09 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US8772946B2 (en) * | 2012-06-08 | 2014-07-08 | Invensas Corporation | Reduced stress TSV and interposer structures |
JP2015002299A (ja) * | 2013-06-17 | 2015-01-05 | 株式会社ザイキューブ | 漏斗状の貫通電極およびその製造方法 |
JP6213143B2 (ja) * | 2013-10-23 | 2017-10-18 | 富士電機株式会社 | 半導体基板、及び、半導体基板の製造方法 |
KR101532171B1 (ko) * | 2014-06-02 | 2015-07-06 | 삼성전기주식회사 | 인덕터 및 그 제조 방법 |
JP2018195661A (ja) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260934A (ja) * | 1999-03-05 | 2000-09-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
JP2003060343A (ja) * | 2001-08-17 | 2003-02-28 | Advantest Corp | 配線基板の製造方法 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004152967A (ja) * | 2002-10-30 | 2004-05-27 | Fujikura Ltd | 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板 |
JP2006147971A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板の製造方法 |
-
2005
- 2005-06-21 JP JP2005181072A patent/JP4650117B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260934A (ja) * | 1999-03-05 | 2000-09-22 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001044197A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 半導体装置及びその製造方法 |
JP2003060343A (ja) * | 2001-08-17 | 2003-02-28 | Advantest Corp | 配線基板の製造方法 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2004128063A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004152967A (ja) * | 2002-10-30 | 2004-05-27 | Fujikura Ltd | 反応性イオンエッチングによる貫通孔の形成方法及び反応性イオンエッチングにより形成された貫通孔を有する基板 |
JP2006147971A (ja) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | 導電材充填スルーホール基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007005401A (ja) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4650117B2 (ja) | 半導体装置の製造方法 | |
US10087069B2 (en) | Semiconductor devices with moving members and methods for making the same | |
TWI325155B (en) | Metal reduction in wafer scribe area | |
JP4439976B2 (ja) | 半導体装置およびその製造方法 | |
US10504839B2 (en) | Semiconductor device and manufacturing method of the same | |
US7510907B2 (en) | Through-wafer vias and surface metallization for coupling thereto | |
KR100837269B1 (ko) | 웨이퍼 레벨 패키지 및 그 제조 방법 | |
JP3918935B2 (ja) | 半導体装置の製造方法 | |
US20110057321A1 (en) | 3-d multi-wafer stacked semiconductor structure and method for manufacturing the same | |
JP5802515B2 (ja) | 半導体装置及びその製造方法 | |
JP4581864B2 (ja) | 半導体基板への貫通配線の形成方法 | |
JP2007115776A (ja) | 半導体チップ及びその製造方法 | |
JP2006108236A (ja) | 貫通電極付基板の製造方法 | |
SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
JPH09507612A (ja) | 三次元回路装置の製造方法 | |
WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
TWI442545B (zh) | 電子零件及其製造方法 | |
CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
JP4682964B2 (ja) | 半導体装置およびその製造方法 | |
JP2005135988A (ja) | 半導体装置の製造方法 | |
TWI582918B (zh) | 晶片封裝體及其製造方法 | |
JP2005243689A (ja) | 半導体チップの製造方法および半導体装置 | |
JP2011049303A (ja) | 電気部品およびその製造方法 | |
JP6838893B2 (ja) | 半導体装置及びその製造方法 | |
JP4803964B2 (ja) | 電極構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |