JPH09507612A - 三次元回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 三次元回路装置を製造するために第１の基板（１）が薄層化され、、第２の基板（２）上に積み重ねられ、この第２の基板と接続される。その際第１の基板（１）及び第２の基板（２）はそれぞれ回路パターン（１２、２２）及び金属化面（１３、２３）を含んでいる。第１の基板（１）又は第２の基板（２）内に金属化面（１３、２３）上に達する少なくとも１つの第１の接触孔（１６）及び第２の接触孔（４）が開けられ、その際この第２の接触孔（４）は第１の基板（１）を横断する。導電層（７）を介して両基板（１、２）の金属化面（１３、２３）が互いに電気的に接続される。

Description

【発明の詳細な説明】 三次元回路装置の製造方法 近年主として半導体回路に使用されるプレーナ技術では、チップ上に達成し得 る集積度は一方ではチップの大きさによりまた他方ではパターンの精細度により 制約されている。プレーナ技術で形成され互いに接続されている多数のチップを 含んでいる装置の性能は、個々のチップを接続端子を介して接続することのでき る数により、この種の接続部を介して達成可能な信号伝送速度（いわゆる度数性 能）により並びに消費電力により制約されている。 これらの制約を克服するために三次元の回路装置を使用することが提案されて いる（これに関しては例えばティー・クニオその他による「アイ・イー・ディー ・エム８９」第８３７頁又はケイ・オヤマその他による「アイ・イー・ディー・ エム９０」第５９頁参照）。そこには多数のチップ面が重ね合わせて配設されて いる。チップ面間に必要な電気的接続は直接の接触化により行われる。 三次元の集積回路を製造するためにデバイスの一つの面が形成されている基板 上に別の半導体層を析出することは公知である（これに関しては例えばティー・ クニオその他による「アイ・イー・デノー・エム８９」第８３７頁又はケイ・オ ヤマその他による「アイ・イー・ディー・エム９０」第５９頁参照）。この半導 体層は例えばレーザ焼なましにより再結晶化される。再結晶化された層内には更 に別のデバイス面が形成される。基板内に別の半導体層を析出する前に製造され たデバイスは再結晶の際にそれと関連する熱負荷に曝され、欠陥箇所が多くなり 極めてその収量が制約されることになる。 ワイ・ハヤシその他による「シンポジウム・オブ・ＶＬＳＩテクノロジー」１ ９９０年、第９５頁から、三次元の集積回路装置の製造のためまず個々のデバイ ス面を互いに切断して種々の基板内に形成することが公知である。更にこれらの 基板は厚さ数μｍに薄層化され、、ウェハボンディング法により互いに接続され る。異なるデバイス面を電気的に接続するには薄層化された基板の表側及び裏側 に内部チップの接続のための接触部が設けられる。しかしそれには薄層化された ウェ ハの表側及び裏側を加工しなければならないという欠点がある。裏側の処理は標 準的プレーナ技術では行われない。これに関する一連の処理上の問題は未だ解決 されていない。この公知方法の別の欠点は個々のデバイス面の性能を接合前に容 易にはテストできないことである。それというのもそれぞれ個々の面内に個々の デバイス（但し完全な回路ではない）が形成されているからである。 上述の２つの公知方法ではデバイス及び三次元回路装置はほぼ同時に形成され 、従ってこの方法はチップの製造者側で行われなければならない。 本発明の課題は、個々のデバイスの製造を三次元の回路装置の組立に関係なく 実施することのできる三次元の回路装置の製造方法を提供することにある。 この課題は本発明の請求項１に記載の方法により解決される。本発明の他の実 施態様は従属請求項から明らかである。 本発明方法ではそれぞれ回路パターン及び金属化面を含んでいる２つの処理済 み基板は接着層を介して互いに接合される。その際上方の基板は予め裏側から薄 層化される。接触孔は上方基板の表面から上方基板の金属化面及び下方基板の金 属化面上へ開けられる。その際この下方基板の金属化面上に達する接触孔は上方 基板を完全に横断する。引続き上方基板の表面上に導電層が施され、この層が接 触孔を介して両方の基板の金属化面間の電気的接続を形成する。 基板としては蛍結晶シリコン基板、ＳＯＩ基板又は例えばＩＩＩ−Ｖ半導体化 合物のような種々の関連技術の基板が適している。同様に基板としては本発明方 法により製造される二重又は一般に多重パターンのものが適しており、従って本 発明方法は任意の多数のデバイス面を有する三次元回路装置の製造に適している 。ＳＯＩ基板を上方基板として使用することは、上方基板の薄層化に際してＳＯ Ｉ基板に埋込まれた酸化物層をストップ層として使用できるという利点を有する 。 隣接する基板間の堅固な接合のための接着層としては例えば重合により硬化さ れるポリイミドが適している。 それぞれ上方基板の薄層化及び基板の接合を除いても本発明方法ではプレーナ 技術から公知で採用されている処理工程のみが使用される。全く別の方法を使用 しないので、本発明方法により多大な収量が得られる。 基板の接合の際に基板を互いに整合するために、基板にそれぞれ整合マークを 設け、それにより赤外線透過で整合を行うことは本発明の枠内にある。 導電層上に全面的にもう１つのパッシベーション層を施し、その中に基板及び ／又は導電層の金属化面及び／又は基板内の別の導電性パターン又は金属化面に 対する接続開口をそれぞれ使用条件に応じて開けることができるようにすること は本発明の枠内にある。 下方基板の金属化面上に接触孔を形成することは、実際には接触孔の直径より もずっと深いエッチングを必要とする。それには特にＣＨＦ₃及びＨＢｒプラズ マ中での異方性エッチングプロセスが適している。 本発明を図面及び一実施例に基づき以下に詳述する。 図１は回路パターン及び金属化面を有する第１の基板を示す。 図２は第１の接着層及び補助基板を有する第１の基板を示す。 図３は回路バターン及び金属化面を有する第２の基板を示す。 図４は第２の接着層を有する第２の基板を示す。 図５は第１の基板を薄層研磨し、第１及び第２の基板を接合した後の第１及び 第２の基板を示す。 図６は第２の基板の金属化面上にまで達する第２の接触孔を開口した後の第１ の基板及び第２の基板を示す。 図７は側面絶縁部の製造及び導電層の形成後の第１の基板及び第２の基板を示 す。 図８は第２の基板の金属化面上に達する異方性エッチングプロセスにより開け られた第２の接触孔を有する第１の基板及び第２の基板を示す。 例えば画結晶シリコンからなる第１の基板１は第１の主面１１の領域内に回路 パターン１２例えばＭＯＳトランジスタ及び第１の金属化面１３を含んでいる。 この第１の金属化面１３は例えばＳｉＯ₂／Ｓｉ₃Ｎ₄からなる第１のパッシベー ンョン層１４により覆われている。第１の金属化面１３の下方の第１の基板１は 酸化物層１９により囲まれている別の金属化面１５を含んでいる。第１の金属化 面１３は例えばアルミニウム又はアルミニウム合金からなる。第１の回路パター ン１２の下方の第１の基板１は第１の主面１１に対して垂直に例えば６２５μｍ の拡がりを有する。第１のパッシベーション層１４内に第１の金属化面１３の 表面上に達する第１の接触孔１６が開けられる（図１参照）。 第１の主面１１上、即ち第１のパッシベーション層１４の表面上に全面的に例 えばポリイミド又はポリアクリレートからなる第１の接着層１７が施される。第 １の接着層１７は例えば１．５μｍの厚さに施される。この第１の接着層１７上 に補助基板１８が貼付けられる。補助基板１８としては例えばシリコンウェハが 適している。補助基板１８は処理ウェハ又は処理チップとして使用され、第１の 主面１１を第１の基板の別の処理工程時に保護する（図２参照）。 薄層研磨又は薄層エッチングにより第１の基板１は、第１の主面１１の向い側 にある第２の主面から、この基板の厚さが第１の主面１１に対して垂直方向に回 路パターン１２の下方に数μｍ、有利には５μｍの残厚を有するようになるまで 薄層化される。 第２の基板２は例えば単結晶シリコンからなり、、第３の主面２１の領域内に 少なくとも１つの回路パターン２２例えばＭＯＳトランジスタ及び第２の金属化 面２３を含んでいる。第２の金属化面２３は例えばＳｉＯ₂／Ｓｉ₃Ｎ₄からなる パッシベーション層により覆われている。第２の金属化面２３の下方の第２の基 板２は例えば酸化物層２７により囲まれている別の金属化面２５を含んでいる。 第２の金属化面２３は例えばアルミニウム又はアルミニウム合金からなる（図３ 参照）。 第３の主面２１上、即ち第２のパッシベーション層２４の表面上に全面的に例 えばポリイミドからなる第２の接着層２６が施される（図４参照）。引続き薄層 化された第１の基板１と第２の基板２が接合される。その際第１の主面１１に対 向する第２の主面は第２の接着層２６の表面上に施される。第１の基板１と第２ の基板２との正確な相互の整合は第１の基板１と第２の基板２上の整合マーク（ 図示せず）を介して赤外線透過で行われる（図５参照）。第１の基板１及び第２ の基板２の接合後第２の接着層２６が後処理され、その結果第１の基板１と第２ の基板２との間に堅固な接合が生じる。この後処理とは例えばポリイミドの重合 である。 引続き補助基板１８が例えばエッチングにより除去される。こうして露出され た第１の接着層１７は例えば酸素プラズマ又は溶剤で全面的に除去される。その 際第１の接触孔１６も第１の金属化面１３に対して第１のパッシベーション層１ ４内に開けられる。 第２の接触孔４の位置を画成するフォトレジストマスク３が形成される。次い で複合エッチングプロセスで第２の接触孔４が開けられる。それにはまず例えば ＨＮＯ₃／ＨＦでの等方性エッチングプロセスで第１のパッシベーション層１４ 及び第２の金属化面１５を囲む酸化物層１９がエッチングされる。例えばＨＢｒ プラズマ中での異方性エッチング処理で更に第１の基板１のシリコン、第２の接 着層２６及び第２のパッシベーション層２４は、、第２の接触孔４が第２の金属 化面２３上にまで達するまで完全にエッチングされる（図６参照）。 フォトレジストマスク３の除去及び適当な洗浄工程後ほぼ合致した縁被覆を有 する絶縁層、例えば酸化物層が析出される。この絶縁層から更にフォト技術によ り又は有利には自己整合的にスペーサ技術により第２の接触孔４の側壁に露出し ているシリコン層を覆う側面絶縁部５が形成される（図７参照）。 次いで例えばチタン／窒化チタンからなる拡散障壁層６、更にその上に例えば アルミニウム又はＣＶＤタングステンからなる導電層７が施される。導電層７及 びやはり導電性の拡散障壁層６は第２の接触孔４内に露出している第２の金属化 面２３の表面もまた第１の接触口１６内に露出している第１の金属化面１３の表 面も覆う。従って拡散障壁層６及び導電層７を介して第１の金属化面１３と第２ の金属化面２３は互いに電気的に接続される。その後拡散障壁層６及び導電層７ はパターン化される。パターン化された導電層７は第１の基板１と第２の基板２ との間の垂直方向の電気的接続を形成する（図７参照）。 引続きこのパターン上にもう１つの例えばＳｉＯ₂からなるパッシベーション 層が施され、そこに導電層７及び／又は他の金属化面に対して接続面（ボンド面 ） 第１のパッシベーション層１４及び酸化物層１９のエッチングに等方性エッチ ングプロセスを使用することにより比較的大きな断面積の第２の接触孔４が得ら れる。従って本発明のこの実施態様は比較的粗い配線格子に適している。 また図５に示されているパターンから出発して第２の接触孔４を異方性エッチ ングプロセスで形成することもできる。エッチングはＣＨＦ₃及びＨＢｒプラズ マにより行うと有利である。この場合接触孔４は極端なアスペクト比（接触孔の 深さに対する断面積の割合）で形成される（図８参照）。このエッチングプロセ スの場合アスペクト比は１：２０にまでなり得る。本発明のこの実施態様は微細 な配線格子に使用されると有利である。本発明のこの実施態様でも側面絶縁部５ は第２の接触孔４の側壁に沿って形成される。それには例えばオゾンＴＥＯＳ法 でＳｉＯ₂層がほぼ合致した縁被覆に析出され、引続き第２の金属化面２３の表 面が露出されるまで異方性にエッチングされる。引続き第２の接触孔を拡散障壁 層６及び導電層７で満たす（図８参照）。この場合拡散障壁層６及び導電層７は 例えばＣＶＤ−窒化チタン及びＣＶＤ−タングステンから形成される。 第１の接触孔１６は上述の実施例に記載したように第１の基板１と第２の基板 ２とを接合する前又は第１の基板１と第２の基板２とを接合した後に開口されて もよい。第１の金属化面１３上に達する第１の接触孔１６は拡散障壁層６及び導 電層７を析出する前に開口されなければならない。

Claims (1)

1. 【特許請求の範囲】 １．第１の主面（１１）の領域内に少なくとも１個の第１の回路パターン（１２ ）、第１の金属化面（１３）及びこの第１の金属化面（１３）を覆っている第１ のパッシベーンョン層（１４）を含んでいる第１の基板（１）が、第１の主面（ １１）上に施されている第１の接着層（１７）を介して補助基板（１８）と接続 され、 第１の基板（１）が第１の主面（１１）に対向している第２の主面で薄層化さ れ、 第３の主面（２１）の領域内に少なくとも第２の回路パターン（２２）、第２ の金属化面（２３）及びこの第２の金属化面（２３）を覆っている第２のパッシ ベーション層（２４）を含んでいる第２の基板（２）が、、第３の主面（２１） 上に第２の接着層（２６）を有しており、 第１の基板（１）の第２の主面が第２の基板（２）上の第２の接着層（２４） と境を接しており、第１の基板（１）と第２の基板（２）とが第２の接着層（２ ６）を介して固く結合されるように第１の基板（１）と第２の基板（２）とが接 合されており、 第１の主面（１１）から第１の金属化層（１３）上に第１の接触孔（１６）が 開けられ、 補助基板（１８）及び第１の接着層（１７）の除去後第１の主面（１１）から 出発して少なくとも１つの第２の接触孔（４）が第２の金属化面（２３）に達す るまで開けられ、 第１の主面（１１）上に第１の金属化面（１３）と第２の金属化面（２３）を 電気的に互いに接続する導電層（７）が形成される ことを特徴とする三次元回路装置の製造方法。 ２．導電層（７）を形成する前に少なくとも第２の接触孔（４）の側壁に側面絶 縁部分（５）が形成されることを特徴とする請求項１記載の方法。 ３．第１の基板（１）及び第２の基板（２）にそれぞれ整合マークが備えられて おり、それらを介して第１の基板（１）と第２の基板（２）の接合の際に赤外線 透過で整合が行われることを特徴とする請求項１又は２記載の方法。 ４．第１の基板（１）の薄層化が薄層研磨及び／又は薄層エッチングにより行わ れることを特徴とする請求項１ないし３の１つに記載の方法。 ５．少なくとも第１の基板（１）が単結晶シリコン層、埋込まれたＳｉＯ₂層及 びシリコンウェハを含んでいるＳＯＩ基板であり、、第１の基板（１）の薄層化 の際にシリコンウェハが除去され、第１の回路パターン（１２）がＳＯＩ基板の 単結晶シリコン層内に形成されていることを特徴とする請求項４記載の方法。 ６．導電層（７）上に全面的にもう１つのパッシベーション層を施すことを特徴 とする請求項１ないし５の１つに記載の方法。 ７．第１の金属化面（１３）の下方にある第１の基板（１）内及び／又は第２の 金属化面（２３）の下方にある第２の基板（２）内に別の金属化面（１５、２５ ）を配設することを特徴とする請求項１ないし６の１つに記載の方法。 ８．第１の接着層（１７）をポリイミド又はポリアクリレートから形成し、Ｏ₂ プラズマ又は湿式化学法により除去することを特徴とする請求項１ないし７の１ つに記載の方法。 ９．第２の接着層（２６）をポリイミドから形成し、この接着層（２６）を第１ の基板（１）と第２の基板（２）を接合させた後に重合により硬化させることを 特徴とする請求項１ないし８の１つに記載の方法。 １０．第２の接触孔（４）を少なくともＨＮＯ₃／ＨＦでの等方性エッチング及 びＨＢｒプラズマ中での異方性エッチングを含む複合エッチングで開口すること を特徴とする請求項１ないし９の１つに記載の方法。 １１．第２の接触孔（４）をＣＨＦ₃及びＨＢｒプラズマ中での異方性エッチン グにより開口することを特徴とする請求項１ないし９の１つに記載の方法。