CN116998004A - 半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法 - Google Patents

半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法 Download PDF

Info

Publication number
CN116998004A
CN116998004A CN202280022569.0A CN202280022569A CN116998004A CN 116998004 A CN116998004 A CN 116998004A CN 202280022569 A CN202280022569 A CN 202280022569A CN 116998004 A CN116998004 A CN 116998004A
Authority
CN
China
Prior art keywords
insulating layer
integrated circuit
circuit element
semiconductor substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280022569.0A
Other languages
English (en)
Inventor
福住志津
柴田智章
白坂敏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN116998004A publication Critical patent/CN116998004A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体装置的制造方法。该半导体装置的制造方法包括如下工序：提供具备第1半导体基板及第1布线层的第1集成电路元件的工序；提供具备第2半导体基板及第2布线层的第2集成电路元件的工序；将第1集成电路元件的第1绝缘层与第2集成电路元件的第2绝缘层彼此接合的工序；及将第1集成电路元件的第1电极与第2集成电路元件的第2电极彼此接合的工序。第1绝缘层包含无机绝缘材料。在第1布线层中的第1绝缘层的与第1电极的配置部位不同的位置上设置有从与第2绝缘层接合的接合面朝向第1半导体基板凹陷的多个第1开口部，多个第1开口部不连续地包围第1电极。

Description

半导体装置的制造方法、半导体装置、集成电路元件及集成电 路元件的制造方法
技术领域
本发明涉及一种半导体装置的制造方法、半导体装置、集成电路元件(integratedcircuit element)及集成电路元件的制造方法。
背景技术
在专利文献1中，公开了作为半导体的三维集成技术的混合接合方法。在该接合方法中，在一对集成电路元件(例如，一对半导体晶圆)的各接合面上，在电极的周围形成绝缘膜，将电极与电极进行接合，并且将绝缘膜与绝缘膜进行接合。并且，在专利文献2中也公开了相同的技术。
以往技术文献
专利文献
专利文献1：美国专利申请公开第2019/0157333号说明书
专利文献2：日本特开2012-069585号公报
发明内容
发明要解决的技术课题
在专利文献1中所记载的接合方法中，使用铜(Cu)作为集成电路元件的电极，并且使用二氧化硅(SiO2)等无机绝缘膜作为绝缘膜。在进行这种电极彼此的接合及绝缘膜彼此的接合时，将各集成电路元件加热至例如400℃以进行接合，之后将所接合的集成电路元件冷却至100℃以制作半导体装置。通过该加热后的冷却处理，在集成电路元件中积蓄内部应力。若该积蓄的内部应力大，则有时在冷却时在集成电路元件(半导体晶圆等)中产生裂缝。尤其，若集成电路元件被大型化或薄型化，则更容易引起冷却时裂缝的产生。
本发明的目的在于提供一种能够抑制在将集成电路元件彼此接合时产生裂缝的半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法。
用于解决技术课题的手段
本发明的一个方面涉及一种半导体装置的制造方法。该半导体装置的制造方法包括如下工序：提供第1集成电路元件的工序，所述第1集成电路元件具备具有半导体元件的第1半导体基板和具有第1绝缘层及第1电极且设置于第1半导体基板的一面上的第1布线层；提供第2集成电路元件的工序，所述第2集成电路元件具备具有半导体元件的第2半导体基板和具有第2绝缘层及第2电极且设置于第2半导体基板的一面上的第2布线层；将第1集成电路元件的第1绝缘层与第2集成电路元件的第2绝缘层彼此接合的工序；及将第1集成电路元件的第1电极与第2集成电路元件的第2电极彼此接合的工序。第1绝缘层包含无机绝缘材料。在第1绝缘层的与第1电极的配置部位不同的位置上设置有从与第2绝缘层接合的第1接合面朝向第1半导体基板凹陷的多个第1开口部，多个第1开口部不连续地包围第1电极。
在该半导体装置的制造方法中，在第1集成电路元件中，在第1绝缘层的与第1电极的配置部位不同的位置上设置有多个第1开口部，多个第1开口部不连续地包围第1电极。此时，在将第1集成电路元件与第2集成电路元件进行接合时，即使因加热而在第1集成电路元件或第2集成电路元件中积蓄了内部应力，该内部应力也会在冷却时通过多个第1开口部被释放。尤其，这种内部应力的积蓄容易在热膨胀系数不同的第1绝缘层与第1电极之间产生，但是通过不连续地包围第1电极的多个第1开口部，能够有效率地释放内部应力。即，根据该制造方法，能够在所制造的半导体装置内形成无应力的部位以降低内部应力。由此，根据该半导体装置的制造方法，能够抑制因冷却而产生裂缝。
在上述半导体装置的制造方法中，多个第1开口部可以以使第1电极不向多个第1开口部的各侧面露出的方式设置。此时，第1电极以使除了表面侧的连接端以外的部分不向外部露出的方式被第1绝缘层覆盖。由此，能够降低外部环境对第1电极的影响，能够提高第1电极的可靠性。
在上述半导体装置的制造方法中，多个第1开口部可以以使第1半导体基板不向多个第1开口部的各底面露出的方式设置。此时，第1半导体基板以使与第1电极的连接面不向外部露出的方式被第1绝缘层覆盖。由此，能够降低外部环境对第1半导体基板与第1电极的连接区域的影响，能够提高第1半导体基板与第1电极的连接可靠性。
在上述半导体装置的制造方法中，多个第1开口部各自可以具有在第1绝缘层的平面方向上闭合的开口形状。此时，对半导体装置产生影响的因素难以浸入制造后的半导体装置内的多个第1开口部、即半导体装置的内部。由此，能够降低外部环境对半导体装置的影响，能够制作可靠性高的半导体装置。
在上述半导体装置的制造方法中，多个第1开口部各自的短边方向上的宽度或直径可以窄于第1电极的短边方向上的宽度或直径。此时，能够减小形成于第1绝缘层上的多个第1开口部的面积，能够扩大在第1绝缘层中用于与第2绝缘层的接合的区域。由此，能够更可靠地接合第1集成电路元件与第2集成电路元件。并且，在上述半导体装置的制造方法中，多个第1开口部的合计面积相对于第1绝缘层的平面方向上的总面积的比率可以为65％以下。此时，能够更可靠地接合第1集成电路元件与第2集成电路元件。
在上述半导体装置的制造方法中，多个第1开口部可以通过对第1集成电路元件的第1绝缘层进行干式蚀刻而形成。此时，能够快速形成微细的第1开口部。
在上述半导体装置的制造方法中，第2绝缘层可以包含无机绝缘材料，并且可以在第2绝缘层的与第2电极的配置部位不同的位置上设置有从与第1绝缘层接合的第2接合面朝向第2半导体基板凹陷的多个第2开口部，多个第2开口部也可以不连续地包围第2电极。此时，在将第1集成电路元件与第2集成电路元件进行接合时，即使因加热而在第1集成电路元件或第2集成电路元件中积蓄了内部应力，该内部应力不仅会通过第1开口部被释放，而且还会通过第2开口部被释放。由此，根据该半导体装置的制造方法，能够进一步抑制因冷却而产生裂缝。
在上述半导体装置的制造方法中，第1绝缘层及第2绝缘层的至少一个绝缘层中所包含的无机绝缘材料可以为二氧化硅、氮化硅或氮氧化硅。此时，能够形成具有更微细的第1电极的布线层。并且，也能够形成更微细的开口部。
本发明的另一个方面涉及一种半导体装置。该半导体装置具备：第1集成电路元件，具备具有半导体元件的第1半导体基板和具有第1绝缘层及第1电极且设置于第1半导体基板的一面上的第1布线层；及第2集成电路元件，具备具有半导体元件的第2半导体基板和具有第2绝缘层及第2电极且设置于第2半导体基板的一面上的第2布线层。第1集成电路元件的第1绝缘层与第2集成电路元件的第2绝缘层彼此接合。第1集成电路元件的第1电极与第2集成电路元件的第2电极彼此接合。第1绝缘层包含无机绝缘材料。在第1绝缘层的与第1电极的配置部位不同的位置上设置有从与第2绝缘层接合的第1接合面朝向第1半导体基板凹陷的多个第1开口部，多个第1开口部不连续地包围第1电极。
在上述半导体装置中，在第1集成电路元件中，在第1绝缘层的与第1电极的配置部位不同的位置上设置有多个第1开口部。此时，与上述相同地，内部应力通过第1开口部被释放。由此，抑制在半导体装置中产生裂缝。
本发明的又一个方面涉及一种用于与其他集成电路元件接合而制造半导体装置的集成电路元件。该集成电路元件具备：半导体基板，具有第1面及第2面，并且在第1面上及内部的至少一者形成有半导体元件；及布线层，设置于半导体基板的第2面上。布线层具有：无机绝缘层，设置于半导体基板的第2面上；及电极，与半导体基板的半导体元件电连接，并且贯穿无机绝缘层而从无机绝缘层向外部露出。在无机绝缘层的与电极的配置部位不同的位置上设置有朝向半导体基板凹陷的多个开口部，多个开口部不连续地包围电极。
在上述集成电路元件中，在无机绝缘层的与电极的配置部位不同的位置上设置有多个开口部。此时，通过使用该集成电路元件来制造半导体装置，与上述相同地，半导体装置的内部应力通过开口部被释放。由此，抑制在半导体装置中产生裂缝。
本发明的又一个方面涉及一种用于与其他集成电路元件接合而制造半导体装置的集成电路元件的制造方法。该集成电路元件的制造方法包括如下工序：提供半导体基板的工序，所述半导体基板具有第1面及第2面，并且在第1面上及内部的至少一者形成有半导体元件；及在半导体基板的第2面上形成布线层的工序。形成布线层的工序包括如下工序：在半导体基板的第2面上形成无机绝缘层的工序；形成贯穿无机绝缘层以与半导体元件电连接的电极的工序；及在无机绝缘层中与电极的配置部位不同的位置上形成朝向半导体基板凹陷的、不连续地包围电极的多个开口部的工序。
根据上述集成电路元件的制造方法，在无机绝缘层的与电极的配置部位不同的位置上形成多个开口部。此时，通过使用利用该方法制造的集成电路元件，与上述相同地，半导体装置的内部应力通过多个开口部被释放。由此，抑制在半导体装置中产生裂缝。
在上述集成电路元件的制造方法中，在形成开口部的工序中，可以通过对无机绝缘层进行干式蚀刻而形成多个开口部。此时，能够快速形成微细的开口部。
在上述集成电路元件的制造方法中，可以在形成电极的工序之后进行形成开口部的工序。此时，能够形成与电极不同高度的多个开口部。
在上述集成电路元件的制造方法中，可以在形成开口部的工序之后进行形成电极的工序。
发明效果
根据本发明的一个方面，能够抑制在将集成电路元件彼此接合时产生裂缝。
附图说明
图1是表示通过本发明的一实施方式所涉及的方法制造的半导体装置的一例的剖视图。
图2是表示图1所示的半导体装置的一部分(上部)的横剖视图。
在图3中，图3(a)～图3(c)是表示开口部的形状的变形例的俯视图。
在图4中，图4(a)～图4(d)是依次表示一实施方式所涉及的集成电路元件的制造方法的各工序的剖视图。
在图5中，图5(a)～图5(d)是依次表示另一实施方式所涉及的集成电路元件的制造方法的各工序的剖视图。
图6是表示制造图1所示的半导体装置的方法的剖视图。
具体实施方式
以下，根据需要参考附图并对本发明的一些实施方式进行详细地说明。在以下说明中，对相同或相当部分标注相同的符号，并省略重复说明。并且，除非另有特别说明，则上下左右等位置关系基于附图所示的位置关系。在本说明书的记载及权利要求中利用“左”、“右”、“正面”、“背面”、“上”、“下”、“上方”、“下方”等术语的情况下，这些仅用于说明，并不意味着一定永远处于该相对位置。而且，附图的尺寸比例并不限于图示的比例。
在本说明书中，“层”这一术语在俯视图上观察时除了包含在整个面上形成的形状的结构以外，还包含局部形成的形状的结构。并且，在本说明书中，“工序”这一术语不仅包括独立的工序，而且即使在无法与其他工序明确区分的情况下，只要实现该工序的所期望的作用，则也包括在本术语中。并且，使用“～”表示的数值范围表示将在“～”前后所记载的数值分别作为最小值及最大值而包含的范围。在本说明书中阶段性记载的数值范围内，在一个数值范围内记载的上限值或下限值可以替换为其他阶段性记载的数值范围内的上限值或下限值。并且，在本说明书中所记载的数值范围内，该数值范围的上限值或下限值可以替换为实施例所示的值。
(半导体装置的结构)
图1是示意性地表示通过本实施方式所涉及的制造方法制造的半导体装置的一例的剖视图。如图1所示，半导体装置1具备第1集成电路元件10和第2集成电路元件20。第1集成电路元件10具备第1半导体基板11和设置于第1半导体基板11上的第1布线层12。第2集成电路元件20具备第2半导体基板21和设置于第2半导体基板21上的第2布线层22。在半导体装置1中，第1集成电路元件10的第1布线层12与第2集成电路元件20的第2布线层22经由接合面10a(第1接合面)及接合面20a(第2接合面)接合，由此形成半导体装置1。
第1半导体基板11及第2半导体基板21例如为设置有构成与LSI(Large scaleIntegrated Circuit:大规模集成电路)芯片或CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)传感器等半导体芯片对应的功能电路的多个半导体元件S1、S2的半导体晶圆。第1半导体基板11构成为如下：具有第1面11a及相反侧的第2面11b(一面)，并且将上述多个半导体元件S1设置于第1面11a上或基板内部。第2半导体基板21构成为如下：具有第1面21a及相反侧的第2面21b，并且将上述多个半导体元件S2设置于第1面21a上或基板内部。
第1布线层12及第2布线层22用于如下：将与相邻的第1半导体基板11及第2半导体基板21中所包含的多个半导体元件S1、S2电连接的多个电极设置于绝缘膜内，并使各电极的一端向外部露出。第1布线层12具备无机绝缘层13(第1绝缘层)、多个电极14(第1电极)及多个开口部15(多个第1开口部)。第2布线层22具备无机绝缘层23(第2绝缘层)和多个电极24(第2电极)。在图1所示的例中，在第2布线层22上没有设置在第1布线层12上设置的开口部15，但是也可以在第2布线层22上设置相同的多个开口部。在半导体装置1中，将第1布线层12的无机绝缘层13与第2布线层22的无机绝缘层23进行接合，并且将第1布线层12的各电极14与第2布线层22的各电极24进行接合。
无机绝缘层13为设置于第1半导体基板11的第2面11b上的绝缘层。无机绝缘层13由二氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等无机材料构成。无机绝缘层13可以由多个绝缘层(例如，三层以上的无机绝缘层)构成。
电极14各自为与第1半导体基板11的半导体元件S1电连接且贯穿无机绝缘层13的电极。电极14例如由铜(Cu)等导电金属形成，并且贯穿无机绝缘层13。电极14可以构成为如下：直径从第1半导体基板11朝向接合面10a阶段性地变大。电极14的直径例如可以为0.005μm以上且20μm以下。
多个开口部15各自为从无机绝缘层13中的接合面10a朝向第1半导体基板11凹陷的凹部，并且在半导体装置1内形成空隙。通过在半导体装置1内设置空隙，在接合后述第1集成电路元件10与第2集成电路元件20时积蓄在半导体装置1中的内部应力被释放。并且，开口部15可以具有相对于作为半导体装置1被制造之后从外部施加的外力释放该外力的功能。开口部15各自设置于电极14之间或其外侧，例如，如图2所示，沿电极14的排列而形成，并且以不连续地包围电极14的方式设置。并且，开口部15设置于无机绝缘层13的与各电极14的配置部位不同的位置上，并且与电极14分开。由此，电极14不向开口部15的侧面15a露出。并且，开口部15的底面15b形成为与第1半导体基板11分开。由此，第1半导体基板11的第2面11b不向开口部15的底面15b露出。
如图2所示，开口部15具有在无机绝缘层13的平面方向上闭合的开口形状(例如，矩形形状)。开口部15的平面方向上的形状并不限于图2所示的矩形形状，例如也可以为图3(a)所示的星形(例如四芒星)形状的开口部15A，也可以为图3(b)所示的十字形状的开口部15B，也可以为图3(c)所示的圆形或椭圆形状的开口部15C。开口部15、15A～15C的短边方向上的宽度或直径可以小于各电极14的短边方向上的宽度或直径。并且，开口部15的合计面积相对于无机绝缘层13的平面方向上的总面积的比率优选为65％以下。此时，第1集成电路元件10与第2集成电路元件20的接合不会因设置开口部15而受到阻碍，能够可靠地进行接合。
如图1所示，无机绝缘层23为设置于第2半导体基板21的第2面21b上的绝缘层。与无机绝缘层13相同地，无机绝缘层23由二氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等无机材料构成。无机绝缘层23优选由与无机绝缘层13相同的无机绝缘材料形成。无机绝缘层23可以由多个绝缘层(例如，三层以上的无机绝缘层)构成。
电极24为与第2半导体基板21的半导体元件S2电连接且贯穿无机绝缘层23的电极。电极24例如由铜(Cu)等导电金属形成，并且贯穿无机绝缘层23。电极24可以构成为如下：直径从第2半导体基板21朝向接合面20a阶段性地变大。电极24的直径例如可以为0.005μm以上且20μm以下。电极24与电极14接合，并且电连接和机械连接。
(半导体装置的制造方法)
接着，参考图4～图6对半导体装置1的制造方法进行说明。图4(a)～图4(d)是表示制造在制造半导体装置1时所使用的第1集成电路元件10的方法的剖视图。图5(a)～图5(c)是表示制造第1集成电路元件10的其他方法的剖视图。图6是表示由第1集成电路元件10及第2集成电路元件20制造半导体装置1的方法的剖视图。
半导体装置1例如能够经过以下工序(a)～工序(d)进行制造。
(a)准备(提供)第1集成电路元件10的工序(参考图4及图5)。
(b)准备(提供)第2集成电路元件20的工序(参考图6)。
(c)将第1集成电路元件10的无机绝缘层13与第2集成电路元件20的无机绝缘层23进行接合的工序(参考图6)。
(d)将第1集成电路元件10的电极14与第2集成电路元件20的电极24进行接合的工序(参考图6)。
[工序(a)]
工序(a)为准备第1集成电路元件10的工序，所述第1集成电路元件10具备具有多个半导体元件的第1半导体基板11和设置于第1半导体基板11的第2面11b上的第1布线层12。在工序(a)中，如图4(a)所示，首先在功能电路形成于内部等且由硅等构成的第1半导体基板11的第2面11b上形成无机绝缘层113。在第1半导体基板11的第1面11a及内部已经形成有多个半导体元件S1(在图4中省略记载)。无机绝缘层113例如由二氧化硅(SiO2)等无机材料构成，并且厚度为0.01μm以上且10μm以下。然后，如图4(b)所示，例如通过镶嵌法等在无机绝缘层113上设置多个槽或孔113a，并通过电解镀敷、溅射或化学气相沉积法(CVD)等方法将铜等金属114埋入各槽或孔113a中。在形成多个槽或孔113a时，通过干式蚀刻对无机绝缘层113的规定部位进行加工。之后，如图4(c)所示，通过化学机械研磨法(CMP：ChemicalMechanical Polishing)对金属114进行研磨，从而形成多个电极14。电极14的宽度或直径例如为0.01μm以上且10μm以下。之后，在由无机绝缘层113及电极14构成的布线层上，在除了开口部15的形成部位以外的部位上形成抗蚀剂(未图示)，如图4(d)所示，通过干式蚀刻形成多个开口部15。之后，剥离抗蚀剂以获取第1集成电路元件10。
第1集成电路元件10可以通过图5所示的其他方法形成。如图5(a)所示，首先在功能电路形成于内部等且由硅等构成的第1半导体基板11的第2面11b上形成无机绝缘层113。在第1半导体基板11的第1面11a及内部已经形成有多个半导体元件S1(在图5中省略记载)。无机绝缘层113例如由二氧化硅(SiO2)等无机材料构成，并且厚度为0.01μm以上且10μm以下。然后，如图5(b)所示，通过干式蚀刻在无机绝缘层113上形成开口部15，并且在开口部15上设置抗蚀剂115。并且，通过溅射形成用于形成电极14的槽或孔113a，并剥离抗蚀剂115。之后，如图5(c)所示，通过电解镀铜在槽或孔113a内形成电极114。然后，如图5(d)所示，通过化学机械研磨法(CMP法)对电极114等进行研磨而形成多个电极14，从而获取第1集成电路元件10。
[工序(b)]
工序(b)为准备(提供)第2集成电路元件20的工序，所述第2集成电路元件20具备具有多个半导体元件的第2半导体基板21和设置于第2半导体基板21的第2面上的第2布线层22。在工序(b)中，与工序(a)相同地，在由硅等构成的第2半导体基板21的第2面21b上形成无机绝缘层23，例如通过镶嵌法等在无机绝缘层23上设置多个槽或孔，并通过电解镀敷、溅射或化学气相沉积法(CVD)等方法将铜等金属埋入各槽或孔中，从而形成电极24(例如，参考图4(a)～图4(c))。也可以在设置电极24之后设置无机绝缘层23。另外，在制造图1所示的半导体装置1时，在第2集成电路元件20上未设置开口部，但是在设置相当于开口部15的开口部的情况下，能够使用上述图4或图5所示的方法。
[工序(c)]
工序(c)为将第1集成电路元件10的无机绝缘层13与第2集成电路元件20的无机绝缘层23进行接合的工序。在工序(c)中，在去除附着于第1集成电路元件10的接合面10a及第2集成电路元件20的接合面20a的表面上的有机物或金属氧化物之后，如图6所示，使第1集成电路元件10的接合面10a与第2集成电路元件20的接合面20a对置，并且进行第1集成电路元件10的各电极14与第2集成电路元件20的各电极24的对位。在该对位的阶段中，第1集成电路元件10的无机绝缘层13与第2集成电路元件20的无机绝缘层23彼此分开，并且未被接合(但是，进行电极14与电极24的对位)。若对位结束，则将第1集成电路元件10的无机绝缘层13与第2集成电路元件20的无机绝缘层23进行接合。此时，可以将第1集成电路元件10的无机绝缘层13和第2集成电路元件20的无机绝缘层23均匀加热之后进行接合。在接合无机绝缘层13及无机绝缘层23时的加热温度例如可以为25℃以上且800℃以下，压力可以为0.1MPa以上且10MPa以下。并且，接合时的无机绝缘层13与无机绝缘层23的温度差例如优选为10℃以下。通过在这种均匀的温度的加热接合，无机绝缘层13与无机绝缘层23接合而形成绝缘接合部分，第1集成电路元件10与第2集成电路元件20彼此牢固地机械安装。并且，由于在均匀的温度的加热接合，因此不易产生接合部位中的位置偏移等，能够进行高精度的接合。
[工序(d)]
工序(d)为将第1集成电路元件10的电极14与第2集成电路元件20的电极24进行接合的工序。在工序(d)中，若工序(c)的无机绝缘层13与无机绝缘层23的接合结束，则施加规定的热或压力或者这两者以将第1集成电路元件10的电极14与第2集成电路元件20的电极24进行接合。在由铜构成电极14及电极24的情况下，在工序(d)中的加热温度为150℃以上且400℃以下，也可以为200℃以上且300℃以下，压力也可以为0.1MPa以上且10MPa以下。通过这种接合处理，电极14和与其对应的电极24接合而形成电极接合部分，电极14与电极24牢固地机械接合且电接合。另外，作为一例，工序(d)的电极接合在工序(c)的接合后进行，但是也可以与工序(c)的接合同时进行。
若通过工序(c)及工序(d)的第1集成电路元件10与第2集成电路元件20的接合结束，则能够获得半导体装置1。通过利用切割等切割手段将该半导体装置1单片化，能够获取单独的半导体装置。作为将半导体装置1单片化的方法，例如能够使用等离子体切割、隐形切割或激光切割。
以上，根据本实施方式所涉及的半导体装置的制造方法，在第1集成电路元件10中，在无机绝缘层13的与电极14的配置部位不同的位置上设置有开口部15，多个开口部15不连续地包围电极14。此时，在将第1集成电路元件10与第2集成电路元件20进行接合时，即使因加热而在第1集成电路元件10或第2集成电路元件20中积蓄了内部应力，该内部应力也会在冷却时通过多个开口部15被释放。尤其，这种内部应力的积蓄容易在热膨胀系数不同的无机绝缘层13与电极14之间产生，但是通过不连续地包围电极14的多个开口部15，能够有效率地释放内部应力。即，根据该制造方法，能够在所制造的半导体装置1内形成无应力的部位以降低内部应力。由此，根据该半导体装置的制造方法，能够抑制因冷却而产生裂缝。
并且，在本实施方式所涉及的半导体装置的制造方法中，多个开口部15以使电极14不向多个开口部15的各侧面15a露出的方式设置。因此，电极14以使除了表面侧的连接端以外的部分不向外部露出的方式被无机绝缘层13覆盖。由此，能够降低外部环境对电极14的影响，能够提高电极14的可靠性。
并且，在本实施方式所涉及的半导体装置的制造方法中，多个开口部15以使第1半导体基板11不向多个开口部15的各底面15b露出的方式设置。因此，第1半导体基板11以使与电极14的连接面不向外部露出的方式被无机绝缘层13覆盖。由此，能够降低外部环境对第1半导体基板11与电极14的连接区域的影响，能够提高第1半导体基板11与电极14的连接可靠性。
并且，在本实施方式所涉及的半导体装置的制造方法中，多个开口部15各自具有在无机绝缘层13的平面方向上闭合的开口形状。因此，对半导体装置1产生影响的因素难以浸入制造后的半导体装置1内的开口部15、即半导体装置1的内部。由此，能够降低外部环境对半导体装置1的影响，能够制作可靠性高的半导体装置。
并且，在本实施方式所涉及的半导体装置的制造方法中，多个开口部15各自的短边方向上的宽度或直径窄于电极14的短边方向上的宽度或直径。因此，能够减小形成于无机绝缘层13上的多个开口部15的面积，能够扩大在无机绝缘层13中用于与无机绝缘层23的接合的区域。由此，能够更可靠地接合第1集成电路元件10与第2集成电路元件20。
并且，在本实施方式所涉及的半导体装置的制造方法中，多个开口部15通过对第1集成电路元件10的无机绝缘层13进行干式蚀刻而形成。根据该方法，能够快速形成微细的开口部15。
并且，在本实施方式所涉及的半导体装置的制造方法中，构成无机绝缘层13及无机绝缘层23的无机绝缘材料为二氧化硅、氮化硅或氮氧化硅。由此，能够形成具有更微细的电极14及电极24的布线层，并且也能够形成更微细的开口部15等。
并且，在本实施方式所涉及的半导体装置的制造方法中，可以在无机绝缘层23的与电极24的配置部位不同的位置上设置有从接合面20a朝向第2半导体基板21凹陷的另外的多个开口部(多个第2开口部)。此时，在将第1集成电路元件10与第2集成电路元件20进行接合时，即使因加热而在第1集成电路元件10或第2集成电路元件20中积蓄了内部应力，该内部应力不仅会通过开口部15被释放，而且还会通过另一个开口部被释放。由此，根据该半导体装置的制造方法，能够进一步抑制因冷却而产生裂缝。
以上，对本发明的实施方式进行了详细地说明，但是本发明并不限定于上述实施方式。例如，在上述实施方式中，例示了将本发明应用于W2W(Wafer to Wafer：晶圆到晶圆)中的混合键合中的情况，但是也可以将本发明应用于C2C(Chip to Chip：芯片到芯片)或C2W(Chip to Wafer：芯片到晶圆)中。
符号说明
1-半导体装置，10-第1集成电路元件，10a-接合面(第1接合面)，11-第1半导体基板，11a-第1面，11b-第2面，12-第1布线层，13-无机绝缘层(第1绝缘层)，14-电极(第1电极)，15、15A～15C-开口部(第1开口部)，15a-侧面，15b-底面，20-第2集成电路元件，20a-接合面(第2接合面)，21-第2半导体基板，22-第2布线层，23-无机绝缘层(第2绝缘层)，24-电极(第2电极)。

Claims (15)

1.一种半导体装置的制造方法，其包括如下工序：
提供第1集成电路元件的工序，所述第1集成电路元件具备具有半导体元件的第1半导体基板和具有第1绝缘层及第1电极且设置于所述第1半导体基板的一面上的第1布线层；
提供第2集成电路元件的工序，所述第2集成电路元件具备具有半导体元件的第2半导体基板和具有第2绝缘层及第2电极且设置于所述第2半导体基板的一面上的第2布线层；
将所述第1集成电路元件的所述第1绝缘层与所述第2集成电路元件的所述第2绝缘层彼此接合的工序；及
将所述第1集成电路元件的所述第1电极与所述第2集成电路元件的所述第2电极彼此接合的工序，
所述第1绝缘层包含无机绝缘材料，
在所述第1绝缘层的与所述第1电极的配置部位不同的位置上设置有从与所述第2绝缘层接合的第1接合面朝向所述第1半导体基板凹陷的多个第1开口部，所述多个第1开口部不连续地包围所述第1电极。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述多个第1开口部以使所述第1电极不向所述多个第1开口部的各侧面露出的方式设置。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述多个第1开口部以使所述第1半导体基板不向所述多个第1开口部的各底面露出的方式设置。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其中，
所述多个第1开口部各自具有在所述第1绝缘层的平面方向上闭合的开口形状。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其中，
所述多个第1开口部各自的短边方向上的宽度或直径窄于所述第1电极的短边方向上的宽度或直径。
6.根据权利要求1至5中任一项所述的半导体装置的制造方法，其中，
所述多个第1开口部的合计面积相对于所述第1绝缘层的平面方向上的总面积的比率为65％以下。
7.根据权利要求1至6中任一项所述的半导体装置的制造方法，其中，
所述多个第1开口部通过对所述第1集成电路元件的所述第1绝缘层进行干式蚀刻而形成。
8.根据权利要求1至7中任一项所述的半导体装置的制造方法，其中，
所述第2绝缘层包含无机绝缘材料，
在所述第2绝缘层的与所述第2电极的配置部位不同的位置上设置有从与所述第1绝缘层接合的第2接合面朝向所述第2半导体基板凹陷的多个第2开口部，所述多个第2开口部不连续地包围所述第2电极。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，其中，
所述第1绝缘层及所述第2绝缘层的至少一个绝缘层中所包含的所述无机绝缘材料为二氧化硅、氮化硅或氮氧化硅。
10.一种半导体装置，其具备：
第1集成电路元件，具备具有半导体元件的第1半导体基板和具有第1绝缘层及第1电极且设置于所述第1半导体基板的一面上的第1布线层；及
第2集成电路元件，具备具有半导体元件的第2半导体基板和具有第2绝缘层及第2电极且设置于所述第2半导体基板的一面上的第2布线层，
所述第1集成电路元件的所述第1绝缘层与所述第2集成电路元件的所述第2绝缘层彼此接合，
所述第1集成电路元件的所述第1电极与所述第2集成电路元件的所述第2电极彼此接合，
所述第1绝缘层包含无机绝缘材料，
在所述第1绝缘层的与所述第1电极的配置部位不同的位置上设置有从与所述第2绝缘层接合的第1接合面朝向所述第1半导体基板凹陷的多个第1开口部，所述多个第1开口部不连续地包围所述第1电极。
11.一种集成电路元件，其用于与其他集成电路元件接合而制造半导体装置，其中，
所述集成电路元件具备：
半导体基板，具有第1面及第2面，并且在所述第1面上及内部的至少一者形成有半导体元件；及
布线层，设置于所述半导体基板的所述第2面上，
所述布线层具有：
无机绝缘层，设置于所述半导体基板的所述第2面上；及
电极，与所述半导体基板的所述半导体元件电连接，并且贯穿所述无机绝缘层而从所述无机绝缘层向外部露出，
在所述无机绝缘层的与所述电极的配置部位不同的位置上设置有朝向所述半导体基板凹陷的多个开口部，所述多个开口部不连续地包围所述电极。
12.一种集成电路元件的制造方法，所述集成电路元件用于与其他集成电路元件接合而制造半导体装置，其中，
所述制造方法包括如下工序：
提供半导体基板的工序，所述半导体基板具有第1面及第2面，并且在所述第1面上及内部的至少一者形成有半导体元件；及
在所述半导体基板的所述第2面上形成布线层的工序，
形成所述布线层的工序包括如下工序：
在所述半导体基板的所述第2面上形成无机绝缘层的工序；
形成贯穿所述无机绝缘层以与所述半导体元件电连接的电极的工序；及
在所述无机绝缘层中与所述电极的配置部位不同的位置上形成朝向所述半导体基板凹陷的、不连续地包围所述电极的多个开口部的工序。
13.根据权利要求12所述的集成电路元件的制造方法，其中，
在形成所述开口部的工序中，通过对所述无机绝缘层进行干式蚀刻而形成所述开口部。
14.根据权利要求12或13所述的集成电路元件的制造方法，其中，
在形成所述电极的工序之后进行形成所述开口部的工序。
15.根据权利要求12或13所述的集成电路元件的制造方法，其中，
在形成所述开口部的工序之后进行形成所述电极的工序。
CN202280022569.0A 2021-03-26 2022-03-23 半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法 Pending CN116998004A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2021/013032 2021-03-26
PCT/JP2021/013032 WO2022201530A1 (ja) 2021-03-26 2021-03-26 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
PCT/JP2022/013675 WO2022202929A1 (ja) 2021-03-26 2022-03-23 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法

Publications (1)

Publication Number Publication Date
CN116998004A true CN116998004A (zh) 2023-11-03

Family

ID=83395727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280022569.0A Pending CN116998004A (zh) 2021-03-26 2022-03-23 半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法

Country Status (5)

Country Link
US (1) US20240170475A1 (zh)
JP (1) JPWO2022202929A1 (zh)
KR (1) KR20230160811A (zh)
CN (1) CN116998004A (zh)
WO (2) WO2022201530A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3967438A4 (en) * 2019-05-08 2023-02-08 Tokyo Electron Limited CONNECTION DEVICE, CONNECTION SYSTEM AND CONNECTION METHOD
WO2020234850A1 (en) * 2019-05-22 2020-11-26 Vuereal Inc. An alignment process for the transfer setup

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5183708B2 (ja) 2010-09-21 2013-04-17 株式会社日立製作所 半導体装置およびその製造方法
JP6291822B2 (ja) * 2012-12-25 2018-03-14 株式会社ニコン 基板および基板接合方法
US9443796B2 (en) * 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
JP2016181531A (ja) * 2015-03-23 2016-10-13 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
US20200075533A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes

Also Published As

Publication number Publication date
KR20230160811A (ko) 2023-11-24
WO2022201530A1 (ja) 2022-09-29
JPWO2022202929A1 (zh) 2022-09-29
WO2022202929A1 (ja) 2022-09-29
US20240170475A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US9059167B2 (en) Structure and method for making crack stop for 3D integrated circuits
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
US8283207B2 (en) Methods for forming through-substrate conductor filled vias, and electronic assemblies formed using such methods
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
US7795137B2 (en) Manufacturing method of semiconductor device
US8411459B2 (en) Interposer-on-glass package structures
US8034713B2 (en) Method for stacking and interconnecting integrated circuits
KR100656218B1 (ko) 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템
KR20040028566A (ko) 반도체 장치 및 그 제조 방법
JP2008305897A (ja) 半導体装置およびその製造方法
JP2007059769A (ja) 半導体装置の製造方法、半導体装置およびウエハ
JPH09507612A (ja) 三次元回路装置の製造方法
US7948088B2 (en) Semiconductor device
CN116998004A (zh) 半导体装置的制造方法、半导体装置、集成电路元件及集成电路元件的制造方法
US7786562B2 (en) Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
US9082833B1 (en) Through via recessed reveal structure and method
US9502347B2 (en) Microelectronic assemblies formed using metal silicide, and methods of fabrication
US20170301651A1 (en) Wafer level system in package (sip) using a reconstituted wafer and method of making
WO2022203020A1 (ja) 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
CN114220745A (zh) 一种背对面的晶圆级混合键合三维堆叠方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination