JP6291822B2 - 基板および基板接合方法 - Google Patents

基板および基板接合方法 Download PDF

Info

Publication number
JP6291822B2
JP6291822B2 JP2013255156A JP2013255156A JP6291822B2 JP 6291822 B2 JP6291822 B2 JP 6291822B2 JP 2013255156 A JP2013255156 A JP 2013255156A JP 2013255156 A JP2013255156 A JP 2013255156A JP 6291822 B2 JP6291822 B2 JP 6291822B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
cavity
processing
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013255156A
Other languages
English (en)
Other versions
JP2014143399A (ja
JP2014143399A5 (ja
Inventor
菅谷 功
功 菅谷
史郎 綱井
史郎 綱井
岡田 政志
政志 岡田
創 三ッ石
創 三ッ石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2013255156A priority Critical patent/JP6291822B2/ja
Publication of JP2014143399A publication Critical patent/JP2014143399A/ja
Publication of JP2014143399A5 publication Critical patent/JP2014143399A5/ja
Application granted granted Critical
Publication of JP6291822B2 publication Critical patent/JP6291822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、基板および基板接合方法に関する。
表面を活性化した基板を重ねて積層基板を製造する方法がある(特許文献1参照)。
[特許文献1] 特表2006−517344号公報
積層基板の基板間に空気等を噛み込むと、積層により密着した基板間で空洞が面方向に拡がり、接合不良および導通不良の原因のひとつになる。また、積層基板の製造当初は不良に至らなくても、デバイス駆動時の発熱により膨張した積層基板内の空気が基板を変形させて、歪みによる回路素子の特性変動または破壊を生じる場合がある。
本発明の第一態様においては、表面において活性化された絶縁領域を、他の基板の表面において活性化された絶縁領域に接触させることにより他の基板に接合される基板であって、絶縁領域の表面に連通する空間を形成する空洞部を有する基板が提供される。
本発明の第二態様においては、基板の絶縁領域の表面に、表面に連通する空間を形成する空洞部を形成する段階と、絶縁領域の表面を活性化する段階と、活性化された絶縁領域を、他の基板の表面において活性化された絶縁領域に接触させて、基板および他の基板を接合する段階とを備える基板接合方法が提供される。
上記した発明の概要は、本発明の必要な特徴の全てを列挙したものではない。これら特徴群のサブコンビネーションも発明となり得る。
受光基板100の断面図である。 処理基板200の断面図である。 積層基板300の断面図である。 積層半導体装置400の断面図である。 積層基板300の製造過程を示す断面図である。 積層基板300の製造過程を示す断面図である。 処理基板200の平面図である。 積層基板300の製造過程を示す断面図である。 積層基板300の断面図である。 積層基板300の断面図である。 積層基板301の断面図である。 積層基板301の水平断面図である。 積層基板302の製造過程を示す断面図である。 積層基板302の断面図である。 他の積層基板の製造過程を示す断面図である。 他の積層基板303の断面図である。 他の処理基板204を示す模式的断面図である。 他の処理基板205を示す模式的断面図である。 他の処理基板206を示す模式的断面図である。 他の処理基板207を示す模式的断面図である。 他の処理基板208を示す模式的斜視図である。 他の処理基板209を示す模式的斜視図である。 基板501を示す模式的断面図である。 他の基板502を示す模式的断面図である。 他の積層基板304の断面図である。 積層基板300等の他の接合手順を示す流れ図である。 他の積層基板305の断面図である。 他の積層基板306の断面図である。 他の積層基板307の断面図である。 接合面159、259の平面図である。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、積層半導体装置400の一部をなす受光基板100の断面図である。受光基板100は、支持基板110、半導体ウェル130および多層配線層150を備える。
支持基板110は、受光基板100の製造プロセスに耐える機械的強度を担う厚さを有する。支持基板110の一面には、絶縁層120を介して半導体ウェル130が配される。半導体ウェル130には、支持基板110の面方向に配列された複数のフォトダイオード132が配される。また、半導体ウェル130には、隣接して形成されたゲート電極140等により複数の電界効果トランジスタが形成される。
多層配線層150は、半導体ウェル130の表面に交互に積層された層間絶縁材152および配線材154により形成される。配線材154としては、チタン、タングステン等の金属材料を使用できる。層間絶縁材152は、珪素酸化物等により形成できる。
フォトダイオード132および電界効果トランジスタは、多層配線層150により相互に接続されて受光回路111を形成する。多層配線層150における配線材154の一端は、支持基板110と反対側の一面において外部に露出した接続パッド160に電気的に接続される。即ち、図中上面に当たる受光基板100の表面158には、絶縁体である層間絶縁材152に分離された複数の接続パッド160が露出している。
受光回路111においては、フォトダイオード132の各々が画素に対応し、電界効果トランジスタが画素毎にリセット、選択および増幅を担う。フォトダイオード132が入射光を受けて蓄積した電荷は、電界効果トランジスタによるソースフォロワを通じて電圧信号として接続パッド160から外部に出力される。
図2は、積層半導体装置400の一部をなす処理基板200の断面図である。処理基板200は、支持基板210、半導体ウェル230および多層配線層250を備える。
支持基板210は、処理基板200の製造プロセスに耐える機械的強度を担う厚さを有する。支持基板210の一面には、半導体ウェル230が配される。半導体ウェル230には、半導体ウェル230に隣接して形成されたゲート電極240等により複数の電界効果トランジスタが作り込まれている。
多層配線層250は、半導体ウェル230の表面に交互に積層された層間絶縁材252および配線材254により形成される。複数の電界効果トランジスタは、多層配線層250により相互に接続されて処理回路211を形成する。
また、多層配線層250における配線材254の一端は、支持基板210と反対側の一面において外部に露出した接続パッド260に電気的に接続される。即ち、図中上面に当たる処理基板200の表面258には、絶縁体である層間絶縁材252に分離された複数の接続パッド260が露出している。
処理基板200の接続パッド260は、受光基板100と積層された場合に、受光基板100の接続パッド160に接続される。これにより、処理回路211が、受光基板100の受光回路111の出力信号を処理する。処理回路211においては、アナログ/デジタル変換、ノイズ抑圧、ファイル生成等の処理が実行される。
更に、処理基板200は、支持基板210に嵌入した貫通電極256を有する。貫通電極256の一端は、多層配線層250の配線材254に電気的に接続される。貫通電極256の他端は、図示の段階では、支持基板210の内部に埋没している。
図3は、イメージセンサとして用い得る積層半導体装置400を製造する過程で形成される積層基板300の断面図である。積層基板300において、受光基板100は、図1に示した状態に対して表裏が反転されて処理基板200に積層される。積層基板300においては、受光基板100の接続パッド160と、処理基板200の接続パッド260とが互いに当接して電気的に接続される。
受光基板100および処理基板200を積層する場合は、それぞれの基板において予め定めた数箇所の位置合わせ指標の位置ずれに基づいて、受光基板100および処理基板200が位置合わせされる。位置合わせにおいては、例えば、全体の位置ずれが最小になる位置を算出するグローバルアライメント法により、積層基板300の歩留りを向上させることができる。更に、位置合わせ指標の位置に基づいて、オフセット補正、回転補正、直交度補正、スケーリング補正等を加えて、位置合わせ精度をより向上させることもできる。
位置合わせの指標としては、接続パッド160、260そのものを利用してもよいし、受光基板100および処理基板200に形成された配線、基板等を利用してもよい。更に、位置合わせに利用する目的で受光基板100および処理基板200に設けたアライメントマークを利用してもよい。
図4は、積層基板300を更に加工して作製された積層半導体装置400の断面図である。積層半導体装置400において、処理基板200の支持基板210は薄化され、図中下面に露出した貫通電極256の下端に、バンプ220が設けられる。これにより、積層半導体装置400は、他の基板、リードフレーム等に電気的に接続できる。
また、積層半導体装置400において、受光基板100の支持基板110は除去され、露出した絶縁層120に、遮光層170、平坦化層172、有機平坦化層174、182、オンチップカラーフィルタ180およびオンチップレンズ190等が順次積層される。
これにより、受光基板100のフォトダイオード132は、オンチップレンズ190およびオンチップカラーフィルタ180を通じて入射した光を、多層配線層150を通すことなく受光する。このように、積層半導体装置400は、裏面照射型イメージセンサを形成する。
積層半導体装置400において、受光基板100および処理基板200は、接続パッド160、260を通じて電気的に結合されている。よって、受光基板100においてフォトダイオード132への入射光により発生した電荷は、電圧信号として処理基板200側の処理回路211に受け渡され、更に、デジタル変換等の処理を経て、バンプ220から外部に出力される。
なお、受光基板100および処理基板200のそれぞれは、図1または図2に示した構造をそれぞれの面方向に繰り返し有する。よって、受光基板100および処理基板200を積層することにより、多数の積層半導体装置400が一括して製造される。
よって、積層基板300は、ダイシングにより切り分けられて多数のダイとなる。こうして得られたダイのそれぞれは、受光基板100および処理基板200を積層して製造したことにより、高い歩留りと高い集積密度とを有する。
図5から図10は、積層基板300の製造過程を、受光基板100および処理基板200の接合段階に注目して詳細に示す模式的断面図である。図中においては、受光基板100および処理基板200を単純化して、絶縁物である層間絶縁材152、252と導体である接続パッド160、260とにより示している。また、特に断らない限り、受光基板100および処理基板200は大気環境において接合する。
図5に示すように、積層基板300の製造では、受光基板100において層間絶縁材152の中に接続パッド160が露出した面と、処理基板200において層間絶縁材252の中に接続パッド260が露出した面とが接合される。続いて説明するように、受光基板100および処理基板200の接合においては、まず層間絶縁材152、252が相互に接合され、続いて接続パッド160、260が相互に接合される。
受光基板100および処理基板200の接合においては、まず、図6に示すように、処理基板200に陥没部257が形成される。陥没部257は、接続パッド260に隣接した領域において、層間絶縁材252をエッチングすることにより形成される。
形成された陥没部257は、処理基板200の表面258に向かって開口する。また、形成された陥没部257は、図7に示すように、接続パッド260に隣接し、且つ、接続パッド260を包囲する。これにより、処理基板200の表面258に連通する空洞部が処理基板200内部に形成される。
次に、図8に示すように、受光基板100および処理基板200の表面158、258を平滑化して、層間絶縁材152、252の表面に、接合面159、259を形成する。接合面159、259は、研磨によっても平滑化できるが、研磨に先立ってエッチングも併用してもよい。接合面159、259は、それぞれ1nm未満まで平滑化することが好ましい。平滑化された受光基板100および処理基板200は、研磨に伴って生じた残留物を洗浄により除去した後乾燥される。
なお、接合面159、259を研磨する場合、接合面159、259を形成する層間絶縁材152、252と、接続パッド160、260を形成する金属等との物性の相違により、接続パッド160、260の研磨量が、層間絶縁材152、252よりも多くなるので、接続パッド160、260の先端は、接合面159、259から、層間絶縁材152、252の内部に沈み込んでいる。
また、金属製の接続パッド160、260は、研磨される場合の圧力により不可避に弾性変形する。このため、研磨後の接続パッド160、260の先端表面は平坦ではなく、中央が窪んだ形状になる。
次に、受光基板100および処理基板200の接合面159、259を活性化処理する。接合面159、259は、例えば、反応性イオンエッチング、誘導結合プラズマ等により接合面159、259の表面を処理して活性化できる。更に、活性化処理された接合面159、259を、NHOH、NHF、HF等の溶液に短時間浸漬する処理をしてもよい。
こうして、絶縁体である層間絶縁材152、252の表面に形成された接合面159、259を活性化された受光基板100および処理基板200は、対向して接近させることにより、図9に示すように、自ずから吸着して接合され、積層基板300を形成する。更に、受光基板100および処理基板200が相互に吸着した状態で24時間程度静置することにより、受光基板100および処理基板200の接合強度は、支持基板110、210の化学機械研磨等の処理に耐え得るものとなる。
なお、処理基板200の層間絶縁材252に形成された陥没部257は、接合面259にも隣接している。よって、上記の接合処理において接合面159、259に挟まれた気泡は、相互に吸着し合う接合面159、259により、陥没部257に押し込まれる。よって、密着した接合面159、259の間に薄く拡がるボイドの発生が防止される。
なお、図9に示した段階では、接合面159、259から沈み込んだ接続パッド160、260の間には間隙が残る。また、既に説明した通り、接続パッド160、260の先端表面は中央が窪んだ形状を有するので、接続パッド160、260相互の間隙は、中央においてより広い。このため、受光基板100と処理基板200との間に、十分な電気的接続はまだ形成されていない。
そこで、積層基板300をリフロー処理することにより、図10に示すように、接続パッド160、260が一体化され、接続部360が形成される。ここで、接続パッド160、260を、インジウム、錫−銀合金のように低温で溶融する材料で形成することにより、200度以下の低い温度で積層基板300をリフロー処理できる。
また、既に説明したように、接続パッド160、260の周囲には、陥没部257が隣接して配されている。よって、接続パッド160、260がリフローにより溶融して表面張力により凝縮した場合、接続パッド160、260の窪みに残っていた空気は、陥没部257に移る。これにより、リフロー処理された接続パッド160、260は、ボイドの無い緻密な接続部360を形成する。
なお、上記のような機能に鑑みて、陥没部257は、接続部360を形成する接続パッド160、260に隣接していれば、受光基板100に形成されていてもよい。更に、陥没部257は、受光基板と処理基板200の両方に形成されていてもよい。
また、陥没部257は、接続部360を形成する接続パッド160、260に隣接していれば、完全な環状でなくてもよい。また、陥没部257の深さも、予想される空気の収容量により適宜選択することができる。
このように、表面258に陥没部257を設けた処理基板200を接合して積層基板300を作製することにより、接合面159、259および接続パッド160、260の間に挟まれた空気によるボイドが面方向に拡大することを防止できる。これにより、強度の高い接合と、電気特性の良好な接続部360を形成できる。また、作業性が低く、製造コストおよびスループットに影響を及ぼす真空環境での接合作業が不要になるので、積層半導体装置400の生産性向上にも寄与する。
なお、陥没部257は、受光基板100の側に設けてもよい。また、陥没部257を、受光基板100と処理基板200との両方に設けてもよい。
図11は、他の積層基板301の製造過程を説明する断面図である。積層基板301は、受光基板100の側にも陥没溝157が形成されている点において、図10までに説明した積層基板300と異なる。これにより、受光基板100の内部には、表面158に連通する空洞部が形成される。その余の部分は、積層基板300と共通なので、重複する説明は省く。
図12は、積層基板301の水平断面図であり、受光基板100と処理基板200との接合面において積層基板301を切った断面を示す。積層基板301において受光基板100に形成された陥没溝157は、接続部360の周囲に形成された陥没部257を相互に連通させる。また、一部の陥没溝157は、積層基板301の側方端面において外部に連通する。これにより、受光基板100と処理基板200とを接合する場合に大量の空気を噛み込んだとしても、陥没溝157を通じて外部に排出する。
このように、陥没溝157を有する受光基板100と陥没部257を有する処理基板200とを接合して積層基板301を作製することにより、陥没部257の内圧が上昇して接合面159、259の自己的な吸着を妨げることが防止される。なお、陥没溝157を処理基板200に設け、陥没部257を受光基板100に設けてもよい。
図13は、また他の積層基板302の製造過程を示す断面図である。積層基板301を形成する処理基板201においては、接続パッド260の略中央に縦穴261が形成されている。これにより、処理基板200には表面258に連通する空洞部が形成される。
一方、処理基板201においては、接続パッド260周囲の陥没部257が除かれている。これらの点において、積層基板300、301の処理基板200と異なる。その余の部分は処理基板200と共通なので重複する説明は省く。
上記のような縦穴261は、接続パッド260の中央をエッチングすることにより形成できる。また、縦穴261は、接続パッド260を厚さ方向に貫通してもよい。これにより、縦穴261は、接続パッド260に対して隣接して配されることになる。
図14は、図13に示した受光基板100および処理基板201を接合して形成された積層基板302の断面図である。なお、図13に示した状態から、図14に示した状態までの間は、図6から図9までを参照して説明した段階と同じ処理が実行されるので、重複する説明を省く。
処理基板201においては、縦穴261が接続パッド260の中央付近に形成されている。よって、受光基板100および処理基板201を接合して形成された積層基板302をリフロー処理した場合、接続パッド160、260の先端付近に挟まれた空気は、縦穴261に取り込まれる。このように、縦穴261を有する処理基板201を接合して積層基板302を作製することにより、接続パッド160、260の間でボイドが面方向に拡がることが防止され、受光基板100および処理基板201の間に良好な電気的接合が形成される。
なお、縦穴261は、受光基板100および処理基板201の層間絶縁材152、252の間に噛み込まれた空気にもある程度連通する。しかしながら、図12までに示した陥没溝157および陥没部257を併用して、受光基板100および処理基板200に挟まれた空気をより効率よく収容してもよい。
また、上記の例では、縦穴261を処理基板201の接続パッド260に形成した。しかしながら、受光基板100の接続パッド160に縦穴261を形成しても、上記の例と同様にボイドの拡大を抑制することができる。更に、受光基板100の接続パッド160と、処理基板201の接続パッド260の両方に縦穴261を形成してもよい。
図15は、また他の積層基板を形成する処理基板202の断面図である。図15に示す処理基板202は、複数の開口穴255を有する多孔質体により表面258が形成されている。これにより、処理基板202には、表面258に連通する複数の空洞部が形成される。開口穴255の一部は、接続パッド260に隣接して配され、他の一部は、接合面259を形成する層間絶縁材252の表面に点在する。
これにより、処理基板202を他に基板に接合する場合の接合面の面積が僅かに減少するが、受光基板100と処理基板202とを接合する場合に空気を噛み込んでも、接合面においてボイドが面方向に拡がることが防止される。よって、層間絶縁材152、252と接続パッド160、260とを良好に接合することができる。
なお、上記の処理基板202に積層する受光基板100の表面を、複数の開口穴255を有する多孔質体により形成してもよい。また、上記の形態においても、開口穴255を有する多孔質体と、図10までに示した陥没溝157、陥没部257、縦穴261等を組み合わせてもよい。
図16は、また他の積層基板303の製造過程を示す断面図である。図示の積層基板303は、図11および図12に示した積層基板301に加えて、受光基板101に形成された嵌合穴153と、処理基板203に形成された嵌合突起253とを備える。これにより、受光基板101と処理基板203とを接合する場合は、嵌合穴153と嵌合突起253とを嵌合させることにより、位置合わせの段階を省くことができる。なお、受光基板101と処理基板203とが相補的な形状の部分を有していれば、嵌合穴153および嵌合突起253の他の部分の形状および数に制限はない。
図17は、積層基板を形成し得る他の処理基板204の模式的断面図である。図17に示す処理基板204は、接続パッド260と共に、接続パッド260を充填することなく形成された陥没部551を表面258に有する。陥没部551は、例えば、接続パッド260を形成した後に、改めて層間絶縁材252をフォトリソグラフィにより加工して形成できる。
処理基板204の陥没部551は、接続パッド260の先端に形成された凹部に比較して、より大きな容量を有する。よって、処理基板204を受光基板100に接合する場合に基板間に残された空気が陥没部551に収容される。これにより、接合後の積層基板の温度が上昇しても、膨張した空気による内圧の上昇が抑制される。よって、積層基板内に残された空気による積層基板の歪みも低減される。
なお、図示のように接続パッド260と同じ形状を有する陥没部551は、接続パッド260を形成する場合に用いるレジスト材、エッチャント等をそのまま利用して形成できる。また、陥没部551の形状を様々に変形し得ることはいうまでもない。陥没部551の形状は、複数の接続パッド260を連通させる溝であってもよいし、処理基板204の側周面まで連通して内部の空気を外部に逃がす溝でもよい。
更に、陥没部551は、図16までに例示した陥没溝157、開口穴255、嵌合穴153、嵌合突起253等と同様の形状を有してもよい。更に、図示の陥没部551と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を組み合わせてもよい。
また、陥没部551の配置も、処理基板204に形成された素子、配線等と干渉しない範囲で様々に変更し得る。更に、処理基板204に複数の陥没部551を設ける場合は、互いに同じ大きさでもよいし、個々に異なる形状および大きさを有してもよい。また更に、受光基板100側にも陥没部551を設けてもよい。
図18は、積層基板を形成し得る他の処理基板205の模式的断面図である。図18は、処理基板205におけるひとつの接続パッド260に着目して、他の図よりも拡大して描かれている。
処理基板205は、接続パッド260に隣接して形成された空洞部552を有する。空洞部552は、接続パッド260に沿って処理基板206の表面258に連通するが、空洞部552自体の端部は、処理基板205の表面258に開口しておらず、層間絶縁材252の内部に開口する。これにより、処理基板205における受光基板100に対する接合面積を減少させることなく、積層基板内に残る空気を収容する空洞部552を形成できる。
上記のような空洞部552は、層間絶縁材252の表面258をレジスト等により保護した状態で、層間絶縁材252を選択的にエッチングするエッチャントを用いて層間絶縁材252を加工することにより形成できる。空洞部552の形状および配置が図示の例に限定されないことは、図17について説明した場合と同様である。
図19は、積層基板を形成し得る他の処理基板206の模式的断面図である。処理基板206においては、貫通電極262の一端が、処理基板206を接合する場合の接続パッドを形成する。
貫通電極262は、処理基板206の面方向については図17に示した処理基板204の接続パッド260と同じレイアウトを有する。しかしながら、貫通電極262は、例えば層間絶縁材252を厚さ方向に貫通する。また、貫通電極262は、支持基板210まで貫通して、処理基板206の裏面まで抜けている場合もある。
処理基板206は、縦穴553を更に備える。縦穴553は、処理基板206の厚さ方向に、貫通電極262の各々に沿って形成される。このような縦穴553は、例えば、貫通電極262を形成した後に、改めて層間絶縁材252等をフォトリソグラフィにより加工して形成できる。図19の例では、縦穴553が貫通電極262に近接して形成されているが、複数の縦穴553を貫通電極262の周囲を取り囲むように形成したり、複数の貫通電極262の間に所定の間隔をおいて複数の縦穴553を形成したり、スクライブライン上等の回路への影響が少ない位置に形成したりしてもよい。
図20は、積層基板を形成し得る他の処理基板207の模式的断面図である。処理基板207は、図19に示した処理基板206と同様に貫通電極262を備え、更に、貫通電極262の内部を長手方向に貫通する縦穴263を有する。
このような縦穴263は、例えば、貫通電極262を形成する導電材料を埋め込む場合に、ビアが埋まり切る前に導電材料の堆積を停止すれば、貫通電極262の形成と同時に形成できる。また、図4に示したように、支持基板210を薄化した場合は、縦穴263を処理基板207の裏面まで貫通させることができる。
これら図19および図20に示した処理基板206、207に形成された縦穴553、263は、図10等に示した陥没部257等に比較すると容量が大きい。よって、処理基板206、207を受光基板100に接合し、接合後の温度変化で縦穴553、263に収容された空気が膨張しても、積層基板を歪ませる応力が緩和される。
また、縦穴553、263を処理基板206、207の裏面まで貫通させた場合は、処理基板206、207を接合する場合に基板間に挟まれた空気を、積層基板の外部まで排出できる。よって、処理基板206、207を受光基板100に密着させることができると共に、接合後の空気の熱膨張が積層基板を歪ませることを防止できる。
図21は、積層基板を形成し得る他の処理基板208の模式的斜視図である。図21は、1枚のウエハに複数の処理回路211が形成されている様子を示す。
処理基板208を、複数の受光回路111が形成されたウエハと接合することにより、複数の積層半導体装置400を一括して製造できる。接合により形成された複数の積層半導体装置400は、処理基板208において処理回路211相互の間に形成されたスクライブライン上を切断することにより、個別のダイに切り分けられる。
なお、図20は模式図であり、半導体装置の製造においては、一枚のウエハに多数の処理回路211が形成される。また、処理回路211は、ダイシングで切り分けられた個々のダイの形状が互いに等しい矩形になるようにウエハ上に配置される。
図示の処理基板208は、スクライブラインに沿って形成された陥没溝554を更に有する。陥没溝554は、例えば、ダイシング加工を部分的実行すること、即ち、処理基板207を浅く切削することにより形成できる。また、フォトリソグラフィにより、スクライブラインに沿って処理基板208の表面558をエッチングしてもよい。
陥没溝554は、複数の処理回路211の個々の間隙を通過して、処理基板207の縁部まで連通する。よって、処理基板207を受光基板100に接合する場合は、基板間に挟まれた空気が、陥没溝554を通じて積層基板の外部に排出される。
なお、図中に点線で示すように、処理回路211の各々から陥没溝554に連通する細溝555を更に形成しておいてもよい。これにより、処理回路211が形成された領域に挟まれた空気を陥没溝554に誘導して、処理回路211を受光回路111に密着させることができる。
また、スクライブライン上に形成された陥没溝554は、積層基板のダイシングに伴って消滅する。よって、陥没溝554により、処理基板208の実効的な接合面積が減少することはない。陥没溝554の形状、配置等は様々に変更できる。更に、先に例示した陥没部257、陥没溝157、縦穴261、開口穴255、嵌合穴153および嵌合突起253のいずれかまたは全部を、陥没溝554に組み合わせて形成してもよい。
図22は、積層基板を形成し得る他の処理基板209の模式的斜視図である。処理基板209は、スクライブライン上に形成された複数の貫通穴556を有する。貫通穴556の各々は、処理基板209を厚さ方向に貫通して、処理基板209の裏面に至る。これにより、処理基板209を受光基板100に接合した場合に、基板間に挟まれた空気を、貫通穴556を通じて積層基板の外部に排除できる。
また、スクライブライン上に形成された貫通穴556は、積層基板のダイシングに伴って消滅する。よって、貫通穴556を設けることにより、処理基板209の実効的な接合面積が減少することはない。貫通穴556の形状、配置等は様々に変更できる。更に、先に例示した陥没部257、陥没溝157、554、縦穴261、開口穴255、嵌合穴153および嵌合突起253のいずれかまたは全部を、貫通穴556に組み合わせて形成してもよい。
図23は、他の基板500と接合することにより積層基板を形成し得る基板501の模式的断面図である。基板501は、表面に開口する複数の開口穴557を有し、表面558に多孔質体の層が形成されている。
ここまでに説明した受光基板100、101および処理基板201〜209は、それぞれ、接合面の表面158、258に、接続パッド160、260または貫通電極262を備えていた。これに対して、基板501は、接続パッド160、260および貫通電極262を有していない。
しかしながら、接続パッド160、260および貫通電極262を有していない基板501においても、基板の表面558に連通する空洞部を形成した後に接合することにより、ボイドの面方向の拡大を防止し、積層基板内に残留する空気の影響を抑制できる。
基板501の場合は、表面558に多数の開口穴557を有する多孔質体が形成されている。これにより、基板501は、他の基板500に接合して積層基板にする場合、基板間に挟まった空気を開口穴557に収容して、連続して拡がるボイドの形成を防止できる。また、積層基板の温度が上昇した場合に、積層基板内に残る空気の圧力が開口穴557内に分散され、積層基板を歪める圧力の上昇が抑制される。
なお、基板501において、開口穴557を、陥没部257、551、陥没溝157、嵌合穴153、嵌合突起253等に変形してもよい。また、図示の開口穴557と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等とを組み合わせて同時に形成してもよい。更に、基板501に貼り合わせる他の基板500にも陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を形成して空洞部を設けてもよい。
図24は、積層基板を形成し得る基板502の模式的斜視図である。基板502も、基板501と同様に、接続パッド160、260および貫通電極262の無い表面558において他の基板500に接合されて積層基板を形成する。
基板502は、図21に示した処理基板208と同じレイアウトを有する格子状の陥没溝554を表面558に有する。陥没溝554は、ダイシングと同じ加工により形成してもよいし、エッチングにより形成してもよい。陥没溝554は、基板502の縁部まで連通する。
よって、基板500と接合すことにより、基板間に挟まれた空気が陥没溝554を通じて排出される。また、陥没溝554を、基板502自体のスクライブラインか、接合する他の基板500のスクライブラインに合わせて配置することにより、ダイシングにより陥没溝554を除去できる。よって、陥没溝554を設けることにより、基板502の実効的な接合面積が減少することはない。
基板502においても、陥没溝554を、陥没部257、551、陥没溝157、嵌合穴153、嵌合突起253等に変形してもよい。また、図示の陥没溝554と、これら陥没溝157、開口穴255、嵌合穴153、嵌合突起253等とを組み合わせて同時に形成してもよい。更に、基板502に貼り合わせる他の基板500にも陥没溝157、開口穴255、嵌合穴153、嵌合突起253等を形成して空洞部を設けてもよい。
図25は、他の積層基板304の断面図である。積層基板304は、次に説明する部分を除くと、図5から図10に示した積層基板300と同じ構造を有する。よって、共通の要素には同じ参照番号を付して重複する説明を省く。
積層基板304は、接続部360の周囲に陥没部257を有する点では積層基板300と共通する。ただし、接続部360に点線Aで境界を示すように、積層基板304においては、受光基板100側の接続パッド160の周囲にも陥没部257が形成されている。よって、積層基板304においては、積層基板304の厚さ方向について、陥没部257の寸法が大きい。
これにより、周囲の層間絶縁材152、252よりも熱膨張率が高い接続部360が温度変化により膨張した場合に、受光基板100と処理基板200との接合部に作用する力が緩和される。即ち、接続部360の熱膨張により生じた応力は、陥没部257を越えた後に接合部に作用する。よって、この間の層間絶縁材152、252の変形により、受光基板100および処理基板200の接合を引き剥がそうとする力が緩和される。これにより、積層基板304の温度変化に対する安定性が向上される。
なお、上記のような剥離防止の作用は、陥没部257の幅を増すことにより効果が増す。一方、図5〜10に示したように、受光基板100および処理基板200のいずれか一方に陥没部257を設けた場合であっても、同様の効果は得られる。なお、接続パッド160、260により形成された接続部360について説明したが、積層基板304の接合面に存在して、層間絶縁材152、252と熱膨張率が異なる他の要素、例えば、貫通電極等の周囲に陥没部257を設けても、同様に剥離を防止できる。
図26は、積層基板300等を作製する手順のひとつを示す流れ図である。まず、シリコンウエハ等の基板材料に半導体素子を形成して、受光基板100、処理基板200等を作製する(ステップS101)。
次に、受光基板100および処理基板200の各々において接続パッド160、260となる導通領域を形成する(ステップS102)。導通領域の各々は、受光基板100および処理基板200の各々における接合面159、259の表面に端面が露出するように形成される。
次に、受光基板100および処理基板200の各々の層間絶縁材152、252に、上記導通領域に隣接した陥没部175、257を形成する(ステップS103)。また、このステップにおいては、陥没部175、257を受光基板100および処理基板200の周縁部に連通させる陥没溝157、細溝555等を併せて形成される。
次に、接合面159、259を活性化させた上で、受光基板100および処理基板200を重ね合わせる(ステップS104)。ここで、受光基板100および処理基板200の間で接続される導通領域の間に挟まれた気体は、導通領域に隣接する陥没部175、257に押し出される。
更に、受光基板100および処理基板200の間に残る気体を、陥没部175、257、陥没溝157、細溝555等を通じて脱気する(ステップS105)。受光基板100および処理基板200の間は、例えば、ステップS104における重ね合わせを、減圧環境または真空環境において実行することにより、陥没部175、257、陥没溝157、細溝555等を通じて脱気できる。
また、ステップS104における重ね合わせを大気または不活性ガス雰囲気中、で実行した上で加熱することにより、重ね合わせた受光基板100および処理基板200の間を脱気することもできる。なお、加熱により、接合面159、259の露出した金属、酸化物等から水分が析出する場合があるので、真空中で重ね合わせた受光基板100および処理基板200に対しても、加熱による脱気をすることが好ましい。
こうして重ね合わされた上で(ステップS104)脱気された受光基板100および処理基板200は、接続パッド160、260が融合して接続部360となる温度まで加熱されて、接続部が形成される(ステップS106)。これら一連の手順により、受光基板100および処理基板200の間の気体を除去した後に接続部を形成するので、気泡を含まない緻密な接続部360を形成できる。
また、接続部360および層間絶縁材152、252における接着強度も高くなる。更に、ステップS105において、加熱により水蒸気を脱気することにより、金属を含む接続部360の酸化も防止できる。
なお、積層する基板の少なくとも一方に、他の回路に接続されていない独立した導通領域と、当該独立導通領域に隣接した陥没部等を設けてもよい。これにより、加熱した場合に受光基板100および処理基板200の間に生じる水蒸気等を、当該独立導通領域に吸収させて、接続部360を形成する接続パッド160、260が酸化されることを防止できる。
また、接続部360の周囲には陥没部等を形成することなく、前記独立導通領域の周囲のみに陥没部等を形成してもよい。この場合、接続パッド160、260の間の気体は陥没溝554等により前記独立導通領域の周囲の陥没部に流入させることができる。また、この場合、受光基板100および処理基板200を例えば大気中で重ね合わせたときに接続部360の周囲に気体が溜まる場所がないため、その溜まった気体による接続部360の酸化を防止することができる。
図27は、他の積層基板305の断面図である。積層基板305は、次に説明する部分を除くと、図25に示した積層基板304と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。
積層基板305を形成する受光基板100および処理基板200は、接続部360を形成する接続パッド160、260と、層間絶縁材152、252との間に形成されたバリア層164、264を有する。バリア層164、264は、接続パッド160、260を形成する銅等の金属が、受光基板100または処理基板200の内部に拡散することを阻止する目的で設けられている。
積層基板305においては、陥没部257の内部において、バリア層164、264の少なくとも一部が取り除かれている。これにより、積層基板305においては、接続部360が、バリア層164、264に遮られることなく陥没部257の内部に露出する。よって、接続部360を形成する前の段階において、接続パッド160、260の間の気体を、バリア層164、264に妨げられることなく陥没部257に押し出すことができる。これにより、積層基板305は、ボイドの無い緻密な接続部360を有する。
なお、接続部360と陥没部257の空洞とが連通していれば、バリア層164、264は、接続部360の全周にわたって除去しなくてもよい。また、図示の例では、処理基板200側に陥没部257を設けているが、受光基板100側に設けてもよいし、受光基板100および処理基板200の両方に設けてもよい。
図28は、他の積層基板306の断面図である。積層基板306は、次に説明する部分を除くと、図25に示した積層基板304と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。
積層基板306を形成する受光基板100および処理基板200は、接続部360を形成する接続パッド160、260の間隔が異なる。このため、図中右側の接続部363においては、受光基板100側の部分と、処理基板200側の部分との間に、図中水平方向のずれWd1を生じている。
しかしながら、積層基板306においては、陥没部257が、ずれWd1よりも大きな幅Wt1を有するので、接続パッド160、260と層間絶縁材152、252との境界はそれぞれ、陥没部257の内部に露出する。これにより、積層基板306においては、接続部360を形成する前の段階において、接続パッド160、260の間の気体を陥没部257に押し出すことができる。よって、積層基板306は、ボイドの無い緻密な接続部360を有する。
図29は、他の積層基板307の断面図である。積層基板307は、次に説明する部分を除くと、図28に示した積層基板306と同じ構造を有する。共通の要素には同じ参照番号を付して重複する説明を省く。
積層基板307を形成する受光基板100および処理基板200においては、接続部360を形成する接続パッド160、260の位置が、積層基板307の面方向に全体にずれWd2を生じている。これに対して、陥没部175、257は、ずれWd2よりも広い幅Wt2を有する。これにより、積層基板307においては、接続部360を形成する前の段階において、接続パッド160、260の間の気体を陥没部175、257に押し出すことができる。よって、積層基板307は、ボイドの無い緻密な接続部360を有する。
ただし、陥没部175、257の幅Wt2が広くなると、受光基板100および処理基板200の接合面159、259において接合される層間絶縁材152、252の接合面積が減少して、接合強度が低下する。これに対して、積層基板307においては、陥没部175、257が接続部360に接する範囲を制限することにより、層間絶縁材152、252の接合面積の減少を抑制している。
図30は、積層基板307における受光基板100および処理基板200の接合面159、259のレイアウトを示す平面図である。受光基板100においては、陥没部175は、接続部360となる接続パッド160の、図中左側に形成され、図中右側には形成されていない。また、処理基板200においては、陥没部257は、接続部360となる接続パッド260の、図中右側に形成され、図中左側には形成されていない。
ただし、陥没部175、257は、いずれも、接続パッド160、260の図中上面および下面に沿って半分以上まで延在する。これにより、陥没部257を有する受光基板100および処理基板200を接合した場合、受光基板100側の陥没部175と、処理基板200側の陥没部257は互いに連通する。
また、積層基板307は、接続パッド160、260のずれWd2よりも広い幅Wt2を有する。これにより、受光基板100が処理基板200に接合された場合に、受光基板100に設けられた陥没部175は、処理基板200に設けられた接続パッド260の端面を縁部まで包含し、処理基板200に設けられた陥没部257は、受光基板100に設けられた接続パッド160の端面を縁部まで包含する。
よって、積層基板307においては、陥没部175、257を併せると、接続部360を一周する空洞部が形成され、接続パッド160、260の間の気体を確実に受け入れる。これにより、積層基板307は、ボイドの無い緻密な接続部360を有する。また、受光基板100および処理基板200の各々の接合面159、259においては、陥没部175、257の面積が制限されているので、陥没部175、257を設けたことによる接合面積の減少が抑制され、接合強度の低下が防止されている。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、互いに接合される二つの基板の少なくとも一方に、接合により他方の基板に接触する底面を有する凹部を積極的に形成し、もしくは、回路形成プロセス等により基板に生じた歪み等の変形によって上記凹部が形成されている場合に、接合時に上記凹部内の空気を逃がす部分を有する基板であれば、本発明の技術的範囲に含まれる。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100、101 受光基板、110、210 支持基板、111 受光回路、120 絶縁層、220 バンプ、130、230 半導体ウェル、132 フォトダイオード、140、240 ゲート電極、150、250 多層配線層、152、252 層間絶縁材、154、254 配線材、153 嵌合穴、157、554 陥没溝、158、258、558 表面、159、259 接合面、160、260 接続パッド、164、264 バリア層、170 遮光層、172 平坦化層、174、182 有機平坦化層、175、257、551 陥没部、180 オンチップカラーフィルタ、190 オンチップレンズ、200、201、202、203、204、205、206、207、208、209 処理基板、211 処理回路、253 嵌合突起、255、557 開口穴、256、262 貫通電極、261、263、553 縦穴、300、301、302、303、304、305、306、307 積層基板、360、363 接続部、400 積層半導体装置、500、501、502 基板、552 空洞部、555 細溝、556 貫通穴

Claims (18)

  1. 他の基板に接合される接合面と、
    前記接合面に形成された凹部と、
    前記凹部内に形成され、表面が前記接合面よりも下方に位置するとともに、前記表面の中央がさらに下方に位置している導通領域と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部と、
    を備える基板。
  2. 前記空洞部は、前記接合面に開口している請求項1に記載の基板。
  3. 前記空洞部は、前記導通領域の周囲に形成されている請求項1または2に記載の基板。
  4. 前記空洞部は、前記接合面に形成された多孔質層を含む請求項1から3のいずれか一項に記載の基板。
  5. 前記空洞部は、前記基板の周縁部まで連通する部分を有する請求項1から請求項4までのいずれか一項に記載の基板。
  6. 前記空洞部の一部は、前記他の基板の前記表面に形成された突出部と相補的な形状を有する部分を含む請求項1から請求項5までのいずれか一項に記載の基板。
  7. 前記導通領域内に前記空洞部としての穴が設けられている請求項1に記載の基板。
  8. 他の基板に接合される接合面と、
    前記接合面に形成された凹部と、
    前記凹部内に形成され、表面の少なくとも一部が前記接合面よりも下方に位置する導通領域と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部と、
    前記導通領域を包囲するとともに、前記空洞部の内部において少なくとも一部が除去されているバリア層と
    を備える基板。
  9. 基板の接合面に凹部を形成する段階と、
    表面が前記接合面よりも下方に位置するとともに、前記表面の中央がさらに下方に位置している導通領域を、前記凹部内に形成する段階と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部を形成する段階と、
    前記接合面を他の基板の接合面に接触させる段階と、
    前記接合面同士を接触させた後に、前記導通領域を前記他の基板の導通領域に接触させる段階と、
    を含む基板接合方法。
  10. 前記空洞部を形成する段階は、前記基板の周縁部まで連通する部分を形成する段階を含み、
    前記接合面を他の基板の接合面に接触させる段階は、前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項9に記載の基板接合方法。
  11. 前記脱気する段階は、前記基板および前記他の基板の少なくとも一方を加熱する段階を含む請求項10に記載の基板接合方法。
  12. 前記脱気する段階は、前記基板および前記他の基板の接合に先立って前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項10または請求項11に記載の基板接合方法。
  13. 前記脱気する段階は、前記基板および前記他の基板を接合しつつ、前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項10から請求項12までのいずれか一項に記載の基板接合方法。
  14. 前記導通領域を包囲するバリア層の少なくとも一部を前記空洞部の内部において除去する段階を更に含む請求項9から13のいずれか一項に記載の基板接合方法。
  15. 前記空洞部を形成する段階は、前記基板が前記他の基板に接合された場合に、前記他の基板に設けられた導通領域の縁部を包含する領域に形成される請求項9から請求項14までのいずれか一項に記載の基板接合方法。
  16. 前記空洞部を形成する段階は、
    前記基板において他の回路に接続されない独立導通領域を形成する段階と、
    前記独立導通領域の周囲に、前記基板の周縁部まで連通する部分を前記空洞部に形成する段階と
    を含む請求項9から請求項15までのいずれか一項に記載の基板接合方法。
  17. 前記空洞部を形成する段階において、前記空洞部としての穴を前記導通領域内に設ける請求項9に記載の基板接合方法。
  18. 基板の接合面に凹部を形成する段階と、
    表面の少なくとも一部が前記接合面よりも下方に位置する導通領域を、前記凹部内に形成する段階と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部を形成する段階と、
    前記接合面を他の基板の接合面に接触させる段階と、
    前記接合面同士を接触させた後に、前記導通領域を前記他の基板の導通領域に接触させる段階と、
    を含み、
    前記導通領域を包囲するバリア層の少なくとも一部を前記空洞部の内部において除去する段階を更に含む基板接合方法。
JP2013255156A 2012-12-25 2013-12-10 基板および基板接合方法 Active JP6291822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255156A JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281788 2012-12-25
JP2012281788 2012-12-25
JP2013255156A JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Publications (3)

Publication Number Publication Date
JP2014143399A JP2014143399A (ja) 2014-08-07
JP2014143399A5 JP2014143399A5 (ja) 2016-12-28
JP6291822B2 true JP6291822B2 (ja) 2018-03-14

Family

ID=51424439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255156A Active JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Country Status (1)

Country Link
JP (1) JP6291822B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6471426B2 (ja) * 2014-08-08 2019-02-20 株式会社ニコン 基板
CN107408567B (zh) * 2015-03-31 2022-03-18 索尼半导体解决方案公司 固态图像捕获元件与电子设备
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
KR102572133B1 (ko) * 2016-09-07 2023-08-30 에스케이하이닉스 주식회사 에어 갭을 가진 적층형 이미지 센서
CN111226311B (zh) 2020-01-07 2021-01-29 长江存储科技有限责任公司 金属-电介质键合方法和结构
JP2022096892A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2022201530A1 (ja) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148526A (ja) * 1990-10-12 1992-05-21 Sumitomo Metal Mining Co Ltd シリコン基板の製造方法
JPH0963912A (ja) * 1995-08-18 1997-03-07 Hoya Corp 貼り合わせ基板製造方法
JP3383811B2 (ja) * 1996-10-28 2003-03-10 松下電器産業株式会社 半導体チップモジュール及びその製造方法
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
JP2000182916A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体デバイスおよび半導体ウェーハおよび製造方法
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
JP3927925B2 (ja) * 2003-06-04 2007-06-13 直江津電子工業株式会社 半導体接合ウエハ
JP2008288384A (ja) * 2007-05-17 2008-11-27 Sony Corp 3次元積層デバイスとその製造方法、及び3次元積層デバイスの接合方法
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking

Also Published As

Publication number Publication date
JP2014143399A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
JP6291822B2 (ja) 基板および基板接合方法
US8525345B2 (en) Chip package and method for forming the same
CN100593853C (zh) 半导体装置及其制造方法
US20170256496A1 (en) Chip package and method for forming the same
TWI472000B (zh) 微機電系統裝置及其製造方法
CN103426892B (zh) 垂直集成的图像传感器芯片及其形成方法
TWI458071B (zh) 晶片封裝體及其製造方法
TWI579995B (zh) 晶片封裝體及其製造方法
TWI473223B (zh) 晶片封裝體及其製造方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI441289B (zh) 晶片封裝體
JP2015133520A (ja) チップパッケージおよびその製造方法
TWI732269B (zh) 用於改善接合性的墊結構及其形成方法
JP2015115446A (ja) 半導体装置の製造方法
CN102867832A (zh) 具有接合焊盘结构的背照式传感器及其制造方法
KR101334220B1 (ko) 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치
JP2007073775A (ja) 三次元積層構造を持つ集積回路装置の製造方法
JPWO2012107971A1 (ja) 半導体装置
JP5226228B2 (ja) 半導体装置の製造方法、及び、半導体装置
TW201606888A (zh) 晶片封裝體及其製造方法
JP2011049303A (ja) 電気部品およびその製造方法
TW201431052A (zh) 半導體裝置及其製造方法
JP2014082359A (ja) 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
JP5383874B2 (ja) 三次元積層構造を持つ集積回路装置
TWI590431B (zh) 晶片封裝體及其製作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6291822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250