JP2014082359A - 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法 - Google Patents

Abstract

【課題】切削やＣＭＰといった方法を用いなくとも、樹脂で電極間の空間を封止しつつ、半導体基板間の電気的接続を容易かつ確実に行うことができる半導体基板を提供する。
【解決手段】本発明の半導体基板１は、基材１０と、基材の厚さ方向の一方の面に設けられ、複数の電極２０ａが平面視において二次元配列された電極アレイ２０と、当該一方の面に設けられ、複数の電極の周囲を封止する樹脂層３１とを備え、複数の電極は、自身の高さの５パーセント以上樹脂層上に突出しており、高さ方向に圧縮されることにより樹脂層内に収容可能であることを特徴とする。
【選択図】図３

Description

本発明は、半導体基板、より詳しくは、基材上に多数の電極が形成された半導体基板、当該半導体基板を用いた半導体装置および固体撮像装置、並びに半導体基板の製造方法に関する。

システムの高機能化・小型化のために、より小型で高性能な半導体装置が要請され、微小な電極が多数形成されたウエハ同士を接合する事で構成される積層型半導体装置が検討されている。

積層型半導体装置では、半導体基板間を電極で接続するが、電極で接続したのみでは外力や応力に対して脆弱であり、また、湿度や温度などによって電極の腐食を引き起こしてしまうため、アンダーフィルと呼ばれる樹脂で半導体基板間における電極以外の部分を封止することがある。アンダーフィルによる封止は、通常、電極を接続した後に半導体基板間の隙間からアンダーフィルを注入することによって行われているが、近年の電極の狭ピッチ化とそれに伴う狭ギャップ化によって接続後に注入するということが難しくなってきている。

そこで近年、電極の接続前に半導体基板にアンダーフィルを塗布してから接続を行うという方法が注目されている。電極とアンダーフィルを同時に接続可能な接続構造を得る方法として、例えば特許文献１では、基板上に電極を形成した後にアンダーフィルを全面に塗布し、電極のアンダーフィルからの露出と平坦化を同時に実現すべくアンダーフィルの表面を切削するといった方法が開示されている。
その他、感光性のアンダーフィルを用いて電極パターンを形成し、そこに銅などの電極材料を埋め込んだ後に化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ)にて平坦化するといった方法も提案されている。

特開２００５−６４４５１号公報

しかしながら、特許文献１に記載の方法では、切削装置および切削プロセスを必要とするため、新たな設備や工程が複雑になってしまうことや、大口径ウエハを基材とした場合に平坦性の制御が難しくなってしまうといった問題がある。
また上述のＣＭＰを用いた方法では、電極とアンダーフィルの材料による研磨レートの違いによって、高さを均一に揃えることが困難な場合があるといった問題がある。

本発明は、上記の問題を解決するためになされたものであり、切削やＣＭＰといった方法を用いなくとも、樹脂で電極間の空間を封止しつつ、半導体基板間の電気的接続を容易かつ確実に行うことができる半導体基板およびその製造方法を提供することを目的とする。
本発明の他の目的は、多数の電極を備えながらもこれらが確実に接続され、かつ製造効率が向上された半導体装置および固体撮像装置を提供することである。

本発明の第一の態様は、基材と、前記基材の厚さ方向の一方の面に設けられ、複数の電極が平面視において二次元配列された電極アレイと、前記一方の面に設けられ、前記複数の電極の周囲を封止する樹脂層とを備え、前記複数の電極は、自身の高さの５パーセント以上前記樹脂層上に突出しており、高さ方向に圧縮されることにより前記樹脂層内に収容可能であることを特徴とする半導体基板である。

本発明の第二の態様は、本発明の半導体基板を備えることを特徴とする半導体装置である。
本発明の第三の態様は、本発明の半導体装置を備えることを特徴とする固体撮像装置である。

本発明の第四の態様は、基材の一方の面に樹脂層を形成し、前記樹脂層上に犠牲層を形成し、前記犠牲層および前記樹脂層を貫通し、かつ底部に前記基材が露出される開口部を形成し、前記開口部内に電極材料を充填し、前記犠牲層を除去して前記樹脂層上に突出する電極を形成することを特徴とする半導体基板の製造方法である。

本発明の半導体基板およびその製造方法によれば、切削やＣＭＰといった方法を用いなくとも、樹脂で電極間の空間を封止しつつ、半導体基板間の電気的接続を容易かつ確実に行うことができる。
また、本発明の半導体装置および固体撮像装置によれば、多数の電極を備えながらもこれらを確実に接続し、製造効率も向上させることができる。

上側は、本発明の一実施形態に係る半導体基板を示す平面図であり、下側は、同半導体基板が接合される動作を示す図である。 同半導体基板の単位領域を示す拡大図である。 同半導体基板における電極アレイの断面図である。 （ａ）から（ｆ）は、それぞれ同半導体基板の製造の一過程を示す図である。 （ａ）から（ｃ）は、それぞれ同半導体基板の接合の一過程を示す図である。 （ａ）は、個片化の一過程を示す図であり、（ｂ）は半導体装置として切り出された一単位領域を示す斜視図である。

本発明の一実施形態について、図１から図７（ｂ）を参照して説明する。
図１の上側は、本実施形態の半導体基板１を示す平面図である。半導体基板１は、板状またはシート状の基材１０と、基材１０の面上に形成された複数の電極アレイ２０とを備えている。

基材１０は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。基材１０を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。本実施形態では、基材１０として、シリコンウエハを用いている。
また、図示を省略しているが、基材１０には、電極アレイ２０と電気的に接続された配線が形成されている。配線の態様は、印刷やエッチング等により基材１０の厚さ方向の一方または両方の面に形成されてもよいし、ビア等のように、基材を貫通するように形成されてもよいし、さらには、積層技術を用いた立体配線であってもよく、これらが適宜組み合わされてもよい。また、基材１０に半導体素子が取り付けられてもよい。

基材１０の一方の面は、他の半導体基板と接合される接合面１０Ａとされている。接合面１０Ａには、矩形の単位領域１１が複数設けられており、各単位領域１１に、複数の電極が同一レイアウトで形成された電極アレイ２０が一つずつ形成され、同一態様の配線が形成されている。

図２は、単位領域１１を拡大して示す概略図である。電極アレイ２０は、基材１０上に突出する多数の微細な電極が二次元配列されることにより、基板１の平面視において、略矩形に形成されている。隣接する単位領域との境界線１２は、後述する個片化の際の切離線、いわゆるスクライブラインとなるが、概念上の線であり、必ずしも基材１０上に線状に形成される必要はない。

図３は、単位領域１１のうち、電極アレイ２０の断面を示す部分拡大図である。基材１０上には、電極アレイ２０を構成する個々の電極２０ａの周囲を封止し、各電極２０ａを保護する絶縁性の樹脂層３１が形成されている。各電極２０ａは、樹脂層３１の上面から突出するように形成されており、樹脂層３１を貫通して基材１０に形成された電極パッド３２と接続されている。電極パッド３２は、基材１０に形成された配線と電気的に接続されており、電極アレイ２０は、電極パッド３２を介して当該配線と電気的に接続されている。
樹脂層３１の材料としては、例えばエポキシやベンゾシクロブテン、ポリイミド、ポリベンザオキサゾールのいずれかまたはそれらの複合材料等が挙げられる。これらの材料は、いずれも加熱加圧することで接着が可能な特性を有している。

電極パッド３２は、例えばＡｕ、Ｃｕ、Ａｌ、Ｎｉ、Ｔｉ、Ｃｒ、Ｗのいずれか、またはそれらの合金、または上記金属を２以上用いた多層構造等で形成され、その形成方法や構造には特に制限はない。電極パッド３２は、配線の一部を幅広にする等により形成してもよい。また、電極パッドを設けずに、電極２０ａと配線とを直接接続してもよい。

各電極２０ａの樹脂層３１からの突出長ｈ１は、電極２０ａの高さＨの少なくとも５％以上とされている。各電極２０ａは、高さ方向に比較的小さい力で圧縮されるよう構成されており、圧縮されることで、樹脂層３１と同じ高さになり樹脂層３１内に収容されるまで変形することができる。突出長ｈ１の上限はこの条件を満たす範囲で適宜設定することができる。例えば、高さＨが１０マイクロメートル（μｍ）〜３０μｍ程度の場合は、突出長ｈ１の上限を高さＨの５％以上５０％以下とすることができる。また、圧縮されることで、樹脂層３１内に収容されるまで変形可能であれば、各電極２０ａの突出長は均一でなくてよく、バラついていても全く構わない。

金属で形成された緻密な構造を有する電極は、通常圧縮力を作用させても圧縮方向における寸法を５％以上減少させることはできない。本発明では、圧縮による上述のような変形を可能とするため、金属材料を用いて内部に微細な空隙を有するポーラス（porous）構造を取るように電極２０ａを形成している。ポーラス構造を有する電極の形成方法としては、例えば電解メッキ、無電解メッキ等のメッキ法や、金属粒子のペーストを用いたスキージ印刷法等が挙げられる。中でも、無電解メッキは面内に均一な高さの電極を形成できるという利点があり、好適である。

上述のように構成された半導体基板１の製造手順の一例について説明する。
まず図４（ａ）に示すように、電極パッド３２および配線（不図示）を形成した基材１０の面上に、樹脂層３１を形成する。樹脂層３１の形成方法には特に制限はなく、スピンコート法、スキージ印刷法、真空ラミネート法など公知の各種方法から、材料等を考慮して適宜選択することができる。

次に、図４（ｂ）に示すように、樹脂層３１上に犠牲層３３を形成する。犠牲層３３は、電極２０ａのうち、樹脂層３１上に突出する部分を形成するための層である。したがって、その厚さは、上述の変形が可能な突出長の範囲内で形成されるのが好ましい。犠牲層３３の材料としては、ＳｉＯ_２やＳｉＮ等を挙げることができる。形成方法としては、スパッタ法や蒸着法、ＣＶＤ法などが挙げられ、特に制限はない。

次に、図４（ｃ）に示すように、犠牲層３３上にレジストパターン３４を形成し、図４（ｄ）に示すように、レジストパターン３４をマスクとして、犠牲層３３および樹脂層３１をエッチングする。これにより、樹脂層３１には、犠牲層３３および樹脂層３１を貫通する開口部３１ａがレジストパターン３４に応じて形成される。開口部３１ａの底部には、基材１０の一部である電極パッド３２が露出している。
なお、開口部３１ａは、ウェットエッチング法やプラズマエッチング法のほか、樹脂層３１に感光性の材料を用い、フォトリソグラフィーによって形成してもよい。

次に、図４（ｅ）に示すように、開口部３１ａ内に電極２０ａの材料（電極材料）Ａを充填し、犠牲層３３の高さまで開口部３１ａ内を埋める。

最後に、犠牲層３３を除去すると、図４（ｆ）に示すように、概ね犠牲層３３の厚み分だけ樹脂層３１上に突出した電極２０ａが形成され、半導体基板１が完成する。したがって、樹脂層３１の厚みをｔ１、犠牲層３３の厚みをｔ２としたとき、形成される電極の突出長ｈ１を高さＨのｎ％としたい場合は、ｔ２＝（ｔ１＋ｔ２）×ｎ（％）の式を満たすようにｔ１およびｔ２を設定すればよい。
犠牲層３３の除去は、ウェットエッチング法やプラズマエッチング法等により行うことができるが、この際、樹脂層３１や電極２０ａに対して大きなダメージを与えないように条件等を設定して行うのが好ましい。

半導体基板１と相手方の基板とを、図１下側に示すように、接合面１０Ａを相手方基板に対向させた状態で加圧板１３１、１３２間に挟み、図示しないプレス装置を用いて加圧加熱接合により一体に接合すると、半導体基板１と相手方基板とが電気的に接続されつつ接合されることにより、半導体装置を構成することができる。また、接合前に、両基板の表面および電極部をプラズマクリーニングや逆スパッタ等により清浄化し、いわゆる表面活性化を利用して電極どうしを接合してもよい。このとき、電極部２０及び樹脂層３１への酸化の影響などを考慮し、真空雰囲気中や窒素雰囲気中などで接合を行うのが好ましい。
なお、相手方の基板には特に制限はなく、例えば他の半導体基板１であってもよいし、接合面に電極パッドと配線のみが形成された基板であってもよい。
以下に、接合時の半導体基板１の動作について、相手方が電極パッドと配線のみが形成された基板１００である場合を例にとり説明する。

まず、半導体基板１と基板１００とのアライメントを行い、電極２０ａと電極パッド１０１とを位置合わせする。アライメントには、公知のウエハ接合装置等を用いることができる。アライメントされた状態で図５（ａ）に示すように半導体基板１と基板１００とを接近させていくと、やがて電極アレイ２０が基板１００上の電極パッド１０１に接触する。接触し始めた段階では、個々の電極２０ａの突出長にバラつきがあるため、電極パッド１０１に接触している電極２０ａと接触していない電極２０ｂとが存在する。

続いて、半導体基板１および基板１００に対して加熱しつつ圧力を加えると、まず電極パッド１０１に接触している電極２０ａが圧縮され、突出長が短くなっていく。さらに圧力を加えていくと、図５（ｂ）に示すように、すべての電極２０ａが電極パッド１０１と確実に接触する。

さらに加熱加圧を継続すると、各電極２０ａはさらに圧縮されて、樹脂層３１内に収容されていく。図５（ｃ）に示すように基板１００が樹脂層３１と接触すると電極アレイ２０の圧縮は停止する。この状態でさらなる加熱加圧を行い樹脂層３１と基板１００とを接着すると、半導体基板１と基板１００との接合が終了する。
なお、ここでは２枚の基板が接合される場合を例にとり説明したが、それ以上の枚数の基板が接合されてもよい。その場合は、例えば、一枚の半導体基板１の両面に樹脂層３１および電極アレイ２０が形成されてもよい。

基板の接合後、図６（ａ）に示すように、接合された基板を、ブレード１１０等により境界線１２に沿って単位領域１１ごとに切り出す（個片化する）と、図６（ｂ）に示すように、半導体基板１と基板１００との間が樹脂層３１で封止された半導体装置１２０が完成する。

以上説明したように、本実施形態の半導体基板１によれば、電極アレイ２０における複数の電極２０ａが自身の高さの５％以上樹脂層３１上に突出しており、かつ高さ方向に圧縮されることにより樹脂層３１内に収容可能であるため、電極ごとの突出長がバラついていても、接合時の加熱加圧ですべての電極を確実に相手側基板に接続することができる。

また、電極２０ａが高さ方向に大きく圧縮可能であるため、電極形成工程における突出長のバラつきの許容範囲が広い。その結果、電極形成後に切削やＣＭＰ等の平坦化工程がほとんど必要なくなり、製造効率を著しく向上させることができるとともに、歩留まりも向上させることができる。

さらに、本実施形態における半導体基板の製造方法によれば、犠牲層３３の厚みを適切に設定することにより、電極２０ａの突出長を大まかに制御することができる。したがって、本発明では上述したように電極形成における突出長のバラつきの許容範囲が広いことともあいまって、平坦化工程を完全に不要とすることができる。

以上、本発明の一実施形態について説明したが、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において構成要素の組み合わせを変えたり、各構成要素に種々の変更を加えたり、削除したりすることが可能である。

まず、本発明において、電極アレイの平面視における形状は矩形には限定されず、特に制限はない。また、単位領域内における電極の個数や配置態様についても、製造する半導体装置の構成等を考慮して適宜設定されてよい。

また、本発明における電極は、上述した、金属からなる多孔質構造のものには限られない。例えば、導電性樹脂や、導電性フィラーを混合した樹脂材料等の、導電性を有する樹脂材料で電極を形成しても、高さ方向に大きく圧縮することができるため、同様の効果を得ることができる。

さらに、本発明の半導体基板および当該半導体基板を用いた半導体装置の種類は特に限定されないが、例えば多数の画素を有する固体撮像装置等においては、例えば回路電極の径または回路電極の形成ピッチが２０マイクロメートルといったように、非常に多数の回路電極が狭ピッチで形成される必要があるため、本発明を適用することにより得られるメリットが非常に大きく、本発明の構造を適用するのにきわめて好適である。

１ 半導体基板
１０ 基材
２０ 電極アレイ
２０ａ 電極
３１ 樹脂層
３１ａ 開口部
３３ 犠牲層
１２０ 半導体装置
Ａ 材料（電極材料）

Claims (7)

1. 基材と、
   前記基材の厚さ方向の一方の面に設けられ、複数の電極が平面視において二次元配列された電極アレイと、
   前記一方の面に設けられ、前記複数の電極の周囲を封止する樹脂層と、
   を備え、
   前記複数の電極は、自身の高さの５パーセント以上前記樹脂層上に突出しており、高さ方向に圧縮されることにより前記樹脂層内に収容可能であることを特徴とする半導体基板。
2. 前記複数の電極は、金属を用いてポーラス構造を有するように形成されていることを特徴とする請求項１に記載の半導体基板。
3. 前記複数の電極は、導電性を有する樹脂材料で形成されていることを特徴とする請求項１に記載の半導体基板。
4. 請求項１から３のいずれか一項に記載の半導体基板を備えることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置を備えることを特徴とする固体撮像装置。
6. 基材の一方の面に樹脂層を形成し、
   前記樹脂層上に犠牲層を形成し、
   前記犠牲層および前記樹脂層を貫通し、かつ底部に前記基材が露出される開口部を形成し、
   前記開口部内に電極材料を充填し、
   前記犠牲層を除去して前記樹脂層上に突出する電極を形成する
   ことを特徴とする半導体基板の製造方法。
7. 前記犠牲層の厚さが、前記樹脂層の厚さと前記犠牲層の厚さとの和の５％以上であることを特徴とする請求項６に記載の半導体基板の製造方法。

Images