JPWO2016181859A1 - はんだ電極の製造方法およびその用途 - Google Patents

はんだ電極の製造方法およびその用途 Download PDF

Info

Publication number
JPWO2016181859A1
JPWO2016181859A1 JP2017517887A JP2017517887A JPWO2016181859A1 JP WO2016181859 A1 JPWO2016181859 A1 JP WO2016181859A1 JP 2017517887 A JP2017517887 A JP 2017517887A JP 2017517887 A JP2017517887 A JP 2017517887A JP WO2016181859 A1 JPWO2016181859 A1 JP WO2016181859A1
Authority
JP
Japan
Prior art keywords
solder
electrode
substrate
resist
resin composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017517887A
Other languages
English (en)
Inventor
純 武川
純 武川
高橋　誠一郎
誠一郎 高橋
長谷川　公一
公一 長谷川
士朗 楠本
士朗 楠本
山口　佳一
佳一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Publication of JPWO2016181859A1 publication Critical patent/JPWO2016181859A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides
    • G03F7/023—Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides
    • G03F7/023—Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G03F7/0233—Macromolecular quinonediazides; Macromolecular additives, e.g. binders characterised by the polymeric binders or the macromolecular additives other than the macromolecular quinonediazides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本発明は、電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを充填する工程（３）を有するはんだ電極の製造方法であって、前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有するはんだ電極の製造方法である。本発明のはんだ電極の製造方法は、ＩＭＳ法などのように、はんだ充填時にレジストが高熱を受ける場合においても、レジスト表面のクラック発生を防止することができ、はんだ充填能を向上させることができるので、目的に適合したはんだ電極を的確に製造することができる。

Description

本発明は、はんだ電極の製造方法、はんだ電極、積層体の製造方法、積層体、電子部品、および感光性樹脂組成物に関する。
ＩＭＳ（インジェクション・モールデッド・ソルダー）法は、はんだパターン（はんだバンプ）を形成するための方法の一つである。これまで、ウェハなどの基板上にはんだパターンを形成する方法としては、ソルダーペースト法、めっき法などが用いられてきた。しかしながら、これらの方法では、はんだバンプの高さ制御が難しい上、はんだ組成を自由に選択できないなどの制約があった。これに対しＩＭＳ法ではこれらの制約がないという利点が知られている。
ＩＭＳ法は、特許文献１〜４に示されるように、溶融したはんだを射出成形できるノズルをレジストに密着させながら、レジストパターン間にはんだを流し込むことを特徴とする方法である。
特開平０６−０５５２６０号公報 特開２００７−２９４９５４号公報 特開２００７−２９４９５９号公報 特表２０１３−５２００１１号公報
ＩＭＳ法は、溶融はんだを充填するために、高温、通常２５０℃以上に加熱されたＩＭＳヘッドをレジスト表面に押し当てて行われる。このため、レジスト表面に高熱による負荷がかかり、レジスト表面にクラックが発生したり、レジストのただれが発生したりして、はんだ埋め込み性が低下するという問題があった。
本発明は、ＩＭＳ法などのように、はんだ充填時にレジストが高熱を受ける場合においても、レジスト表面のクラック発生を防止し、はんだ充填能の向上を図ることができる技術を提供することを目的とする。
本発明のはんだ電極の製造方法は、電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを充填する工程（３）を有するはんだ電極の製造方法であって、
前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする。
前記はんだ電極の製造方法において、前記ベンゾオキサゾール前駆体が、ジカルボン酸を由来とする構造及びジヒドロキシジアミンを由来とする構造を有することが好ましく、さらに前記ジカルボン酸が芳香族系ジカルボン酸であることが好ましく、前記ジヒドロキシジアミンが芳香族系ジアミンであることが好ましい。
前記はんだ電極の製造方法において、前記感光性樹脂組成物はさらに感光剤を含有することができ、前記感光剤をナフトキノンジアジド化合物とすることができる。
前記はんだ電極の製造方法は、さらに、前記レジストを剥離する工程（４）を有することができる。
本発明のはんだ電極は、前記はんだ電極の製造方法によって製造されたはんだ電極である。
本発明の第１の積層体の製造方法は、電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、
前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする。
本発明の第２の積層体の製造方法は、電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、工程（３）の後、前記レジストを剥離する工程（４）、工程（４）の後、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、
前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする。
本発明の積層体は、前記第１又は第２の積層体の製造方法によって製造された積層体である。
本発明の電子部品は、前記積層体を有する電子部品である。
本発明の射出成形はんだ用感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有する。
本発明のはんだ電極の製造方法は、ＩＭＳ法などのように、はんだ充填時にレジストが高熱を受ける場合においても、レジスト表面のクラック発生を防止することができ、はんだ充填能を向上させることができるので、目的に適合したはんだ電極を的確に製造することができる。
本発明の積層体の製造方法は、ＩＭＳ法により、目的に適合したはんだ電極を的確に製造することができるので、電気的接続構造を有する積層体を的確に製造することができる。
図１（１）〜（４）は、本発明に係るはんだ電極の製造方法の各工程における基板を含む構造体の模式断面図である。 図２（５−１）および（５−２）は、本発明に係る積層体の模式断面図である。
＜はんだ電極の製造方法＞
本発明のはんだ電極の製造方法は、電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを充填する工程（３）を有するはんだ電極の製造方法であって、前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする。
本発明のはんだ電極の製造方法は、前記工程（１）で用いる感光性樹脂組成物がベンゾオキサゾール前駆体を含有する点が従来法と異なる。前記工程（１）〜（３）における操作は従来法と同様に行うことができる。
以下、本発明のはんだ電極の製造方法を、図１を参照しながら説明する。
（工程（１））
工程（１）では、図１（１）に示すように、電極パッド２を有する基板１上に感光性樹脂組成物の塗膜３を形成する。
基板１は、たとえば半導体基板、ガラス基板、シリコン基板、並びに半導体板、ガラス板およびシリコン板の表面に各種金属膜などを設けて形成される基板などである。基板１は多数の電極パッド２を有している。
塗膜３は、感光性樹脂組成物を基板１に塗布等することにより形成される。感光性樹脂組成物の塗布方法としては、特に限定されず、例えば、スプレー法、ロールコート法、スピンコート法、スリットダイ塗布法、バー塗布法、インクジェット法を挙げることができる。塗膜３の膜厚は、通常１〜５００μｍ、好ましくは５〜２００μｍ、より好ましくは１０〜１００μｍである。
前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有する。ベンゾオキサゾール前駆体は、熱を受けると分子内で反応し、急速に耐熱性のある構造に変化する。このため、前記感光性樹脂組成物から形成されたレジストは、ＩＭＳ法などのはんだ充填時において高温に加熱されたとき、レジストに含まれるベンゾオキサゾール前駆体が急速に耐熱性のある構造に変化するので耐熱性が向上し、その結果、レジスト表面のクラック発生が防止され、はんだ埋め込み性が向上すると考えられる。
感光性樹脂組成物から形成された塗膜は後述の工程（２）において露光により架橋される。しかし、通常、露光だけでは感光性樹脂組成物中に含まれる架橋剤は完全には消費されず、消費されなかった架橋剤がレジストに残存する。このため、露光されただけでは、レジストの架橋は不完全であり、レジストの強度は十分に高まっていない。従来法のように、この状態でＩＭＳ法により高温のヘッドをレジストの表面に押し当てて溶融はんだを充填した場合、レジストはＩＭＳヘッドから受ける熱に耐えきれず、クラックやただれが発生すると考えられる。これに対し、本発明のはんだ電極の製造方法においては、前述のとおり、レジストは加熱により耐熱性が急速に向上するので、クラックやただれが発生しない。
なお、ベンゾオキサゾール前駆体を含有しない感光性樹脂組成物を用いる従来のＩＭＳ法においても、溶融はんだを充填している最中に熱によりレジスト内で残存する架橋剤による架橋反応が進行し、レジストが強化されると考えられるが、感光性樹脂組成物に使用される多官能アクリレート等の架橋剤は架橋反応速度が遅いので、架橋反応が十分に進む前に、ＩＭＳヘッドから受ける熱によりクラックやただれが発生すると考えられる。
ベンゾオキサゾール前駆体としては、例えば、ジカルボン酸及びジヒドロキシジアミンを原料として得られるポリベンゾオキサゾール前駆体が好適に挙げられる。このようなベンゾオキサゾール前駆体は、ジカルボン酸及びジヒドロキシジアミンを反応させて得られ、ジカルボン酸を由来とする構造及びジヒドロキシジアミンを由来とする構造、すなわちジカルボン酸残基及びジヒドロキシジアミン残基を有する。このようなベンゾオキサゾール前駆体は、熱を受けたときに特に耐熱性の高い構造になるので、このベンゾオキサゾール前駆体を含む本発明の感光性樹脂組成物から得られたレジストは、高熱を受けた場合において、表面のクラック発生をより効果的に防止することができる。
前記ジカルボン酸としては、イソフタル酸、テレフタル酸、２、２−ビス（４−カルボキシフェニル）へキサフルオロプロパン、４，４'−ビフェニルジカルボン酸、４，４'−ジカルボキシジフェニルエーテル、４，４'−ジカルボキシテトラフェニルシラン、ビス（４−カルボキシフェニル）スルホン、２，２−ビス（ｐ−カルボキシフェニル）プロパン、５−ｔｅｒｔ−ブチルイソフタル酸、５−ブロモイソフタル酸、５−フルオロイソフタル酸、５−クロロイソフタル酸、２，６−ナフタレンジカルボン酸等の芳香族系ジカルボン酸、１，２−シクロブタンジカルボン酸、１，４−シクロヘキサンジカルボン酸、１，３−シクロペンタンジカルボン酸、シュウ酸、マロン酸、コハク酸等の脂肪族系ジカルボン酸などが挙げられる。これらは単独で又は２種以上組み合わせて使用することができる。これらの中で耐熱性の点で芳香族系ジカルボン酸が好ましい。
前記ジヒドロキシジアミンとしては、３，３'−ジアミノ−４，４'−ジヒドロキシビフェニル、４，４'−ジアミノ−３，３'−ジヒドロキシビフェニル、ビス（３−アミノ−４−ヒドロキシフェニル）プロパン、ビス（４−アミノ−３−ヒドロキシフェニル）プロパン、ビス（３−アミノ−４−ヒドロキシフェニル）スルホン、ビス（４−アミノ−３−ヒドロキシフェニル）スルホン、ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン、ビス（４−アミノ−３−ヒドロキシフェニル）ヘキサフルオロプロパン、ビス（３−アミノ−４−ヒドロキシフェニル）プロパン、ビス（４−アミノ−３−ヒドロキシフェニル）プロパン、４，６−ジアミノレゾルシノール、４，５−ジアミノレゾルシノール、ビス（４−アミノ−３−カルボキシフェニル）メタン等の芳香族系ジアミンが挙げられる。芳香族系ジアミンを使用することにより、耐熱性の良好な、ポリベンゾオキサゾール前駆体が得られる。
ベンゾオキサゾール前駆体の、ゲルパーミエーションクロマトグラフィー法で測定されたポリスチレン換算の重量平均分子量（Ｍｗ）としては、３，０００〜２００，０００が好ましく、５，０００〜１００，０００がより好ましい。
前記感光性樹脂組成物におけるベンゾオキサゾール前駆体の含有量は、該組成物中に含まれる全固形分を１００質量％とすると、通常、５０質量％以上、好ましくは６０〜９５質量％、より好ましくは７０〜９０質量％である。
前記感光性樹脂組成物は、ベンゾオキサゾール前駆体以外に、従来法で用いられる感光性樹脂組成物に通常含有される成分を含有することができる。
前記感光性樹脂組成物は、ポジ型であってもネガ型であってもよい。前記感光性樹脂組成物がポジ型であるかネガ型であるかは、感光性樹脂組成物に含まれる感光剤の種類によって決まる。前記感光性樹脂組成物は、ポジ型の場合は、感光剤としてナフトキノンジアジドを必須成分として含み、ネガ型の場合は、感光剤として光酸発生剤、及びカチオン系架橋剤を必須成分として含む。
前記ナフトキノンジアジド化合物を含有する塗膜はアルカリ性現像液に対して難溶であるが、ナフトキノンジアジド化合物は、光照射によりキノンジアジド基が分解してカルボキシル基を生じ、アルカリ易溶になる。したがって、ナフトキノンジアジド化合物を含有する塗膜は、光照射によりアルカリ難溶性からアルカリ易溶性に変化する。
前記ナフトキノンジアジド化合物は、フェノール性水酸基を１つ以上有する化合物と、１，２−ナフトキノンジアジド−４−スルホン酸または１，２−ナフトキノンジアジド−５−スルホン酸とのエステル化合物である。
ナフトキノンジアジド化合物としては、例えば、４，４'−ジヒドロキシジフェニルメタン、４，４'−ジヒドロキシジフェニルエーテル、２，３，４−トリヒドロキシベンゾフェノン、２，３，４，４'−テトラヒドロキシベンゾフェノン、２，３，４，２'，４'−ペンタヒドロキシベンゾフェノン、トリス（４−ヒドロキシフェニル）メタン、トリス（４−ヒドロキシフェニル）エタン、１，１−ビス（４−ヒドロキシフェニル）−１−フェニルエタン、１，３−ビス［１−（４−ヒドロキシフェニル）−１−メチルエチル］ベンゼン、１，４−ビス［１−（４−ヒドロキシフェニル）−１−メチルエチル］ベンゼン、４，６−ビス［１−（４−ヒドロキシフェニル）−１−メチルエチル］−１，３−ジヒドロキシベンゼン、１，１−ビス（４−ヒドロキシフェニル）−１−［４−［１−（４−ヒドロキシフェニル）−１−メチルエチル］フェニル］エタンなどと、１，２−ナフトキノンジアジド−４−スルホン酸または１，２−ナフトキノンジアジド−５−スルホン酸とのエステル化合物が挙げられる。
ナフトキノンジアジド化合物は１種単独で用いてもよく、２種以上を併用してもよい。
前記光酸発生剤は、光照射により酸を形成する化合物である。この酸がカチオン系架橋剤のカチオン反応性基に作用することにより架橋構造を形成するので、光酸発生剤及びカチオン系架橋剤を含む塗膜は光照射によりアルカリ性現像液に対して難溶となる。
光酸発生剤としては、例えば、オニウム塩化合物、ハロゲン含有化合物、スルホン化合物、スルホン酸化合物、スルホンイミド化合物、ジアゾメタン化合物が挙げられる。これらの中では、伸び物性に優れた硬化膜を形成することができることから、オニウム塩化合物、ハロゲン含有化合物が好ましい。
オニウム塩化合物としては、例えば、ヨードニウム塩、スルホニウム塩、ホスホニウム塩、ジアゾニウム塩、ピリジニウム塩が挙げられる。好ましいオニウム塩の具体例としては、ジフェニルヨードニウムトリフルオロメタンスルホネート、ジフェニルヨードニウムｐ−トルエンスルホネート、ジフェニルヨードニウムヘキサフルオロアンチモネート、ジフェニルヨードニウムヘキサフルオロホスフェート、ジフェニルヨードニウムテトラフルオロボレート、トリフェニルスルホニウムトリフリオロメタンスルホネート、トリフェニルスルホニウムｐ−トルエンスルホネート、トリフェニルスルホニウムヘキサフルオロアンチモネート、４−ｔ−ブチルフェニル・ジフェニルスルホニウムトリフルオロメタンスルホネート、４−ｔ−ブチルフェニル・ジフェニルスルホニウムｐ−トルエンスルホネート、４，７−ジ−ｎ−ブトキシナフチルテトラヒドロチオフェニウムトリフリオロメタンスルホネート、４−（フェニルチオ）フェニルジフェニルスルホニウムトリス（ペンタフルオロエチル）トリフルオロホスフェートが挙げられる。
ハロゲン含有化合物としては、例えば、ハロアルキル基含有炭化水素化合物、ハロアルキル基含有複素環式化合物が挙げられる。好ましいハロゲン含有化合物の具体例としては、１，１０−ジブロモ−ｎ−デカン、１，１−ビス（４−クロロフェニル）−２，２，２−トリクロロエタン、フェニル−ビス（トリクロロメチル）−ｓ−トリアジン、４−メトキシフェニル−ビス（トリクロロメチル）−ｓ−トリアジン、スチリル−ビス（トリクロロメチル）−ｓ−トリアジン、ナフチル−ビス（トリクロロメチル）−ｓ−トリアジン等のｓ−トリアジン誘導体が挙げられる。
スルホン化合物としては、例えば、β−ケトスルホン化合物、β−スルホニルスルホン化合物およびこれらの化合物のα−ジアゾ化合物が挙げられる。好ましいスルホン化合物の具体例としては、４−トリスフェナシルスルホン、メシチルフェナシルスルホン、ビス（フェナシルスルホニル）メタンが挙げられる。
スルホン酸化合物としては、例えば、アルキルスルホン酸エステル類、ハロアルキルスルホン酸エステル類、アリールスルホン酸エステル類、イミノスルホネート類が挙げられる。好ましいスルホン酸化合物の具体例としては、ベンゾイントシレート、ピロガロールトリストリフルオロメタンスルホネート、ｏ−ニトロベンジルトリフルオロメタンスルホネート、ｏ−ニトロベンジルｐ−トルエンスルホネートが挙げられる。
スルホンイミド化合物としては、例えば、Ｎ−（トリフルオロメチルスルホニルオキシ）スクシンイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）フタルイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ジフェニルマレイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ビシクロ［２．２．１］ヘプト−５−エン−２，３−ジカルボキシイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ナフチルイミドが挙げられる。
ジアゾメタン化合物としては、例えば、ビス（トリフルオロメチルスルホニル）ジアゾメタン、ビス（シクロヘキシルスルホニル）ジアゾメタン、ビス（フェニルスルホニル）ジアゾメタンが挙げられる。
光酸発生剤は１種単独で用いてもよく、２種以上を併用してもよい。
前記カチオン系架橋剤は、架橋成分（硬化成分）として作用する。カチオン系架橋剤としては、例えば、アルキルエーテル化されたアミノ基を２つ以上有する化合物（以下「アミノ基含有化合物」ともいう。）、オキシラン環含有化合物、オキセタン環含有化合物、イソシアネート基含有化合物（ブロック化されたものを含む。）、アルデヒド基含有フェノール化合物、メチロール基含有フェノール化合物が挙げられる。ただし、オキシラン環含有化合物からは、エポキシ基を有するシランカップリング剤は除外され、イソシアネート基含有化合物からは、イソシアネート基を有するシランカップリング剤は除外される。
アルキルエーテル化されたアミノ基としては、例えば、下記式で表される基が挙げられる。
Figure 2016181859
 （式中、Ｒ11はメチレン基またはアルキレン基を示し、Ｒ12はアルキル基を示す。）
アミノ基含有化合物としては、例えば、（ポリ）メチロール化メラミン、（ポリ）メチロール化グリコールウリル、（ポリ）メチロール化ベンゾグアナミン、（ポリ）メチロール化ウレア等の窒素化合物中の活性メチロール基（ＣＨ2ＯＨ基）の一部または全部（少なくとも２個）がアルキルエーテル化された化合物が挙げられる。ここで、アルキルエーテルを構成するアルキル基としては、例えば、メチル基、エチル基、ブチル基が挙げられ、これらは互いに同一であってもよいし、異なっていてもよい。また、アルキルエーテル化されていないメチロール基は、一分子内で自己縮合していてもよく、二分子間で縮合して、その結果、オリゴマー成分が形成されていてもよい。具体的には、ヘキサメトキシメチルメラミン、ヘキサブトキシメチルメラミン、テトラメトキシメチルグリコールウリル、テトラブトキシメチルグリコールウリル等を用いることができる。
オキシラン環含有化合物としては、分子内にオキシラン環が含有されていればよく、特に限定されないが、例えば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、トリスフェノール型エポキシ樹脂、テトラフェノール型エポキシ樹脂、フェノール−キシリレン型エポキシ樹脂、ナフトール−キシリレン型エポキシ樹脂、フェノール−ナフトール型エポキシ樹脂、フェノール−ジシクロペンタジエン型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族エポキシ樹脂が挙げられる。
オキシラン環含有化合物の具体例としては、例えば、レゾルシノールジグリシジルエーテル、ペンタエリスリトールグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、グリセロールポリグリシジルエーテル、フェニルグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレン／ポリエチレングリコールジグリシジルエーテル、プロピレン／ポリプロピレングリコールジグリシジルエーテル、１，６−ヘキサンジオールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、プロピレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテルが挙げられる。
オキセタン環含有化合物としては、分子内にオキセタン環が含有されていればよく、特に限定されないが、例えば、式（ｄ−１）〜（ｄ−３）で表される化合物が挙げられる。
Figure 2016181859
 式（ｄ−１）〜（ｄ−３）中、Ａは、直接結合、またはメチレン基、エチレン基、プロピレン基等のアルキレン基を示し；Ｒは、メチル基、エチル基、プロピル基等のアルキル基を示し；Ｒ1は、メチレン基、エチレン基、プロピレン基等のアルキレン基を示し；Ｒ2は、メチル基、エチル基、プロピル基、ヘキシル基等のアルキル基、フェニル基、キシリル基等のアリール基、下記式で表される基（式中、ＲおよびＲ1は、それぞれ式（ｄ−１）〜（ｄ−３）中のＲおよびＲ1と同義である。）、
Figure 2016181859
 下記式（ｉ）で表されるジメチルシロキサン残基、メチレン基、エチレン基、プロピレン基等のアルキレン基、フェニレン基、下記式（ii）〜（vi）で表される基を示し；ｉはＲ2の価数に等しく、１〜４の整数である。なお、下記式（ｉ）〜（vi）における「＊」は、結合部位を示す。
Figure 2016181859
 式（ｉ）および（ii）中、ｘおよびｙは、それぞれ独立に０〜５０の整数である。式（iii）中、Ｚは、直接結合、または−Ｏ−、−ＣＨ2−、−Ｃ（ＣＨ3）2−、−Ｃ（ＣＦ3）2−、−ＣＯ−もしくは−ＳＯ2−で表される２価の基である。
式（ｄ−１）〜（ｄ−３）で表される化合物の具体例としては、例えば、１，４−ビス｛［（３−エチルオキセタン−３−イル）メトキシ］メチル｝ベンゼン（商品名「ＯＸＴ−１２１」、東亞合成社製）、３−エチル−３−｛［（３−エチルオキセタン−３−イル）メトキシ］メチル｝オキセタン（商品名「ＯＸＴ−２２１」、東亞合成社製）、４，４'−ビス［（３−エチル−３−オキセタニル）メトキシメチル］ビフェニル（宇部興産製、商品名「ＥＴＥＲＮＡＣＯＬＬ ＯＸＢＰ」）、ビス〔（３−エチル−３−オキセタニルメトキシ）メチル−フェニル〕エーテル、ビス〔（３−エチル−３−オキセタニルメトキシ）メチル−フェニル〕プロパン、ビス〔（３−エチル−３−オキセタニルメトキシ）メチル−フェニル〕スルホン、ビス〔（３−エチル−３−オキセタニルメトキシ）メチル−フェニル〕ケトン、ビス〔（３−エチル−３−オキセタニルメトキシ）メチル−フェニル〕ヘキサフロロプロパン、トリ〔（３−エチル−３−オキセタニルメトキシ）メチル〕ベンゼン、テトラ〔（３−エチル−３−オキセタニルメトキシ）メチル〕ベンゼン、下記式（ｄ−ａ）〜（ｄ−ｄ）で表される化合物が挙げられる。
Figure 2016181859
 また、これらの化合物以外に、高分子量の多価オキセタン環を有する化合物を用いることができる。例えば、オキセタンオリゴマー（商品名「Ｏｌｉｇｏ−ＯＸＴ」、東亞合成社製）、式（ｄ−ｅ）〜（ｄ−ｇ）で表される化合物が挙げられる。
Figure 2016181859
 式（ｄ−ｅ）〜（ｄ−ｇ）中、ｐ、ｑおよびｓは、それぞれ独立に０〜１００００の整数であり、好ましくは１〜１０の整数である。式（ｄ−ｆ）中、Ｙはエチレン基、プロピレン基等のアルキレン基、または−ＣＨ2−Ｐｈ−ＣＨ2−で表される基（式中、Ｐｈはフェニレン基を示す。）である。
カチオン系架橋剤は１種単独で用いてもよく、２種以上を併用してもよい。
（工程（２））
工程（２）では、図１（２）に示すように、塗膜３を選択的に露光し、さらに現像することにより、各電極パッド２に対応する領域に開口部４を有するレジスト５を形成する。
つまり、各電極パッド２を収容する開口部４が形成されるように塗膜３に対して部分的に露光を行い、その後現像を行って、各電極パッド２を収容する開口部４を形成する。その結果、各電極パッド２に対応する領域に開口部４を有するレジスト５が得られる。開口部４は、レジスト５を貫通する孔である。露光および現像に関しては、従来法に則して行うことができる。開口部４の最大幅は、通常、塗膜３の膜厚の０．１〜１０倍、好ましくは０．５〜２倍である。
（工程（３））
工程（３）では、開口部４に溶融はんだを加熱しながら充填する。冷却後、図１（３）に示すように、各開口部４にはんだ電極６が形成される。
開口部４に溶融はんだを加熱しながら充填する方法には特に制限はなく、ＩＭＳ法による通常の充填方法を採用することができる。ＩＭＳ法においては、通常、２５０℃以上に溶融はんだを加熱しながら充填を行う。
前述のとおり、本発明のはんだ電極の製造方法においては、前記感光性樹脂組成物が熱により耐熱性の高い構造に変化するベンゾオキサゾール前駆体を含有するので、ＩＭＳ法のように高温のヘッドをレジスト５の表面に押し当てて溶融はんだを充填した場合でも、レジスト５表面のクラックの発生およびただれの発生を抑制できる。
本発明のはんだ電極の製造方法により上記のようにして製造されたはんだ電極は、レジストにクラックやただれを発生させることなく形成されるので、形状等の乱れがなく、目的に適合した電極となる。
前記はんだ電極の製造方法は、工程（３）の後に、さらに、レジスト５を基板１から剥離する工程（４）を有することができる。図１（４）は、工程（３）の後にレジスト５を基板１から剥離した状態を示す。
本発明のはんだ電極の製造方法により製造されたはんだ電極は、図１（３）に示したようにレジスト５と共に利用することもできるし、図１（４）に示したようにレジスト５なしで利用することもできる。
＜積層体の製造方法＞
本発明の第１の積層体の製造方法は、電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有する。
本発明の第２の積層体の製造方法は、電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、工程（３）の後、前記レジストを剥離する工程（４）、工程（４）の後、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有する。
第１および第２の積層体の製造方法における工程（１）〜（３）、および第２の積層体の製造方法における工程（４）は、前記はんだ電極の製造方法における工程（１）〜（５）とそれぞれ実質的に同じである。つまり、第１の積層体の製造方法は、前記はんだ電極の製造方法における工程（１）〜（３）の後に工程（５）を行う方法であり、第２の積層体の製造方法は、前記はんだ電極の製造方法における工程（１）〜（４）の後に工程（５）を行う方法である。
第１および第２の積層体の製造方法においては、前記はんだ電極の製造方法における基板が第１基板に該当する。
第１の積層体の製造方法は、前記工程（１）〜（３）の後に、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電気的接続構造を形成する工程（５）を行う。
図２（５−１）は、第１の積層体の製造方法で製造された積層体１０を示す。積層体１０は、前記工程（１）〜（３）により製造された図１（３）に示す状態のはんだ電極６を介して、前記第１基板１の電極パッド２と、電極パッド１２を有する第２基板１１の電極パッド１２とを接続することにより形成された電気的接続構造を有する。
第２基板１１が有する電極パッド１２は、第１基板１と第２基板１１とを、電極パッドが形成された面を向かい合わせにして対置したとき、第１基板１の電極パッド２と対向する位置に設けられている。第２基板１１の電極パッド１２を、図１（３）に示す状態のはんだ電極６に接触させ、加熱および／または圧着することにより第１基板１の電極パッド２と第２基板１１の電極パッド１２とをはんだ電極６を介して電気的に接続させて、電気的接続構造を形成し、積層体１０が得られる。前記加熱温度は、通常、１００〜３００℃であり、前記圧着時の力は、通常、０．１〜１０ＭＰａである。
図１（３）に示す状態では、第１基板１上にレジスト５が載置されているので、積層体１０は、第１基板１と、はんだ電極６と、第２基板１１と、第１基板１および第２基板１１に挟まれたレジスト５とを有する。
第２の積層体の製造方法は、前記工程（１）〜（４）の後に、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電気的接続構造を形成する工程（５）を行う。
図２（５−２）は、第２の積層体の製造方法で製造された積層体２０を示す。積層体２０は、前記工程（１）〜（４）により製造された図１（４）に示す状態のはんだ電極６を介して、前記第１基板１の電極パッド２と、電極パッド１２を有する第２基板１１の電極パッド１２とを接続することにより形成された電気的接続構造を有する。
第２基板１１の電極パッド１２を、図１（４）に示す状態のはんだ電極６に接触させ、加熱および／または圧着することにより第１基板１の電極パッド２と第２基板１１の電極パッド１２とをはんだ電極６を介して電気的に接続させて、電気的接続構造を形成し、積層体２０が得られる。
図１（４）に示す状態では、第１基板１上にレジスト５が載置されていないので、積層体２０は、第１基板１と、はんだ電極６と、第２基板１１とから形成される。
上述のとおり、本発明の積層体の製造方法により製造される積層体は、第１基板と第２基板との間にレジストを備えていても備えていなくてもよい。積層体１０のようにレジストを備えている場合には、そのレジストはアンダーフィルとして使用される。
本発明の積層体の製造方法により製造された積層体は、ＩＭＳ法により目的に適合した電気的接続構造を有することから、はんだ組成の選択性が広がるため、半導体素子、表示素子、及びパワーデバイス等のさまざまな電子部品に適用可能である。
本発明の積層体の製造方法により製造された積層体は、半導体素子、表示素子、及びパワーデバイス等の電子部品に利用することができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明はこれら実施例に限定されない。以下の実施例等の記載において、「部」は「質量部」の意味で用いる。
１．物性の測定方法
（ポリベンゾオキサゾール前駆体およびアルカリ可溶性樹脂の重量平均分子量（Ｍｗ）の測定方法）
下記条件下でゲルパーミエーションクロマトグラフィー法にてポリベンゾオキサゾール前駆体およびアルカリ可溶性樹脂の重量平均分子量（Ｍｗ）を測定した。
・カラム：東ソー社製カラムのＴＳＫ−ＭおよびＴＳＫ２５００を直列に接続
・溶媒：テトラヒドロフラン
・温度：４０℃
・検出方法：屈折率法
・標準物質：ポリスチレン
・ＧＰＣ装置：東ソー製、装置名「ＨＬＣ-８２２０-ＧＰＣ」
２．レジスト形成用組成物の準備
［合成例１］ポリベンゾオキサゾール前駆体の合成
フラスコ中に、イソフタル酸２０ｇ およびＮ−メチルピロリドン１００ｇ を入れ、フラスコ内容物を５ ℃ に冷却した後、塩化チオニル２９ｇ を滴下し、３０分間反応させて、イソフタル酸クロリドの溶液を得た。
次いで、フラスコにＮ−メチルピロリドン１００ｇ を入れ、ビス（３−アミノ−４−ヒドロキシフェニル）ヘキサフルオロプロパン２６ｇ および１，３−ビス（４−アミノフェノキシ）ベンゼン９ｇを添加し、攪拌溶解した後、ピリジン２０ｇを添加した。溶液の温度を５ ℃ に保持して、この溶液に前記イソフタル酸クロリドの溶液を３０ 分間かけて滴下した後、６０分間攪拌を続け、反応を行った。反応液を３ リットルの水に投入し、生じた析出物を濾別した後、この析出物を純水で洗浄し、ポリベンゾオキサゾール前駆体を得た。ポリベンゾオキサゾール前駆体の重量平均分子量は２０，０００であった。
［合成例２］アルカリ可溶性樹脂の合成
窒素置換した、ドライアイス／メタノール還流器の付いたフラスコ中に、重合開始剤として２，２'−アゾビスイソブチロニトリル５．０ｇ、および重合溶媒としてジエチレングリコールエチルメチルエーテル９０ｇを入れ、攪拌した。得られた溶液に、メタクリル酸１０ｇ、ｐ−イソプロペニルフェノール１５ｇ、トリシクロ〔５．２．１．０２，６〕デカニルメタクリレート２５ｇ、イソボルニルアクリレート２０ｇ、およびｎ−ブチルアクリレート３０ｇを加え、攪拌を開始し、８０℃まで昇温した。その後、８０℃で６時間加熱し、反応を行った。
加熱終了後、反応液を多量のシクロヘキサン中に滴下して、反応生成物を凝固させた。この凝固物を水洗し、該凝固物を凝固物と同質量のテトラヒドロフランに再溶解した後、得られた溶液を多量のシクロヘキサン中に滴下して再度凝固させた。この再溶解および凝固作業を計３回行った後、得られた凝固物を４０℃で４８時間真空乾燥し、アルカリ可溶性樹脂を得た。アルカリ可溶性樹脂の重量平均分子量は１０，０００であった。
［実施例１］感光性樹脂組成物１の調製
前記合成例１で合成したポリベンゾオキサゾール前駆体を１００部、１，１−ビス（４−ヒドロキシフェニル）−１−［４−［１−（４−ヒドロキシフェニル）−１−メチルエチル］フェニル］エタンと１，２−ナフトキノンジアジド−５−スルホン酸との縮合物（前者に対する後者のモル比：２．０）を１０部、Ｎ−メチル−２−ピロリドンを１００部用い、これらを混合、攪拌して均一な溶液を得た。この溶液を、孔径１０μｍのカプセルフィルターでろ過して、感光性樹脂組成物１を調製した。
［調製例１］感光性樹脂組成物２の調製
前記合成例２で合成したアルカリ可溶性樹脂を１００部、ポリエステルアクリレート（商品名「アロニックスＭ−８０６０」、東亞合成（株）製）を５０部、ジフェニル（２，４，６−トリメチルベンゾイル）ホスフィンオキシド（商品名「ＬＵＣＩＲＩＮ ＴＰＯ」、ＢＡＳＦ（株）製）を４部、２，２−ジメトキシ−１，２−ジフェニルエタン−１−オン（商品名「ＩＲＧＡＣＵＲＥ ６５１」、ＢＡＳＦ（株）製）を１９部、プロピレングリコールモノメチルエーテルアセテートを８０部用い、これらを混合、攪拌して均一な溶液を得た。この溶液を、孔径１０μｍのカプセルフィルターでろ過して、感光性樹脂組成物２を調製した。
［実施例２］
シリコン板上に複数の銅電極パッドを有する基板上に、スピンコーターを用いて、実施例１で調製した感光性樹脂組成物１を塗布し、ホットプレートで１２０℃にて５分間加熱し、厚さ２０μｍの塗膜を形成した。次いでアライナー（Ｓｕｓｓ社製、型式「ＭＡ−２００」）を用い、この塗膜に、パターンマスクを介して波長４２０ｎｍの光を照射強度３００ｍＪ／ｃｍ2にて露光した。露光後、塗膜を２．３８質量％テトラメチルアンモニウムハイドロオキサイド水溶液に２４０秒間接触させ、塗膜を流水で洗浄し、現像し、電極パッドに対応する部分に開口部を有するレジスト保持基板を形成した。電子顕微鏡で観察したところ、各開口部の開口は直径３０μｍの円形であり、各開口部の深さは２０μｍであった。また、開口部の最大幅は３０μｍであった。
前記開口部を有するレジスト保持基板を、１質量％硫酸水溶液に２３℃で１分間浸漬した後、水洗、乾燥した。乾燥後の基板の開口部に、ＳＡＣ３０５（製品名、鉛フリー半田、千住金属工業（株））を２５０℃で溶融して得られた溶融はんだを２５０℃に加熱しながら１０分間かけて充填した。溶融はんだ充填後のレジスト保持基板を電子顕微鏡で観察したところ、レジストにはクラックはなく、また、溶融はんだは良好に充填されており、はんだ電極が良好に形成されていることを確認した。
その後、はんだ電極が形成されたレジスト保持基板を、ジメチルスルホキシド９０部、テトラメチルアンモニウムハイドロオキサイド３部及び水７部を混合して得られた溶液に５０℃で２０分間浸漬させて、基板からレジストを剥離した。得られたはんだ電極を備えた基板を水洗し、乾燥した。
別の銅電極パッドを有する基板を、前記銅電極パッドを有する基板に、前記はんだ電極を介して、両者が電気的接続構造をとるように載置した。前記２枚の銅電極パッドを有する基板に、ダイボンダー装置を用いて、両者が圧着するように２５０℃で０．３ＭＰａの圧力を３０秒加え、銅電極パッドを有する基板、はんだ電極、銅電極パッドを有する基板の順からなる積層体を製造した。この積層体を電子顕微鏡で観察したところ、適格な電気的接続構造を有する積層体であることが確認された。
［比較例１］
シリコン板上に複数の銅電極パッドを有する基板上にスピンコーターを用いて、調製例１で調製した感光性樹脂組成物２を塗布し、ホットプレートで１２０℃にて５分間加熱し、厚さ２０μｍの塗膜を形成した。次いでアライナー（Ｓｕｓｓ社製、型式「ＭＡ−２００」）を用い、この塗膜に、パターンマスクを介して、波長４２０ｎｍの光を照射強度３００ｍＪ／ｃｍ2にて露光した。露光後、塗膜を２．３８質量％テトラメチルアンモニウムハイドロオキサイド水溶液に２４０秒間接触させ、塗膜を流水で洗浄し、現像し、電極パッドに対応する部分に開口部を有するレジスト保持基板を形成した。電子顕微鏡で観察したところ、各開口部の開口は直径３０μｍの円形であり、各開口部の深さは２０μｍであった。また、開口部の最大幅は３０μｍであった。
前記開口部を有するレジスト保持基板を、１質量％硫酸水溶液に２３℃で１分間浸漬した後、水洗、乾燥した。乾燥後の基板の開口部に、ＳＡＣ３０５（製品名、鉛フリー半田、千住金属工業（株））を２５０℃で溶融して得られた溶融はんだを２５０℃に加熱しながら１０分間かけて充填した。溶融はんだ充填後のレジスト保持基板を電子顕微鏡で観察したところ、レジストにクラックが発生していることを確認した。また、溶融はんだは良好に充填できなかった。
１、１１ 基板
２、１２ 電極パッド
３ 塗膜
４ 開口部
５ レジスト
６ はんだ電極
１０、２０ 積層体

Claims (13)

  1. 電極パッドを有する基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを充填する工程（３）を有するはんだ電極の製造方法であって、
    前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とするはんだ電極の製造方法。
  2. 前記ベンゾオキサゾール前駆体が、ジカルボン酸を由来とする構造及びジヒドロキシジアミンを由来とする構造を有する請求項１に記載のはんだ電極の製造方法。
  3. 前記ジカルボン酸が、芳香族系ジカルボン酸である請求項２に記載のはんだ電極の製造方法。
  4. 前記ジヒドロキシジアミンが、芳香族系ジアミンである請求項２または３に記載のはんだ電極の製造方法。
  5. 前記感光性樹脂組成物がさらに感光剤を含有する、請求項１〜４のいずれかに記載のはんだ電極の製造方法。
  6. 前記感光剤がナフトキノンジアジド化合物である、請求項５に記載のはんだ電極の製造方法。
  7. さらに、前記レジストを剥離する工程（４）を有する請求項１〜６のいずれかに記載のはんだ電極の製造方法。
  8. 請求項１〜７のいずれかに記載のはんだ電極の製造方法によって製造したはんだ電極。
  9. 電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、
    前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする積層体の製造方法。
  10. 電極パッドを有する第１基板上に感光性樹脂組成物の塗膜を形成する工程（１）、前記塗膜を選択的に露光し、さらに現像することにより、電極パッドに対応する領域に開口部を有するレジストを形成する工程（２）、前記開口部に溶融はんだを加熱しながら充填して、はんだ電極を形成する工程（３）、工程（３）の後、前記レジストを剥離する工程（４）、工程（４）の後、前記はんだ電極を介して、前記第１基板の電極パッドと電極パッドを有する第２基板の電極パッドとの電的接続構造を形成する工程（５）を有する積層体の製造方法であって、
    前記感光性樹脂組成物は、少なくともベンゾオキサゾール前駆体を含有することを特徴とする積層体の製造方法。
  11. 請求項９又は１０のいずれかに記載の積層体の製造方法によって製造した積層体。
  12. 請求項１１に記載の積層体を有する電子部品。
  13. 少なくともベンゾオキサゾール前駆体を含有する射出成形はんだ用感光性樹脂組成物。
JP2017517887A 2015-05-08 2016-04-28 はんだ電極の製造方法およびその用途 Pending JPWO2016181859A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015095670 2015-05-08
JP2015095670 2015-05-08
PCT/JP2016/063365 WO2016181859A1 (ja) 2015-05-08 2016-04-28 はんだ電極の製造方法およびその用途

Publications (1)

Publication Number Publication Date
JPWO2016181859A1 true JPWO2016181859A1 (ja) 2018-02-22

Family

ID=57248867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517887A Pending JPWO2016181859A1 (ja) 2015-05-08 2016-04-28 はんだ電極の製造方法およびその用途

Country Status (6)

Country Link
US (1) US20180129134A1 (ja)
JP (1) JPWO2016181859A1 (ja)
KR (1) KR20180005163A (ja)
CN (1) CN107533991A (ja)
TW (1) TWI681474B (ja)
WO (1) WO2016181859A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937735B2 (en) * 2018-09-20 2021-03-02 International Business Machines Corporation Hybrid under-bump metallization component

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005294827A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続
JP2006056939A (ja) * 2004-08-18 2006-03-02 Sumitomo Electric Ind Ltd 熱可塑性フッ素化ポリベンゾオキサゾール樹脂、その前駆体、成形体、これらの製造方法、及び樹脂組成物
JP2007294954A (ja) * 2006-04-21 2007-11-08 Internatl Business Mach Corp <Ibm> 導電性結合材の充填技術
WO2008111470A1 (ja) * 2007-03-12 2008-09-18 Hitachi Chemical Dupont Microsystems, Ltd. 感光性樹脂組成物、該樹脂組成物を用いたパターン硬化膜の製造方法及び電子部品
JP2012086531A (ja) * 2010-10-22 2012-05-10 Mitsubishi Materials Corp はんだペースト印刷用マスクおよびその製造方法、はんだペースト印刷用装置
JP2013520011A (ja) * 2010-02-16 2013-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板上にはんだバンプを形成するためのマスクを用いない直接ｉｍｓ（射出成形はんだ）
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4487191B2 (ja) * 2004-12-24 2010-06-23 カシオ計算機株式会社 画像処理装置および画像処理プログラム
US20110252312A1 (en) * 2010-04-12 2011-10-13 Google Inc. Real-Time Collaboration in a Hosted Word Processor
JP5955036B2 (ja) * 2012-03-06 2016-07-20 株式会社タムラ製作所 はんだバンプの形成方法
US20160003565A1 (en) * 2014-04-07 2016-01-07 Klint McLean KINGSBURY Post Barrel Plenum Operated Gas Cycling System for Automatic Firearms

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2005294827A (ja) * 2004-03-31 2005-10-20 Internatl Business Mach Corp <Ibm> 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続
JP2006056939A (ja) * 2004-08-18 2006-03-02 Sumitomo Electric Ind Ltd 熱可塑性フッ素化ポリベンゾオキサゾール樹脂、その前駆体、成形体、これらの製造方法、及び樹脂組成物
JP2007294954A (ja) * 2006-04-21 2007-11-08 Internatl Business Mach Corp <Ibm> 導電性結合材の充填技術
WO2008111470A1 (ja) * 2007-03-12 2008-09-18 Hitachi Chemical Dupont Microsystems, Ltd. 感光性樹脂組成物、該樹脂組成物を用いたパターン硬化膜の製造方法及び電子部品
JP2013520011A (ja) * 2010-02-16 2013-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板上にはんだバンプを形成するためのマスクを用いない直接ｉｍｓ（射出成形はんだ）
JP2012086531A (ja) * 2010-10-22 2012-05-10 Mitsubishi Materials Corp はんだペースト印刷用マスクおよびその製造方法、はんだペースト印刷用装置
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法

Also Published As

Publication number Publication date
TW201642367A (zh) 2016-12-01
CN107533991A (zh) 2018-01-02
WO2016181859A1 (ja) 2016-11-17
US20180129134A1 (en) 2018-05-10
TWI681474B (zh) 2020-01-01
KR20180005163A (ko) 2018-01-15

Similar Documents

Publication Publication Date Title
JP5240380B1 (ja) 樹脂組成物、重合体、硬化膜および電子部品
JP5077023B2 (ja) 接着方法およびそれに用いられるポジ型感光性接着剤組成物、並びに電子部品
JP5987984B2 (ja) 樹脂組成物、感光性樹脂組成物、絶縁膜およびその製法ならびに電子部品
TWI403835B (zh) 感光性絕緣樹脂組成物及其硬化物以及具備其之電路基板
JP5444813B2 (ja) 感光性絶縁樹脂組成物および絶縁膜
JP5035240B2 (ja) 感放射線性絶縁樹脂組成物
US20120296053A1 (en) Photosensitive composition, cured film and electronic part
TW200905383A (en) Photosensitive insulating resin composition
JP2008077057A (ja) 感光性絶縁樹脂組成物及びその硬化物並びにそれを備える電子部品
TW201335703A (zh) 感光性樹脂組成物、圖案硬化膜的製造方法以及電子部件
TW200811592A (en) Photosensitive resin composition
JP2010039270A (ja) ポジ型感光性絶縁樹脂組成物
JP5531617B2 (ja) 電極形成方法及び電極
WO2016181859A1 (ja) はんだ電極の製造方法およびその用途
JP6597243B2 (ja) はんだ電極の製造方法およびその用途
JP5673784B2 (ja) 感光性組成物、硬化膜およびその製造方法ならびに電子部品
JP7191622B2 (ja) 感光性樹脂組成物、ドライフィルム、硬化物、および電子部品
JP5293877B1 (ja) 樹脂組成物、重合体、硬化膜および電子部品
JP2007056108A (ja) 感光性絶縁樹脂組成物およびその硬化物
JP6270024B2 (ja) 感光性接着剤組成物、それを用いる半導体装置の製造方法、及び半導体装置
JP2010205807A (ja) 被覆層形成方法
JP7312536B2 (ja) 感光性樹脂組成物、ドライフィルム、硬化物、および電子部品
WO2019146428A1 (ja) はんだ電極の製造方法およびその用途
KR20240054283A (ko) 수지 경화막, 반도체 장치, 및 반도체 장치의 제조 방법
JP2022144173A (ja) 構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200616