KR20180005163A - 땜납 전극의 제조 방법 및 그의 용도 - Google Patents

땜납 전극의 제조 방법 및 그의 용도 Download PDF

Info

Publication number
KR20180005163A
KR20180005163A KR1020177030457A KR20177030457A KR20180005163A KR 20180005163 A KR20180005163 A KR 20180005163A KR 1020177030457 A KR1020177030457 A KR 1020177030457A KR 20177030457 A KR20177030457 A KR 20177030457A KR 20180005163 A KR20180005163 A KR 20180005163A
Authority
KR
South Korea
Prior art keywords
solder
electrode
resist
resin composition
substrate
Prior art date
Application number
KR1020177030457A
Other languages
English (en)
Inventor
준 무카와
세이이치로우 다카하시
코우이치 하세가와
시로우 구스모토
요시카즈 야마구치
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20180005163A publication Critical patent/KR20180005163A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides
    • G03F7/023—Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides
    • G03F7/023—Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G03F7/0233—Macromolecular quinonediazides; Macromolecular additives, e.g. binders characterised by the polymeric binders or the macromolecular additives other than the macromolecular quinonediazides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 충전하는 공정 (3)을 갖는 땜납 전극의 제조 방법으로서, 상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 땜납 전극의 제조 방법이다.
본 발명의 땜납 전극의 제조 방법은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지할 수 있어, 땜납 매입성을 향상시킬 수 있기 때문에, 목적에 적합한 땜납 전극을 확실히 제조할 수 있다.

Description

땜납 전극의 제조 방법 및 그의 용도{METHOD FOR MANUFACTURING SOLDER ELECTRODE AND INTENDED USE THEREOF}
본 발명은, 땜납 전극의 제조 방법, 땜납 전극, 적층체의 제조 방법, 적층체, 전자 부품, 및 감광성 수지 조성물에 관한 것이다.
IMS(인젝션·몰디드·솔더)법은, 땜납 패턴(땜납 범프)을 형성하기 위한 방법의 하나이다. 지금까지, 웨이퍼 등의 기판 상에 땜납 패턴을 형성하는 방법으로서는, 솔더 페이스트법, 도금법 등이 이용되어 왔다. 그러나, 이들의 방법에서는, 땜납 범프의 높이 제어가 어려운데다가, 땜납 조성을 자유롭게 선택할 수 없는 등의 제약이 있었다. 이에 대하여 IMS법에서는 이들의 제약이 없다는 이점이 알려져 있다.
IMS법은, 특허문헌 1∼4에 나타나는 바와 같이, 용융한 땜납을 사출 성형할 수 있는 노즐을 레지스트에 밀착시키면서, 레지스트 패턴간에 땜납을 흘려 넣는 것을 특징으로 하는 방법이다.
일본공개특허공보 평06-055260호 일본공개특허공보 2007-294954호 일본공개특허공보 2007-294959호 일본공표특허공보 2013-520011호
IMS법은, 용융 땜납을 충전하기 위해, 고온, 통상 250℃ 이상으로 가열된 IMS 헤드를 레지스트 표면에 눌러대어 행해진다. 이 때문에, 레지스트 표면에 고열에 의한 부하가 걸려, 레지스트 표면에 크랙이 발생하거나 레지스트의 문드러짐이 발생하거나 하여, 땜납 매입성이 저하한다는 문제가 있었다.
본 발명은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지하여, 땜납 매입성의 향상을 도모할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명의 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 충전하는 공정 (3)을 갖는 땜납 전극의 제조 방법으로서,
상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 한다.
상기 땜납 전극의 제조 방법에 있어서, 상기 벤조옥사졸 전구체가, 디카본산을 유래로 하는 구조 및 디하이드록시디아민을 유래로 하는 구조를 갖는 것이 바람직하고, 또한 상기 디카본산이 방향족계 디카본산인 것이 바람직하고, 상기 디하이드록시디아민이 방향족계 디아민인 것이 바람직하다.
상기 땜납 전극의 제조 방법에 있어서, 상기 감광성 수지 조성물은 추가로 감광제를 함유할 수 있고, 상기 감광제를 나프토퀴논디아지드 화합물로 할 수 있다.
상기 땜납 전극의 제조 방법은, 추가로, 상기 레지스트를 박리하는 공정 (4)를 가질 수 있다.
본 발명의 땜납 전극은, 상기 땜납 전극의 제조 방법에 의해 제조된 땜납 전극이다.
본 발명의 제1 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 제조하는 공정 (3) 및, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서,
상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 한다.
본 발명의 제2 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 형성하는 공정 (3), 공정 (3) 후에, 상기 레지스트를 박리하는 공정 (4), 공정 (4) 후에, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서,
상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 한다.
본 발명의 적층체는, 상기 제1 또는 제2 적층체의 제조 방법에 의해 제조된 적층체이다.
본 발명의 전자 부품은, 상기 적층체를 갖는 전자 부품이다.
본 발명의 사출 성형 땜납용 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유한다.
본 발명의 땜납 전극의 제조 방법은, IMS법 등과 같이, 땜납 충전시에 레지스트가 고열을 받는 경우에 있어서도, 레지스트 표면의 크랙 발생을 방지할 수 있어, 땜납 매입성을 향상시킬 수 있기 때문에, 목적에 적합한 땜납 전극을 적확하게 제조할 수 있다.
본 발명의 적층체의 제조 방법은, IMS법에 의해, 목적에 적합한 땜납 전극을 적확하게 제조할 수 있기 때문에, 전기적 접속 구조를 갖는 적층체를 확실히 제조할 수 있다.
도 1(1)∼(4)는, 본 발명에 따른 땜납 전극의 제조 방법의 각 공정에 있어서의 기판을 포함하는 구조체의 개략 단면도이다.
도 2(5-1) 및 (5-2)는, 본 발명에 따른 적층체의 개략 단면도이다.
(발명을 실시하기 위한 형태)
<땜납 전극의 제조 방법>
본 발명의 땜납 전극의 제조 방법은, 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 상기 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 충전하는 공정 (3)을 갖는 땜납 전극의 제조 방법으로서, 상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 한다.
본 발명의 땜납 전극의 제조 방법은, 상기 공정(1)에서 이용하는 감광성 수지 조성물이 벤조옥사졸 전구체를 함유하는 점이 종래법과 상이하다. 상기 공정 (1)∼(3)에 있어서의 조작은 종래법과 동일하게 행할 수 있다.
이하, 본 발명의 땜납 전극의 제조 방법을, 도 1을 참조하면서 설명한다.
(공정 (1))
공정 (1)에서는, 도 1(1)에 나타내는 바와 같이, 전극 패드(2)를 갖는 기판(1) 상에 감광성 수지 조성물의 도막(3)을 형성한다.
기판(1)은, 예를 들면 반도체 기판, 유리 기판, 실리콘 기판, 그리고 반도체판, 유리판 및 실리콘판의 표면에 각종 금속막 등을 형성하여 형성되는 기판 등이다. 기판(1)은 다수의 전극 패드(2)를 갖고 있다.
도막(3)은, 감광성 수지 조성물을 기판(1)에 도포 등 함으로써 형성된다. 감광성 수지 조성물의 도포 방법으로서는, 특별히 한정되지 않고, 예를 들면, 스프레이법, 롤 코팅법, 스핀 코팅법, 슬릿 다이 도포법, 바 도포법, 잉크젯법을 들 수 있다. 도막(3)의 막두께는, 통상 1∼50㎛, 바람직하게는 5∼200㎛, 보다 바람직하게는 10∼100㎛이다.
상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유한다. 벤조옥사졸 전구체는, 열을 받으면 분자 내에서 반응하여, 급속히 내열성이 있는 구조로 변화한다. 이 때문에, 상기 감광성 수지 조성물로 형성된 레지스트는, IMS법 등의 땜납 충전시에 있어서 고온으로 가열되었을 때, 레지스트에 포함되는 벤조옥사졸 전구체가 급속히 내열성이 있는 구조로 변화하기 때문에 내열성이 향상하고, 그 결과, 레지스트 표면의 크랙 발생이 방지되어, 땜납 매입성이 향상한다고 생각된다.
감광성 수지 조성물로 형성된 도막은 후술의 공정 (2)에 있어서 노광에 의해 가교된다. 그러나, 통상, 노광만으로는 감광성 수지 조성물 중에 포함되는 가교제는 완전하게는 소비되지 않고, 소비되지 않은 가교제가 레지스트에 잔존한다. 이 때문에, 노광된 것만으로는, 레지스트의 가교는 불완전하고, 레지스트의 강도는 충분히 높아져 있지 않다. 종래법과 같이, 이 상태에서 IMS법에 의해 고온의 헤드를 레지스트의 표면에 눌러대어 용융 땜납을 충전한 경우, 레지스트는 IMS 헤드로부터 받는 열을 견디지 못하고, 크랙이나 문드러짐이 발생한다고 생각된다. 이에 대하여, 본 발명의 땜납 전극의 제조 방법에 있어서는, 전술한 바와 같이, 레지스트는 가열에 의해 내열성이 급속히 향상하기 때문에, 크랙이나 문드러짐이 발생하지 않는다.
또한, 벤조옥사졸 전구체를 함유하지 않는 감광성 수지 조성물을 이용하는 종래의 IMS법에 있어서도, 용융 땜납을 한창 충전하고 있는 때에 열에 의해 레지스트 내에서 잔존하는 가교제에 의한 가교 반응이 진행되어, 레지스트가 강화된다고 생각되지만, 감광성 수지 조성물에 사용되는 다관능 아크릴레이트 등의 가교제는 가교 반응 속도가 느리기 때문에, 가교 반응이 충분히 진행되기 전에, IMS 헤드로부터 받는 열에 의해 크랙이나 문드러짐이 발생한다고 생각된다.
벤조옥사졸 전구체로서는, 예를 들면, 디카본산 및 디하이드록시디아민을 원료로 하여 얻어지는 폴리벤조옥사졸 전구체가 적합하게 들어진다. 이러한 벤조옥사졸 전구체는, 디카본산 및 디하이드록시디아민을 반응시켜 얻어지고, 디카본산을 유래로 하는 구조 및 디하이드록시디아민을 유래로 하는 구조, 즉 디카본산 잔기 및 디하이드록시디아민 잔기를 갖는다. 이러한 벤조옥사졸 전구체는, 열을 받았을 때에 특히 내열성이 높은 구조가 되기 때문에, 이 벤조옥사졸 전구체를 포함하는 본 발명의 감광성 수지 조성물로부터 얻어진 레지스트는, 고열을 받은 경우에 있어서, 표면의 크랙 발생을 보다 효과적으로 방지할 수 있다.
상기 디카본산으로서는, 이소프탈산, 테레프탈산, 2,2-비스(4-카복시페닐)헥사플루오로프로판, 4,4'-비페닐디카본산, 4,4'-디카복시디페닐에테르, 4,4'-디카복시테트라페닐실란, 비스(4-카복시페닐)술폰, 2,2-비스(p-카복시페닐)프로판, 5-tert-부틸이소프탈산, 5-브로모이소프탈산, 5-플루오로이소프탈산, 5-클로로이소프탈산, 2,6-나프탈렌디카본산 등의 방향족계 디카본산, 1, 2-사이클로부탄디카본산, 1,4-사이클로헥산디카본산, 1,3-사이클로펜탄디카본산, 옥살산, 말론산, 숙신산 등의 지방족계 디카본산 등을 들 수 있다. 이들은 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 이들 중에서 내열성의 점에서 방향족계 디카본산이 바람직하다.
상기 디하이드록시디아민으로서는, 3,3'-디아미노-4,4'-디하이드록시비페닐, 4,4'-디아미노-3,3'-디하이드록시비페닐, 비스(3-아미노-4-하이드록시페닐)프로판, 비스(4-아미노-3-하이드록시페닐)프로판, 비스(3-아미노-4-하이드록시페닐)술폰, 비스(4-아미노-3-하이드록시페닐)술폰, 비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판, 비스(4-아미노-3-하이드록시페닐)헥사플루오로프로판, 비스(3-아미노-4-하이드록시페닐)프로판, 비스(4-아미노-3-하이드록시페닐)프로판, 4,6-디아미노레조르시놀, 4,5-디아미노레조르시놀, 비스(4-아미노-3-카복시페닐)메탄 등의 방향족계 디아민을 들 수 있다. 방향족계 디아민을 사용함으로써, 내열성이 양호한, 폴리벤조옥사졸 전구체가 얻어진다.
벤조옥사졸 전구체의, 겔 투과 크로마토그래피법으로 측정된 폴리스티렌 환산의 중량 평균 분자량(Mw)으로서는, 3,000∼200,000이 바람직하고, 5,000∼100,000이 보다 바람직하다.
상기 감광성 수지 조성물에 있어서의 벤조옥사졸 전구체의 함유량은, 당해 조성물 중에 포함되는 전체 고형분을 100질량％로 하면, 통상, 50질량％ 이상, 바람직하게는 60∼95질량％, 보다 바람직하게는 70∼90질량％이다.
상기 감광성 수지 조성물은, 벤조옥사졸 전구체 이외에, 종래법에서 이용되는 감광성 수지 조성물에 통상 함유되는 성분을 함유할 수 있다.
상기 감광성 수지 조성물은, 포지티브형이라도 네거티브형이라도 좋다. 상기 감광성 수지 조성물이 포지티브형인지 네거티브형인지는, 감광성 수지 조성물에 포함되는 감광제의 종류에 의해 결정된다. 상기 감광성 수지 조성물은, 포지티브형인 경우는, 감광제로서 나프토퀴논디아지드를 필수 성분으로서 포함하고, 네거티브형인 경우는, 감광제로서 광산 발생제 및, 양이온계 가교제를 필수 성분으로서 포함한다.
상기 나프토퀴논디아지드 화합물을 함유하는 도막은 알칼리성 현상액에 대하여 난용(難溶)이지만, 나프토퀴논디아지드 화합물은, 광 조사에 의해 퀴논디아지드기가 분해하여 카복실기를 발생시켜, 알칼리 이용(易溶)이 된다. 따라서, 나프토퀴논디아지드 화합물을 함유하는 도막은, 광 조사에 의해 알칼리 난용성으로부터 알칼리 이용성으로 변화한다.
상기 나프토퀴논디아지드 화합물은, 페놀성 수산기를 1개 이상 갖는 화합물과, 1,2-나프토퀴논디아지드-4-술폰산 또는 1,2-나프토퀴논디아지드-5-술폰산의 에스테르 화합물이다.
나프토퀴논디아지드 화합물로서는, 예를 들면, 4,4'-디하이드록시디페닐메탄, 4,4'-디하이드록시디페닐에테르, 2,3,4-트리하이드록시벤조페논, 2,3,4,4'-테트라하이드록시벤조페논, 2,3,4,2',4'-펜타하이드록시벤조페논, 트리스(4-하이드록시페닐)메탄, 트리스(4-하이드록시페닐)에탄, 1,1-비스(4-하이드록시페닐)-1-페닐 에탄, 1,3-비스[1-(4-하이드록시페닐)-1-메틸에틸]벤젠, 1,4-비스[1-(4-하이드록시페닐)-1-메틸에틸]벤젠, 4,6-비스[1-(4-하이드록시페닐)-1-메틸에틸]-1,3-디하이드록시벤젠, 1,1-비스(4-하이드록시페닐)-1-[4-[1-(4-하이드록시페닐)-1-메틸에틸]페닐]에탄 등과, 1,2-나프토퀴논디아지드-4-술폰산 또는 1,2-나프토퀴논디아지드-5-술폰산의 에스테르 화합물을 들 수 있다.
나프토퀴논디아지드 화합물은 1종 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
상기 광산 발생제는, 광 조사에 의해 산을 형성하는 화합물이다. 이 산이 양이온계 가교제의 양이온 반응성기에 작용함으로써 가교 구조를 형성하기 때문에, 광산 발생제 및 양이온계 가교제를 포함하는 도막은 광 조사에 의해 알칼리성 현상액에 대하여 난용이 된다.
광산 발생제로서는, 예를 들면, 오늄염 화합물, 할로겐 함유 화합물, 술폰 화합물, 술폰산 화합물, 술폰이미드 화합물, 디아조메탄 화합물을 들 수 있다. 이들 중에서는, 신장 물성이 우수한 경화막을 형성할 수 있는 점에서, 오늄염 화합물, 할로겐 함유 화합물이 바람직하다.
오늄염 화합물로서는, 예를 들면, 요오도늄염, 술포늄염, 포스포늄염, 디아조늄염, 피리디늄염을 들 수 있다. 바람직한 오늄염의 구체적인 예로서는, 디페닐요오도늄트리플루오로메탄술포네이트, 디페닐요오도늄p-톨루엔술포네이트, 디페닐요오도늄헥사플루오로안티모네이트, 디페닐요오도늄헥사플루오로포스페이트, 디페닐요오도늄테트라플루오로보레이트, 트리페닐술포늄트리플리오로메탄술포네이트, 트리페닐술포늄p-톨루엔술포네이트, 트리페닐술포늄헥사플루오로안티모네이트, 4-t-부틸페닐·디페닐술포늄트리플루오로메탄술포네이트, 4-t-부틸페닐·디페닐술포늄p-톨루엔술포네이트, 4,7-디-n-부톡시나프틸테트라하이드로티오페늄트리플리오로메탄술포네이트, 4-(페닐티오)페닐디페닐술포늄트리스(펜타플루오로에틸)트리플루오로포스페이트를 들 수 있다.
할로겐 함유 화합물로서는, 예를 들면, 할로알킬기 함유 탄화수소 화합물, 할로알킬기 함유 복소환식 화합물을 들 수 있다. 바람직한 할로겐 함유 화합물의 구체적인 예로서는, 1,10-디브로모-n-데칸, 1,1-비스(4-클로로페닐)-2,2,2-트리클로로에탄, 페닐-비스(트리클로로메틸)-s-트리아진, 4-메톡시페닐-비스(트리클로로메틸)-s-트리아진, 스티릴비스(트리클로로메틸)-s-트리아진, 나프틸비스(트리클로로메틸)-s-트리아진 등의 s-트리아진 유도체를 들 수 있다.
술폰 화합물로서는, 예를 들면, β-케토술폰 화합물, β-술포닐술폰 화합물 및 이들 화합물의 α-디아조 화합물을 들 수 있다. 바람직한 술폰 화합물의 구체적인 예로서는, 4-트리스펜아실술폰, 메시틸펜아실술폰, 비스(펜아실술포닐)메탄을 들 수 있다.
술폰산 화합물로서는, 예를 들면, 알킬술폰산 에스테르류, 할로알킬술폰산 에스테르류, 아릴술폰산 에스테르류, 이미노술포네이트류를 들 수 있다. 바람직한 술폰산 화합물의 구체적인 예로서는, 벤조인토실레이트, 피로갈롤트리스트리플루오로메탄술포네이트, o-니트로벤질트리플루오로메탄술포네이트, o-니트로벤질p-톨루엔술포네이트를 들 수 있다.
술폰이미드 화합물로서는, 예를 들면, N-(트리플루오로메틸술포닐옥시)숙신이미드, N-(트리플루오로메틸술포닐옥시)프탈이미드, N-(트리플루오로메틸술포닐옥시)디페닐말레이미드, N-(트리플루오로메틸술포닐옥시)바이사이클로[2.2.1]헵토-5-엔-2,3-디카복시이미드, N-(트리플루오로메틸술포닐옥시)나프틸이미드를 들 수 있다.
디아조메탄 화합물로서는, 예를 들면, 비스(트리플루오로메틸술포닐)디아조메탄, 비스(사이클로헥실술포닐)디아조메탄, 비스(페닐술포닐)디아조메탄을 들 수 있다.
광산 발생제는 1종 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
상기 양이온계 가교제는, 가교 성분(경화 성분)으로서 작용한다. 양이온계 가교제로서는, 예를 들면, 알킬에테르화된 아미노기를 2개 이상 갖는 화합물(이하 「아미노기 함유 화합물」이라고도 함), 옥시란환 함유 화합물, 옥세탄환 함유 화합물, 이소시아네이트기 함유 화합물(블록화된 것을 포함함), 알데히드기 함유 페놀 화합물, 메틸올기 함유 페놀 화합물을 들 수 있다. 단, 옥시란환 함유 화합물로부터는, 에폭시기를 갖는 실란 커플링제는 제외되고, 이소시아네이트기 함유 화합물로부터는, 이소시아네이트기를 갖는 실란 커플링제는 제외된다.
알킬에테르화된 아미노기로서는, 예를 들면, 하기식으로 나타나는 기를 들 수 있다.
Figure pct00001
(식 중, R11은 메틸렌기 또는 알킬렌기를 나타내고, R12는 알킬기를 나타냄)
아미노기 함유 화합물로서는, 예를 들면, (폴리)메틸올화 멜라민, (폴리)메틸올화 글리콜우릴, (폴리)메틸올화 벤조구아나민, (폴리)메틸올화 우레아 등의 질소 화합물 중의 활성 메틸올기(CH2OH기)의 일부 또는 전부(적어도 2개)가 알킬에테르화된 화합물을 들 수 있다. 여기에서, 알킬에테르를 구성하는 알킬기로서는, 예를 들면, 메틸기, 에틸기, 부틸기를 들 수 있고, 이들은 서로 동일해도 좋고, 상이해도 좋다. 또한, 알킬에테르화되어 있지 않은 메틸올기는, 1분자 내에서 자기 축합 하고 있어도 좋고, 2분자 사이에서 축합하여, 그 결과, 올리고머 성분이 형성되어 있어도 좋다. 구체적으로는, 헥사메톡시메틸멜라민, 헥사부톡시메틸멜라민, 테트라메톡시메틸글리콜우릴, 테트라부톡시메틸글리콜우릴 등을 이용할 수 있다.
옥시란환 함유 화합물로서는, 분자 내에 옥시란환이 함유되어 있으면 좋고, 특별히 한정되지 않지만, 예를 들면, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 비스페놀형 에폭시 수지, 트리스페놀형 에폭시 수지, 테트라 페놀형 에폭시 수지, 페놀-자일렌형 에폭시 수지, 나프톨-자일렌형 에폭시 수지, 페놀-나프톨형 에폭시 수지, 페놀-디사이클로펜타디엔형 에폭시 수지, 지환식 에폭시 수지, 지방족 에폭시 수지를 들 수 있다.
옥시란환 함유 화합물의 구체적인 예로서는, 예를 들면, 레조르시놀디글리시딜에테르, 펜타에리트리톨글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 페닐글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌/폴리에틸렌글리콜디글리시딜에테르, 프로필렌/폴리프로필렌글리콜디글리시딜에테르, 1,6-헥산디올디글리시딜에테르, 소르비톨폴리글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 트리메틸올프로판트리글리시딜에테르를 들 수 있다.
옥세탄환 함유 화합물로서는, 분자 내에 옥세탄환이 함유되어 있으면 좋고, 특별히 한정되지 않지만, 예를 들면, 식 (d-1)∼(d-3)로 나타나는 화합물을 들 수 있다.
Figure pct00002
식 (d-1)∼(d-3) 중, A는, 직접 결합, 또는 메틸렌기, 에틸렌기, 프로필렌기등의 알킬렌기를 나타내고; R은, 메틸기, 에틸기, 프로필기 등의 알킬기를 나타내고; R1은, 메틸렌기, 에틸렌기, 프로필렌기 등의 알킬렌기를 나타내고; R2는, 메틸기, 에틸기, 프로필기, 헥실기 등의 알킬기, 페닐기, 자일릴기 등의 아릴기, 하기식으로 나타나는 기(식 중, R 및 R1은, 각각 식 (d-1)∼(d-3) 중의 R 및 R1과 동일한 의미임),
Figure pct00003
하기식 (ⅰ)로 나타나는 디메틸실록산 잔기, 메틸렌기, 에틸렌기, 프로필렌기 등의 알킬렌기, 페닐렌기, 하기식 (ⅱ)∼(ⅵ)으로 나타나는 기를 나타내고; ⅰ은 R2의 가수에 동등하게, 1∼4의 정수이다. 또한, 하기식 (ⅰ)∼(ⅵ)에 있어서의 「*」는, 결합 부위를 나타낸다.
Figure pct00004
식 (ⅰ) 및 (ⅱ) 중, x 및 y는, 각각 독립적으로 0∼50의 정수이다. 식 (ⅲ) 중, Z는, 직접 결합, 또는 -O-, -CH2-, -C(CH3)2-, -C(CF3)2-, -CO- 혹은 -SO2-로 나타나는 2가의 기이다.
식 (d-1)∼(d-3)로 나타나는 화합물의 구체적인 예로서는, 예를 들면, 1,4-비스｛[(3-에틸옥세탄-3-일)메톡시]메틸｝벤젠(상품명 「OXT-121」, 도아고세이사 제조), 3-에틸-3-｛[(3-에틸옥세탄-3-일)메톡시]메틸｝옥세탄(상품명 「OXT-221」, 도아고세이사 제조), 4,4'-비스[(3-에틸-3-옥세타닐)메톡시메틸]비페닐(우베코산 제조, 상품명 「ETERNACOLL OXBP」), 비스〔(3-에틸-3-옥세타닐메톡시)메틸-페닐〕에테르, 비스〔(3-에틸-3-옥세타닐메톡시)메틸-페닐〕프로판, 비스〔(3-에틸-3-옥세타닐메톡시)메틸-페닐〕술폰, 비스〔(3-에틸-3-옥세타닐메톡시)메틸-페닐〕케톤, 비스〔(3-에틸-3-옥세타닐메톡시)메틸-페닐〕헥사플루오로프로판, 트리〔(3-에틸-3-옥세타닐메톡시)메틸〕벤젠, 테트라〔(3-에틸-3-옥세타닐메톡시)메틸〕벤젠, 하기식 (d-a)∼(d-d)로 나타나는 화합물을 들 수 있다.
Figure pct00005
또한, 이들 화합물 이외에, 고분자량의 다가 옥세탄환을 갖는 화합물을 이용할 수 있다. 예를 들면, 옥세탄올리고머(상품명 「Oligo-OXT」, 도아고세이사 제조), 식 (d-e)∼(d-g)로 나타나는 화합물을 들 수 있다.
Figure pct00006
식 (d-e)∼(d-g) 중, p, q 및 s는, 각각 독립적으로 0∼10000의 정수이고, 바람직하게는 1∼10의 정수이다. 식 (d-f) 중, Y는 에틸렌기, 프로필렌기 등의 알킬렌기, 또는 -CH2-Ph-CH2-로 나타나는 기(식 중, Ph는 페닐렌기를 나타냄)이다.
양이온계 가교제는 1종 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
(공정 (2))
공정 (2)에서는, 도 1(2)에 나타내는 바와 같이, 도막(3)을 선택적으로 노광하고, 추가로 현상함으로써, 각 전극 패드(2)에 대응하는 영역에 개구부(4)를 갖는 레지스트(5)를 형성한다.
즉, 각 전극 패드(2)를 수용하는 개구부(4)가 형성되도록 도막(3)에 대하여 부분적으로 노광을 행하고, 그 후 현상을 행하여, 각 전극 패드(2)를 수용하는 개구부(4)를 형성한다. 그 결과, 각 전극 패드(2)에 대응하는 영역에 개구부(4)를 갖는 레지스트(5)가 얻어진다. 개구부(4)는, 레지스트(5)를 관통하는 구멍이다. 노광 및 현상에 관해서는, 종래법에 준거하여 행할 수 있다. 개구부(4)의 최대폭은, 통상, 도막(3)의 막두께의 0.1∼10배, 바람직하게는 0.5∼2배이다.
(공정 (3))
공정 (3)에서는, 개구부(4)에 용융 땜납을 가열하면서 충전한다. 냉각 후, 도 1(3)에 나타내는 바와 같이, 각 개구부(4)에 땜납 전극(6)이 형성된다.
개구부(4)에 용융 땜납을 가열하면서 충전하는 방법에는 특별히 제한은 없고, IMS법에 의한 통상의 충전 방법을 채용할 수 있다. IMS법에 있어서는, 통상, 250℃ 이상으로 용융 땜납을 가열하면서 충전을 행한다.
전술한 바와 같이, 본 발명의 땜납 전극의 제조 방법에 있어서는, 상기 감광성 수지 조성물이 열에 의해 내열성이 높은 구조로 변화하는 벤조옥사졸 전구체를 함유하기 때문에, IMS법과 같이 고온의 헤드를 레지스트(5)의 표면에 눌러대어 용융 땜납을 충전한 경우에도, 레지스트(5) 표면의 크랙의 발생 및 문드러짐의 발생을 억제할 수 있다.
본 발명의 땜납 전극의 제조 방법에 의해 상기와 같이 하여 제조된 땜납 전극은, 레지스트에 크랙이나 문드러짐을 발생시키는 일 없이 형성되기 때문에, 형상 등의 흐트러짐이 없고, 목적에 적합한 전극이 된다.
상기 땜납 전극의 제조 방법은, 공정 (3) 후에, 추가로 레지스트(5)를 기판(1)으로부터 박리하는 공정 (4)를 가질 수 있다. 도 1(4)는, 공정 (3) 후에 레지스트(5)를 기판(1)으로부터 박리한 상태를 나타낸다.
본 발명의 땜납 전극의 제조 방법에 의해 제조된 땜납 전극은, 도 1(3)에 나타낸 바와 같이 레지스트(5)와 함께 이용할 수도 있고, 도 1(4)에 나타낸 바와 같이 레지스트(5) 없이 이용할 수도 있다.
＜적층체의 제조 방법＞
본 발명의 제1 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 형성하는 공정 (3), 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서, 상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유한다.
본 발명의 제2 적층체의 제조 방법은, 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 형성하는 공정 (3), 공정(3) 후, 상기 레지스트를 박리하는 공정 (4), 공정 (4) 후, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서, 상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유한다.
제1 및 제2 적층체의 제조 방법에 있어서의 공정 (1)∼(3) 및, 제2 적층체의 제조 방법에 있어서의 공정 (4)는, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(5)와 각각 실질적으로 동일하다. 즉, 제1 적층체의 제조 방법은, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(3) 후에 공정 (5)를 행하는 방법이고, 제2 적층체의 제조 방법은, 상기 땜납 전극의 제조 방법에 있어서의 공정 (1)∼(4) 후에 공정 (5)를 행하는 방법이다.
제1 및 제2 적층체의 제조 방법에 있어서는, 상기 땜납 전극의 제조 방법에 있어서의 기판이 제1 기판에 해당한다.
제1 적층체의 제조 방법은, 상기 공정 (1)∼(3) 후에, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (5)를 행한다.
도 2(5-1)은, 제1 적층체의 제조 방법으로 제조된 적층체(10)를 나타낸다. 적층체(10)는, 상기 공정 (1)∼(3)에 의해 제조된 도 1(3)에 나타내는 상태의 땜납 전극(6)을 개재하여, 상기 제1 기판(1)의 전극 패드(2)와, 전극 패드(12)를 갖는 제2 기판(11)의 전극 패드(12)를 접속함으로써 형성된 전기적 접속 구조를 갖는다.
제2 기판(11)이 갖는 전극 패드(12)는, 제1 기판(1)과 제2 기판(11)을, 전극 패드가 형성된 면을 마주보게 하여 대치했을 때, 제1 기판(1)의 전극 패드(2)와 대향하는 위치에 형성되어 있다. 제2 기판(11)의 전극 패드(12)를, 도 1(3)에 나타내는 상태의 땜납 전극(6)에 접촉시켜, 가열 및/또는 압착함으로써 제1 기판(1)의 전극 패드(2)와 제2 기판(11)의 전극 패드(12)를 땜납 전극(6)을 개재하여 전기적으로 접속시켜, 전기적 접속 구조를 형성하여, 적층체(10)가 얻어진다. 상기 가열 온도는, 통상, 100∼300℃이고, 상기 압착시의 힘은, 통상, 0.1∼10㎫이다.
도 1(3)에 나타내는 상태에서는, 제1 기판(1) 상에 레지스트(5)가 올려놓아져 있기 때문에, 적층체(10)는, 제1 기판(1)과, 땜납 전극(6)과, 제2 기판(11)과, 제1 기판(1) 및 제2 기판(11)에 끼워진 레지스트(5)를 갖는다.
제2 적층체의 제조 방법은, 상기 공정 (1)∼(4) 후에, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전기적 접속 구조를 형성하는 공정 (5)를 행한다.
도 2(5-2)는, 제2 적층체의 제조 방법으로 제조된 적층체(20)를 나타낸다. 적층체(20)는, 상기 공정 (1)∼(4)에 의해 제조된 도 1(4)에 나타내는 상태의 땜납 전극(6)을 개재하여, 상기 제1 기판(1)의 전극 패드(2)와, 전극 패드(12)를 갖는 제2 기판(11)의 전극 패드(12)를 접속함으로써 형성된 전기적 접속 구조를 갖는다.
제2 기판(11)의 전극 패드(12)를, 도 1(4)에 나타내는 상태의 땜납 전극(6)에 접촉시켜, 가열 및/또는 압착함으로써 제1 기판(1)의 전극 패드(2)와 제2 기판(11)의 전극 패드(12)를 땜납 전극(6)을 개재하여 전기적으로 접속시켜, 전기적 접속 구조를 형성하여, 적층체(20)가 얻어진다.
도 1(4)에 나타내는 상태에서는, 제1 기판(1) 상에 레지스트(5)가 올려놓아져 있지 않기 때문에, 적층체(20)는, 제1 기판(1)과, 땜납 전극(6)과, 제2 기판(11)으로 형성된다.
전술한 바와 같이, 본 발명의 적층체의 제조 방법에 의해 제조되는 적층체는, 제1 기판과 제2 기판의 사이에 레지스트를 구비하고 있어도 구비하고 있지 않아도 좋다. 적층체(10)와 같이 레지스트를 구비하고 있는 경우에는, 그 레지스트는 언더 필로서 사용된다.
본 발명의 적층체의 제조 방법에 의해 제조된 적층체는, IMS법에 의해 목적에 적합한 전기적 접속 구조를 갖는 점에서, 땜납 조성의 선택성이 넓어지기 때문에, 반도체 소자, 표시 소자 및, 파워 디바이스 등의 다양한 전자 부품에 적용 가능하다.
본 발명의 적층체의 제조 방법에 의해 제조된 적층체는, 반도체 소자, 표시 소자 및, 파워 디바이스 등의 전자 부품에 이용할 수 있다.
실시예
이하, 본 발명을 실시예에 기초하여 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다. 이하의 실시예 등의 기재에 있어서, 「부」는 「질량부」의 의미로 이용한다.
1. 물성의 측정 방법
(폴리벤조옥사졸 전구체 및 알칼리 가용성 수지의 중량 평균 분자량(Mw)의 측정 방법)
하기 조건하에서 겔 투과 크로마토그래피법으로 폴리벤조옥사졸 전구체 및 알칼리 가용성 수지의 중량 평균 분자량(Mw)을 측정했다.
·칼럼: 토소사 제조 칼럼의 TSK-M 및 TSK2500을 직렬로 접속
·용매: 테트라하이드로푸란
·온도: 40℃
·검출 방법: 굴절률법
·표준 물질: 폴리스티렌
·GPC 장치: 토소 제조, 장치명 「HLC-8220-GPC」
2. 레지스트 형성용 조성물의 준비
[합성예 1] 폴리벤조옥사졸 전구체의 합성
플라스크 중에, 이소프탈산 20g 및 N-메틸피롤리돈 100g을 넣고, 플라스크 내용물을 5℃로 냉각한 후, 염화 티오닐 29g을 적하하고, 30분간 반응시켜, 이소프탈산 염화물의 용액을 얻었다.
이어서, 플라스크에 N-메틸피롤리돈 100g을 넣고, 비스(3-아미노-4-하이드록시페닐)헥사플루오로프로판 26g 및 1,3-비스(4-아미노페녹시)벤젠 9g을 첨가하여, 교반 용해한 후, 피리딘 20g을 첨가했다. 용액의 온도를 5℃로 보지(保持)하여, 이 용액에 상기 이소프탈산 염화물의 용액을 30분간 걸쳐 적하한 후, 60분간 교반을 계속하여, 반응을 행했다. 반응액을 3리터의 물에 투입하여, 발생한 석출물을 여별(濾別)한 후, 이 석출물을 순수로 세정하여, 폴리벤조옥사졸 전구체를 얻었다. 폴리벤조옥사졸 전구체의 중량 평균 분자량은 20,000이었다.
[합성예 2] 알칼리 가용성 수지의 합성
질소 치환한 드라이아이스/메탄올 환류기가 있는 플라스크 중에, 중합 개시제로서 2,2'-아조비스이소부티로니트릴 5.0g 및, 중합 용매로서 디에틸렌글리콜에틸메틸에테르 90g을 넣고, 교반했다. 얻어진 용액에, 메타크릴산 10g, p-이소프로페닐페놀 15g, 트리사이클로〔5.2.1.02,6〕데카닐메타크릴레이트 25g, 이소보르닐아크릴레이트 20g 및, n-부틸아크릴레이트 30g을 넣고 교반을 개시하여, 80℃까지 승온했다. 그 후, 80℃에서 6시간 가열했다.
가열 종료후, 반응액을 다량의 사이클로헥산 중에 적하하여, 반응 생성물을 응고시켰다. 이 응고물을 수세(水洗)하고, 당해 응고물을 응고물과 동 질량의 테트라하이드로푸란에 재용해한 후, 얻어진 용액을 다량의 사이클로헥산 중에 적하하여 재차 응고시켰다. 이 재용해 및 응고 작업을 합계 3회 행한 후, 얻어진 응고물을 40℃에서 48시간 진공 건조하여, 알칼리 가용성 수지를 얻었다. 알칼리 가용성 수지의 중량 평균 분자량은 10,000이었다.
[실시예 1] 감광성 수지 조성물 1의 조제
상기 합성예 1에서 합성한 폴리벤조옥사졸 전구체를 100부, 1,1-비스(4-하이드록시페닐)-1-[4-[1-(4-하이드록시페닐)-1-메틸에틸]페닐]에탄과 1,2-나프토퀴논디아지드-5-술폰산의 축합물(전자에 대한 후자의 몰비: 2.0)을 10부, N-메틸-2-피롤리돈을 100부 이용하여, 이들을 혼합, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 1을 조제했다.
[조제예 1] 감광성 수지 조성물 2의 조제
상기 합성예 2에서 합성한 알칼리 가용성 수지를 100부, 폴리에스테르아크릴레이트(상품명 「아로닉스 M-8060」, 도아고세이(주) 제조)를 50부, 디페닐(2,4,6-트리메틸벤조일)포스핀옥사이드(상품명 「LUCIRIN TPO」, BASF(주) 제조)를 4부, 2,2-디메톡시-1,2-디페닐에탄-1-온(상품명 「IRGACURE 651」, BASF(주) 제조)을 19부, 프로필렌글리콜모노메틸에테르아세테이트를 80부 이용하여, 이들을 혼합, 교반하여 균일한 용액을 얻었다. 이 용액을, 공경 10㎛의 캅셀 필터로 여과하여, 감광성 수지 조성물 2를 조제했다.
[실시예 2]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에, 스핀 코터를 이용하여, 조제예 1에서 조제한 감광성 수지 조성물 1을 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 20㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여, 이 도막에, 패턴 마스크를 개재하여 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄 하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 20㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지한 후, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(제품명, 납 프리 땜납, 센쥬 긴조쿠고교(주))을 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에는 크랙은 없고, 또한, 용융 땜납은 양호하게 충전되어 있고, 땜납 전극이 양호하게 형성되어 있는 것을 확인했다.
그 후, 땜납 전극이 형성된 레지스트 보지 기판을, 디메틸술폭사이드 90부, 테트라메틸암모늄하이드로옥사이드 3부 및 물 7부를 혼합하여 얻어진 용액에 50℃에서 20분간 침지시켜, 기판으로부터 레지스트를 박리했다. 얻어진 땜납 전극을 갖춘 기판을 수세하고, 건조했다.
다른 구리 전극 패드를 갖는 기판을, 상기 구리 전극 패드를 갖는 기판에, 상기 땜납 전극을 개재하여, 양자가 전기적 접속 구조를 취하도록 올려놓았다. 상기 2매의 구리 전극 패드를 갖는 기판에, 다이본더 장치를 이용하여, 양자가 압착하도록 250℃에서 0.3㎫의 압력을 30초 가하여, 구리 전극 패드를 갖는 기판, 땜납 전극, 구리 전극 패드를 갖는 기판의 순서로 이루어지는 적층체를 제조했다. 이 적층체를 전자 현미경으로 관찰한 바, 적격인 전기적 접속 구조를 갖는 적층체인 것이 확인되었다.
[비교예 1]
실리콘판 상에 복수의 구리 전극 패드를 갖는 기판 상에 스핀 코터를 이용하여, 조제예 1에서 조제한 감광성 수지 조성물 2를 도포하고, 핫 플레이트에서 120℃로 5분간 가열하여, 두께 20㎛의 도막을 형성했다. 그 다음에 얼라이너(Suss사 제조, 형식 「MA-200」)를 이용하여, 이 도막에, 패턴 마스크를 개재하여, 파장 420㎚의 빛을 조사 강도 300mJ/㎠로 노광했다. 노광 후, 도막을 2.38질량％ 테트라메틸암모늄하이드로옥사이드 수용액에 240초간 접촉시켜, 도막을 유수로 세정하고, 현상하여, 전극 패드에 대응하는 부분에 개구부를 갖는 레지스트 보지 기판을 형성했다. 전자 현미경으로 관찰한 바, 각 개구부의 개구는 직경 30㎛의 원형이고, 각 개구부의 깊이는 20㎛였다. 또한, 개구부의 최대폭은 30㎛였다.
상기 개구부를 갖는 레지스트 보지 기판을, 1질량％ 황산 수용액에 23℃에서 1분간 침지한 후, 수세, 건조했다. 건조 후의 기판의 개구부에, SAC305(제품명, 납 프리 땜납, 센쥬 긴조쿠고교(주))를 250℃에서 용융하여 얻어진 용융 땜납을 250℃로 가열하면서 10분간 걸쳐 충전했다. 용융 땜납 충전 후의 레지스트 보지 기판을 전자 현미경으로 관찰한 바, 레지스트에 크랙이 발생하고 있는 것을 확인했다. 또한, 용융 땜납은 양호하게 충전할 수 없었다.
1, 11 : 기판
2, 12 : 전극 패드
3 : 도막
4 : 개구부
5 : 레지스트
6 : 땜납 전극
10, 20 : 적층체

Claims (13)

  1. 전극 패드를 갖는 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 충전하는 공정 (3)을 갖는 땜납 전극의 제조 방법으로서,
    상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 하는 땜납 전극의 제조 방법.
  2. 제1항에 있어서,
    상기 벤조옥사졸 전구체가, 디카본산을 유래로 하는 구조 및 디하이드록시디아민을 유래로 하는 구조를 갖는 땜납 전극의 제조 방법.
  3. 제2항에 있어서,
    상기 디카본산이, 방향족계 디카본산인 땜납 전극의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 디하이드록시디아민이, 방향족계 디아민인 땜납 전극의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 감광성 수지 조성물이 추가로 감광제를 함유하는, 땜납 전극의 제조 방법.
  6. 제5항에 있어서,
    상기 감광제가 나프토퀴논디아지드 화합물인, 땜납 전극의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    추가로, 상기 레지스트를 박리하는 공정 (4)를 갖는 땜납 전극의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 기재된 땜납 전극의 제조 방법에 의해 제조한 땜납 전극.
  9. 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 형성하는 공정 (3), 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서,
    상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 하는 적층체의 제조 방법.
  10. 전극 패드를 갖는 제1 기판 상에 감광성 수지 조성물의 도막을 형성하는 공정 (1), 상기 도막을 선택적으로 노광하고, 추가로 현상함으로써, 전극 패드에 대응하는 영역에 개구부를 갖는 레지스트를 형성하는 공정 (2), 상기 개구부에 용융 땜납을 가열하면서 충전하여, 땜납 전극을 형성하는 공정 (3), 공정 (3) 후, 상기 레지스트를 박리하는 공정 (4), 공정 (4) 후, 상기 땜납 전극을 개재하여, 상기 제1 기판의 전극 패드와 전극 패드를 갖는 제2 기판의 전극 패드의 전적 접속 구조를 형성하는 공정 (5)를 갖는 적층체의 제조 방법으로서,
    상기 감광성 수지 조성물은, 적어도 벤조옥사졸 전구체를 함유하는 것을 특징으로 하는 적층체의 제조 방법.
  11. 제9항 또는 제10항 중 어느 한 항에 기재된 적층체의 제조 방법에 의해 제조한 적층체.
  12. 제11항에 기재된 적층체를 갖는 전자 부품.
  13. 적어도 벤조옥사졸 전구체를 함유하는 사출 성형 땜납용 감광성 수지 조성물.
KR1020177030457A 2015-05-08 2016-04-28 땜납 전극의 제조 방법 및 그의 용도 KR20180005163A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-095670 2015-05-08
JP2015095670 2015-05-08
PCT/JP2016/063365 WO2016181859A1 (ja) 2015-05-08 2016-04-28 はんだ電極の製造方法およびその用途

Publications (1)

Publication Number Publication Date
KR20180005163A true KR20180005163A (ko) 2018-01-15

Family

ID=57248867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030457A KR20180005163A (ko) 2015-05-08 2016-04-28 땜납 전극의 제조 방법 및 그의 용도

Country Status (6)

Country Link
US (1) US20180129134A1 (ko)
JP (1) JPWO2016181859A1 (ko)
KR (1) KR20180005163A (ko)
CN (1) CN107533991A (ko)
TW (1) TWI681474B (ko)
WO (1) WO2016181859A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937735B2 (en) * 2018-09-20 2021-03-02 International Business Machines Corporation Hybrid under-bump metallization component

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP2006056939A (ja) * 2004-08-18 2006-03-02 Sumitomo Electric Ind Ltd 熱可塑性フッ素化ポリベンゾオキサゾール樹脂、その前駆体、成形体、これらの製造方法、及び樹脂組成物
JP4487191B2 (ja) * 2004-12-24 2010-06-23 カシオ計算機株式会社 画像処理装置および画像処理プログラム
US7410090B2 (en) * 2006-04-21 2008-08-12 International Business Machines Corporation Conductive bonding material fill techniques
KR101438857B1 (ko) * 2007-03-12 2014-09-05 히다치 가세이듀퐁 마이쿠로시스데무즈 가부시키가이샤 감광성 수지 조성물, 그 수지 조성물을 이용한 패턴 경화막의 제조방법 및 전자부품
US8492262B2 (en) * 2010-02-16 2013-07-23 International Business Machines Corporation Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates
EP2558960A1 (en) * 2010-04-12 2013-02-20 Google, Inc. Real-time collaboration in a hosted word processor
JP2012086531A (ja) * 2010-10-22 2012-05-10 Mitsubishi Materials Corp はんだペースト印刷用マスクおよびその製造方法、はんだペースト印刷用装置
JP5955036B2 (ja) * 2012-03-06 2016-07-20 株式会社タムラ製作所 はんだバンプの形成方法
JP2014082359A (ja) * 2012-10-17 2014-05-08 Olympus Corp 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法
US20160003565A1 (en) * 2014-04-07 2016-01-07 Klint McLean KINGSBURY Post Barrel Plenum Operated Gas Cycling System for Automatic Firearms

Also Published As

Publication number Publication date
TWI681474B (zh) 2020-01-01
TW201642367A (zh) 2016-12-01
JPWO2016181859A1 (ja) 2018-02-22
WO2016181859A1 (ja) 2016-11-17
CN107533991A (zh) 2018-01-02
US20180129134A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
TWI375864B (en) Photoresist compositions and processes of use
CN107134414B (zh) 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法
TW200905383A (en) Photosensitive insulating resin composition
CN109476948A (zh) 纳迪克酸酐聚合物及由其衍生的感光性组合物
TW201630732A (zh) 層合結構體、乾薄膜及可撓性印刷配線板
CN106062631A (zh) 放射线敏感性树脂组合物及电子部件
TW201716858A (zh) 層積構造體、乾式薄膜及可撓性印刷配線板
TW201335703A (zh) 感光性樹脂組成物、圖案硬化膜的製造方法以及電子部件
JP2024091748A (ja) 半導体装置、及びその製造方法、並びに、層間絶縁膜
CN105408816A (zh) 感光性树脂组合物
CN104969125A (zh) 辐射敏感树脂组合物及电子部件
KR101733961B1 (ko) 감광성 조성물, 수지 조성물, 경화막 및 그의 제조 방법 그리고 전자 부품
JP6372988B2 (ja) 感光性熱硬化性樹脂組成物およびフレキシブルプリント配線板
KR20180005163A (ko) 땜납 전극의 제조 방법 및 그의 용도
TW202134348A (zh) 樹脂組成物、樹脂片、多層印刷電路板、以及半導體裝置
JP6597243B2 (ja) はんだ電極の製造方法およびその用途
JP7256015B2 (ja) 感光性樹脂組成物、ドライフィルム、硬化物、および電子部品
TW202301027A (zh) 樹脂組成物、樹脂片材、多層印刷配線板、及半導體裝置
TWI837179B (zh) 感光性樹脂組成物、乾膜、硬化物及電子零件
JP7191622B2 (ja) 感光性樹脂組成物、ドライフィルム、硬化物、および電子部品
KR102410691B1 (ko) 반도체 장치, 및 그 제조 방법
JP7264688B2 (ja) 感光性樹脂組成物、ドライフィルム、硬化物、及び、電子部品
JP5721459B2 (ja) 感光性樹脂組成物、これを用いた硬化物、および多層材料
KR20220079584A (ko) 감광성 수지 조성물, 드라이 필름, 경화물 및 전자 부품
JP2020154246A (ja) 感光性樹脂組成物、ドライフィルム、硬化物、及び、電子部品