JP5955036B2 - はんだバンプの形成方法 - Google Patents
はんだバンプの形成方法 Download PDFInfo
- Publication number
- JP5955036B2 JP5955036B2 JP2012049617A JP2012049617A JP5955036B2 JP 5955036 B2 JP5955036 B2 JP 5955036B2 JP 2012049617 A JP2012049617 A JP 2012049617A JP 2012049617 A JP2012049617 A JP 2012049617A JP 5955036 B2 JP5955036 B2 JP 5955036B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- solder
- temporary resist
- component
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
これらの問題点を解決するために、ドライフィルムなどの一時レジスト、および、ソルダーペーストを用いたはんだバンプの形成方法が提案されている(例えば、特許文献1)。また、溶融はんだなどの導電性材料を、モールドの複数のキャビティに射出成形する方法が提案されている(例えば、特許文献2)。
一方、前記特許文献2に記載の方法においては、はんだバンプを形成する位置に、複数のキャビティが重なるように、モールドと配線基板とを位置合わせする必要があり、この作業が非常に困難であるという問題があった。
すなわち、本発明のはんだバンプの形成方法は、配線基板の表面に形成された複数の電極パッドにはんだバンプを形成するはんだバンプの形成方法であって、前記配線基板上に、前記電極パッドに対応する開口部が設けられた一時レジスト膜を形成する一時レジスト膜形成工程と、前記開口部に、フローはんだ付け法または射出成形法により、溶融はんだを充填して、はんだバンプを形成するはんだ充填工程と、前記配線基板から前記一時レジスト膜を剥離する一時レジスト膜剥離工程と、を備え、前記一時レジスト膜は、感光性樹脂組成物を用いて形成される膜であり、前記感光性樹脂組成物は、(A)カルボキシル基含有感光性樹脂と、(B)光重合開始剤と、(C)希釈剤と、(D)エポキシ化合物と、(E)フィラーとを含有し、前記(E)成分の含有量は、前記(A)成分100質量部に対して、10〜120質量部であることを特徴とする方法である。
本発明のはんだバンプの形成方法においては、前記(E)成分の含有量は、前記(A)成分100質量部に対して、50〜120質量部であることが好ましい。
[第一実施形態]
図1〜図6は、本発明のはんだバンプの形成方法の一態様(第一実施形態)を説明するための図である。
本発明のはんだバンプの形成方法は、図1〜図6に示すように、配線基板1の表面に形成された複数の電極パッド12にはんだバンプ3を形成するはんだバンプの形成方法であって、以下説明する一時レジスト膜形成工程、はんだ充填工程、および、一時レジスト膜剥離工程を備える方法である。
絶縁基材11としては、適宜公知のものを用いることができ、ガラスエポキシ基材、ポリイミド基材、シリコン基材などが挙げられる。
電極パッド12は、配線基板1の表面に形成されるものであり、他の電子部品との電気的接続を図るためのものである。電極パッド12の材質は、特に限定されないが、銅、銀、スズ、金、ニッケル、パラジウムなどが挙げられる。電極パッド12は、単一層で形成されていてもよく、複数の材質を用いて複数層で形成されてもよい。
ソルダーレジスト膜13は、配線基板1の表面に形成されるものであり、配線基板1の配線同士の短絡などを防止するものである。ソルダーレジスト膜13としては、適宜公知のものを用いることができる。なお、ソルダーレジスト膜13は、配線基板1の表面に半永久的に存在する永久レジストであり、以下説明する一時レジスト膜2とは相違する。
(B)成分の使用量は、前記(A)成分100質量部に対して、例えば、5〜20質量部である。
(C)成分の使用量は、(A)成分100質量部に対して、例えば、2〜40質量部である。
エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ノボラック型エポキシ樹脂(フェノールノボラック型エポキシ樹脂、o−クレゾールノボラック型エポキシ樹脂、p−tert−ブチルフェノールノボラック型など)、ビスフェノールF型またはビスフェノールS型のエポキシ樹脂(ビスフェノールFやビスフェノールSにエピクロルヒドリンを反応させて得られたエポキシ樹脂)、脂環式エポキシ樹脂(シクロヘキセンオキシド基、トリシクロデカンオキシド基、シクロペンテンオキシド基などを有するエポキシ樹脂)、トリグリシジルイソシアヌレート(トリス(2,3−エポキシプロピル)イソシアヌレート、トリグリシジルトリス(2−ヒドロキシエチル)イソシアヌレートなど)、ジシクロペンタジエン型エポキシ樹脂、アダマンタン型エポキシ樹脂が挙げられる。
(D)成分の使用量は、(A)成分100質量部に対して、例えば、10〜50質量部である。
(E)成分の使用量は、溶融はんだと接触した際の変形を抑制するという観点から、(A)成分100質量部に対して、10〜120質量部であることが好ましく、30〜120質量部であることがより好ましく、50〜120質量部であることが特に好ましい。
一時レジスト膜形成工程においては、まず、図2に示すように、配線基板1上の全面に前述の一時レジスト膜2を形成する。
一時レジスト膜2を形成する方法としては、特に限定されないが、(i)予め感光性樹脂組成物からドライフィルムを作製しておき、このドライフィルムを配線基板1にラミネートする方法、(ii)塗布装置を用いて、配線基板1に感光性樹脂組成物を塗布し、必要に応じて乾燥する方法を採用できる。
このような場合に用いる塗布装置としては、例えば、ロールコーター、カーテンコーター、スプレーコーター、ディップコーター、バーコーター、アプリケーター、スクリーン印刷機、ダイコーター、リップコーター、コンマコーター、グラビアコーターが挙げられる。これらの中でも、膜厚の均一性の観点から、ロールコーター、ダイコーターがより好ましく、ロールコーターが特に好ましい。
露光処理における露光量などは、使用する感光性樹脂組成物や露光装置に応じて適宜設定すればよい。
現像処理のおける現像温度、現像時間などは、使用する感光性樹脂組成物や現像装置に応じて適宜設定すればよい。
溶融はんだの充填方法としては、例えば、(i)フローはんだ付け装置を用い、配線基板1の一時レジスト膜2が形成された面にフローはんだ付けを行って、開口部21に溶融はんだを充填する方法(フローはんだ付け法による方法)、(ii)溶融はんだ射出装置を用い、開口部21に溶融はんだを射出して充填する方法(射出成形法による方法)を採用することができる。これらの方法によれば、開口部21に対して溶融はんだが押し込まれるように充填できるため、溶融はんだ中に配線基板1を浸漬させる方法(はんだレベラー法による方法)などと比較して、開口部21に効率よくかつ確実に、溶融はんだを充填できる。
なお、開口部21に溶融はんだを充填する際、フラックスを使用して、あらかじめ電極パッド12の酸化膜を除去しておいてもよい。
一時レジスト膜2を剥離する方法としては、アルカリ水溶液により一時レジスト膜2を溶解させて剥離する方法を採用できる。
アルカリ水溶液は、使用する感光性樹脂組成物に応じて適宜選択すればよい。このようなアルカリ水溶液としては、水酸化カリウム水溶液、水酸化ナトリウム水溶液などが挙げられる。また、このようなアルカリ水溶液の濃度は、例えば1〜5質量%とすることが好ましい。
次に、本発明の第二実施形態について説明する。
第二実施形態の構成は、一時レジスト膜として熱硬化性樹脂組成物を用いて形成される膜を用いた以外は第一実施形態と同様の構成であるので、熱硬化性樹脂組成物、および、一時レジスト膜形成工程におけるパターン形成処理の方法について説明する。
(D)成分および(E)成分については、前記第一実施形態で用いたものと同様のものを用いることができる。
(E)成分の使用量は、溶融はんだと接触した際の変形を抑制するという観点から、(D)成分100質量部に対して、10〜120質量部であることが好ましく、30〜120質量部であることがより好ましく、50〜120質量部であることが特に好ましい。
(F)成分の使用量は、(D)成分100質量部に対して、例えば、1〜20質量部である。
レーザーとしては、炭酸ガスレーザーなどを用いることができる。このレーザーの出力は、通常、1〜10KWとすることが好ましい。
このような第二実施形態によれば、前記第一実施形態と同様に、簡便な方法で、十分な高さを有するはんだバンプを形成できる。
[実施例1]
まず、以下に示す条件の配線基板1を準備する(図1参照)。
電極パッドの直径:50μm
電極パッドのピッチ:100μm
絶縁基材:ガラス繊維強化エポキシ樹脂製(FR−5)
絶縁基材の厚み:0.2mm
導体の厚み:18μm
また、下記の(A)〜(E)成分を配合し、3本ロールを用いて室温にて混合分散させて、感光性樹脂組成物を調製する。
(A)カルボキシル基含有感光性樹脂(100質量部):「ZFR−1124」、日本化薬(株)製
(B)光重合開始剤(6質量部):「イルガキュア369」、チバスペシャリティケミカルズ社製
(C)希釈剤(20質量部):「M−400」、東亜合成株式会社製
(D)エポキシ化合物(20質量部):「EPCRON 860」、大日本インキ化学工業(株)製
(E)フィラー(80質量部):主成分が結晶質シリカのフィラー、「Min−u−sil 5」、エア・ブラウン(株)製
上記感光性樹脂組成物を用い、スクリーン印刷にて、配線基板1上に塗膜を形成し、予備乾燥(温度80℃にて20分間)を施し、図2に示すように、配線基板1上に一時レジスト膜2を形成する(dry厚み30μm)。その後、図3に示すように、一時レジスト膜2上に、フォトマスク9を配置して、電極パッド12に対応する箇所に紫外光が照射されないよう選択的に紫外光(露光量300mJ)を照射して露光処理を施す。そして、露光処理後の一時レジスト膜2に現像処理(1%炭酸ナトリウム)を施して、図4に示すように、配線基板1上に、電極パッド12に対応する複数の開口部21が設けられた一時レジスト膜2を形成する。
次に、フローはんだ付け装置(タムラ製作所社製)を用いて、図5に示すように、配線基板1の開口部21に噴流させた溶融はんだ(270℃に加熱溶融させた96.5%Sn、3%Ag、0.5%CuのPbフリーのハンダ)を充填する。その後、一時レジスト膜2を3%水酸化カリウム溶液(温度50℃)により溶解させて、図6に示すように、一時レジスト膜2を除去する。
このようにして、配線基板1の電極パッド12上に、平均高さが30μm程度の複数のはんだバンプ3を形成することができる。
開口部21に溶融はんだを充填するにあたり、射出成形装置(IBM社製)を用いて、溶融はんだ(260℃に加熱溶融させた96.5%Sn、3%Ag、0.5%CuのPbフリーのハンダ)を充填する以外は、実施例1と同様にして、配線基板1の電極パッド12上に複数のはんだバンプ3を形成する。このような場合にも、実施例1と同様に、平均高さが30μm程度の複数のはんだバンプ3を形成することができる。
[比較例1]
開口部21に溶融はんだを充填する代わりに、開口部21にソルダーペースト(タムラ製作所社製、合金組成が96.5%Sn、3%Ag、0.5%Cuのもの)を充填し、このソルダーペーストをリフロー炉にて溶融させる以外は、実施例1と同様にして、配線基板1の電極パッド12上に複数のはんだバンプ3を形成する。このような場合、ソルダーペーストの溶融時における体積減少により、はんだバンプ3の平均高さは14μm程度となる。
2…一時レジスト膜
3…はんだバンプ
12…電極パッド
21…開口部
Claims (3)
- 配線基板の表面に形成された複数の電極パッドにはんだバンプを形成するはんだバンプの形成方法であって、
前記配線基板上に、前記電極パッドに対応する開口部が設けられた一時レジスト膜を形成する一時レジスト膜形成工程と、
前記開口部に、フローはんだ付け法または射出成形法により、溶融はんだを充填して、はんだバンプを形成するはんだ充填工程と、
前記配線基板から前記一時レジスト膜を剥離する一時レジスト膜剥離工程と、
を備え、
前記一時レジスト膜は、感光性樹脂組成物を用いて形成される膜であり、
前記感光性樹脂組成物は、(A)カルボキシル基含有感光性樹脂と、(B)光重合開始剤と、(C)希釈剤と、(D)エポキシ化合物と、(E)フィラーとを含有し、
前記(E)成分の含有量は、前記(A)成分100質量部に対して、10〜120質量部である
ことを特徴とするはんだバンプの形成方法。 - 請求項1に記載のはんだバンプの形成方法において、
前記(E)フィラーが、硫酸バリウム、タルクおよびシリカからなる群から選択される少なくとも1種である
ことを特徴とするはんだバンプの形成方法。 - 請求項1または請求項2に記載のはんだバンプの形成方法において、
前記(E)成分の含有量は、前記(A)成分100質量部に対して、50〜120質量部である
ことを特徴とするはんだバンプの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049617A JP5955036B2 (ja) | 2012-03-06 | 2012-03-06 | はんだバンプの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049617A JP5955036B2 (ja) | 2012-03-06 | 2012-03-06 | はんだバンプの形成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016115843A Division JP6154048B2 (ja) | 2016-06-10 | 2016-06-10 | はんだバンプの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013187254A JP2013187254A (ja) | 2013-09-19 |
JP5955036B2 true JP5955036B2 (ja) | 2016-07-20 |
Family
ID=49388472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049617A Active JP5955036B2 (ja) | 2012-03-06 | 2012-03-06 | はんだバンプの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5955036B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10037967B1 (en) | 2017-03-09 | 2018-07-31 | International Business Machines Corporation | Injection molded solder bumping |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6597243B2 (ja) * | 2015-04-16 | 2019-10-30 | Jsr株式会社 | はんだ電極の製造方法およびその用途 |
TWI681474B (zh) * | 2015-05-08 | 2020-01-01 | 日商Jsr股份有限公司 | 焊料電極的製造方法、焊料電極、積層體的製造方法、積層體、電子零件及射出成形焊料用感光性樹脂組成物 |
WO2019146428A1 (ja) * | 2018-01-23 | 2019-08-01 | Jsr株式会社 | はんだ電極の製造方法およびその用途 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09214115A (ja) * | 1996-01-31 | 1997-08-15 | Senju Metal Ind Co Ltd | ファインピッチ部品のはんだコート方法 |
US6127735A (en) * | 1996-09-25 | 2000-10-03 | International Business Machines Corporation | Interconnect for low temperature chip attachment |
WO2000010369A1 (fr) * | 1998-08-10 | 2000-02-24 | Fujitsu Limited | Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif |
JP4628993B2 (ja) * | 2006-05-17 | 2011-02-09 | 三菱製紙株式会社 | 回路基板の製造方法 |
-
2012
- 2012-03-06 JP JP2012049617A patent/JP5955036B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10037967B1 (en) | 2017-03-09 | 2018-07-31 | International Business Machines Corporation | Injection molded solder bumping |
US10615143B2 (en) | 2017-03-09 | 2020-04-07 | International Business Machines Corporation | Injection molded solder bumping |
Also Published As
Publication number | Publication date |
---|---|
JP2013187254A (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW529115B (en) | Semiconductor device | |
KR100417367B1 (ko) | 반도체 장치 및 그 제조 방법과, 반도체 장치 실장 구조체 | |
JP4880006B2 (ja) | 流れ防止用ダムを備えたプリント基板の製造方法 | |
US20020079575A1 (en) | Semiconductor module | |
JP4855507B2 (ja) | 反射板機能を有するプリント配線板の製造方法 | |
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
US8671564B2 (en) | Substrate for flip chip bonding and method of fabricating the same | |
JP5955036B2 (ja) | はんだバンプの形成方法 | |
KR100393363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20090226630A1 (en) | Solder Paste and Method for Forming Solder Bumps Using the Same | |
TW498468B (en) | Semiconductor device | |
JP2016066789A (ja) | 配線基板の製造方法、および半導体パッケージの製造方法 | |
KR20130037204A (ko) | 고정된 언더필을 구비한 회로 기판 | |
JP6154048B2 (ja) | はんだバンプの形成方法 | |
WO2010106779A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
CN110392491B (zh) | 一种防止盲孔内残留油墨的pcb阻焊制作方法 | |
JP2008103524A (ja) | 回路基板材及びその製造方法並びに電子部品装置及び多層基板 | |
US20100181669A1 (en) | Semiconductor device and method for manufacturing the same | |
JP4321980B2 (ja) | 多層プリント配線板の製造方法 | |
KR101163222B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
JP2003179183A (ja) | 半導体装置およびその製造方法 | |
US20210343569A1 (en) | Method of manufacturing semiconductor package | |
US20220369457A1 (en) | Printed wiring board | |
JP4461628B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160614 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5955036 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |