JP4813035B2 - 貫通電極付基板の製造方法 - Google Patents

貫通電極付基板の製造方法

Info

Publication number
JP4813035B2
JP4813035B2 JP2004290142A JP2004290142A JP4813035B2 JP 4813035 B2 JP4813035 B2 JP 4813035B2 JP 2004290142 A JP2004290142 A JP 2004290142A JP 2004290142 A JP2004290142 A JP 2004290142A JP 4813035 B2 JP4813035 B2 JP 4813035B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
substrate
electrode
metal post
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004290142A
Other languages
English (en)
Other versions
JP2006108236A (ja
Inventor
直幸 小泉
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004290142A priority Critical patent/JP4813035B2/ja
Priority to TW094132428A priority patent/TW200618706A/zh
Priority to KR1020050087527A priority patent/KR20060051448A/ko
Priority to EP05255962A priority patent/EP1643819A3/en
Priority to US11/239,052 priority patent/US20060073701A1/en
Publication of JP2006108236A publication Critical patent/JP2006108236A/ja
Application granted granted Critical
Publication of JP4813035B2 publication Critical patent/JP4813035B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Description

本発明は貫通電極付基板の製造方法に係り、さらに詳しくは、基板の厚み方向に貫通する貫通電極によって基板の上下側を導通可能にする構造の貫通電極付基板の製造方法に関する。
従来、基板の厚み方向に貫通電極が形成されて、基板の上下側を導通可能にする構造の貫通電極付基板がある。特許文献１には、樹脂フィルムの中に支持シートや銅箔上に形成された突起状導体を貫通させることにより、樹脂フィルムを貫通する導電体が形成された構造の電気接続装置を製造する方法が記載されている。
また、特許文献２及び３には、合成樹脂シート上に導電性バンプを形成し、その上下に当て板を配置して加熱・加圧することにより、導電性バンプを合成樹脂シートの厚さ方向に挿入する方法が記載されている。
特開平７−７３９２０号公報 特開平７−２３１１６３号公報 特開平６−３４２９７７号公報
ところで、近年では、半導体基板（シリコンなど）に貫通電極が形成された構造の貫通電極付基板が開発されている。このような貫通電極付基板は、例えば、回路基板とそれに実装される半導体チップとの間に配置され、半導体チップが貫通電極付基板を介して回路基板に電気的に接続される。あるいは、半導体素子が形成された半導体基板を積層して電気的に接続するために、半導体基板に貫通電極を設ける場合もある。
そのような貫通電極付基板の第１の製造方法としては、まず、貫通孔が形成された半導体基板を絶縁層で被覆し、その半導体基板の下側に金属箔を貼着する。さらに、その金属箔をめっき給電層に利用する電解めっきで貫通孔内に貫通電極を形成した後に、金属箔を除去することにより、貫通電極を得る。
また、第２の製造方法としては、まず、半導体基板にそれを貫通しないブラインドビアを形成し、さらに半導体基板を酸化してその表面に絶縁層を形成する。その後に、ＣＶＤ法によりシード層を半導体基板の上面に形成し、電解めっきによりブラインドビアを充填する金属層を形成する。次いで、半導体基板を背面側から研削してブラインドビアの下側の金属層を露出させ、さらにシリコン基板の上側の金属層を除去することにより、貫通電極を得る。
しかしながら、上記した第１の製造方法では、電解めっきで貫通電極を形成する際に、基板内において貫通電極の高さがばらつくという問題がある。貫通電極の上部を研磨などで削って平坦化する方法が考えられるが、半導体基板に半導体素子が形成されている場合は、半導体素子にダメージを与えるおそれがある。
また、上記した第２の製造方法では、薄板の半導体基板（例えば２００μｍ程度以下）の片面に比較的高温（３５０℃以上）のＣＶＤ法によってシード層を形成する必要があるので、熱処理によって、半導体基板が反ったり、半導体素子にダメージを与えたりするおそれがある。
なお、上記した特許文献１〜３の製造方法では、半導体基板に貫通電極を形成することは困難である。
本発明は以上の課題を鑑みて創作されたものであり、何ら不具合が発生することなく、半導体基板などに貫通電極を形成できる貫通電極付基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は貫通電極付基板の製造方法に係り、仮基板としての第１の半導体基板の上方に、該第１の半導体基板から剥離できる状態で金属ポストを形成する工程と、前記金属ポストに対応する位置に貫通孔が設けられた正規の基板としての第２の半導体基板を、前記第１の半導体基板の上に配置することにより、前記第２の半導体基板の貫通孔に前記第１の半導体基板上の前記金属ポストを挿入する工程であって、前記第２の半導体基板の両面及び前記貫通孔の内面に絶縁層が形成されており、かつ前記金属ポストは前記第２の半導体基板の上面から突出する突出部が設けられた状態で挿入され、
前記突出部をプレスによって潰して前記貫通電極の上側接続部を形成すると共に、前記貫通電極を前記貫通孔に固定する工程と、前記第１の半導体基板を前記金属ポストから剥離することにより、前記第２の半導体基板を貫通する前記金属ポストからなる前記貫通電極を得る工程とを有することを特徴とする。
本発明の一つの好適な態様では、仮基板上に剥離層及びシード金属層（金属箔）が順に形成された後に、シード金属層上に電解めっきによって金属ポストが形成される。その後に、金属ポストに対応する位置に貫通孔が設けられた正規の基板（全面に絶縁層が形成された半導体基板など）が仮基板の上に配置されて、正規の基板の貫通孔に金属ポストが挿入される。次いで、剥離層とシード金属層との界面から仮基板が剥離され、さらにシード金属層が除去されるか、又はシード金属層が貫通電極に接続されるようにパターニングされる。貫通電極が形成される正規の基板（半導体基板）は、半導体素子が形成された素子基板であってもよいし、あるいは半導体素子が形成されていない単なる基板であってもよい。
このように、本発明の好適な態様では、仮基板上に剥離層を介して形成されたシード金属層の上に金属ポストが形成され、その金属ポストが正規の基板の貫通孔に挿入された後に、仮基板が剥離されて廃棄される。このような方法を採用することにより、貫通電極が設けられる正規の基板（半導体基板）上に熱処理を伴うＣＶＤでシード金属層を形成する必要がなく、半導体基板は室温に保たれるので、薄板の半導体基板が反ったり、半導体基板に形成された半導体素子にダメージを与えたりする問題が回避される。
また、予め仮基板上に金属ポストを形成しておくことにより、半導体基板の貫通孔に電解めっきにより金属ポストを直接形成する必要がなくなるので、製造方法の短手番化を図ることができる。
しかも、金属ポストの高さがばらつく場合であっても、仮基板上で金属ポストの上部を研磨するなどしてレベリングを行うことができるので、半導体基板に半導体素子が形成されている場合であっても、金属ポストをレベリングする際に半導体素子にダメージを与えるおそれもない。
本発明の貫通電極付基板は、半導体基板に貫通電極を設けて、半導体チップと回路基板とを整合させるインターポーザとして使用してもよいし、半導体素子が形成された半導体基板に貫通電極を設けて、複数の半導体デバイスが３次元的に積層されて貫通電極を介して相互接続されるようにしてもよい。あるいは、貫通電極付基板の中央主要部に凹部を設けることにより、ＭＥＭＳデバイスの可動部を凹部に収容して実装する実装基板に適用してもよい。
以上説明したように、本発明では、何ら不具合が発生することなく、半導体基板に貫通電極を形成することができるようになる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１〜図３は本発明の第１実施形態の貫通電極付基板の製造方法を順に示す断面図である。第１実施形態の貫通電極付基板の製造方法は、図１（ａ）に示すように、まず、仮基板１０を用意し、その仮基板１０上に剥離層１２を形成する。仮基板１０としては、半導体基板（シリコンウェハやシリコンチップなど）が好適に使用され、また剥離層１２としては、常温で仮基板１０及び剥離層１２上に形成されるシード金属層と貼着し、熱をかけるとシード金属層との界面から剥離できる特性を有する熱剥離テープが好適に使用される。
その後に、図１（ｂ）に示すように、剥離層１２上にシード金属層１４を形成する。シード金属層１４としては、銅（Ｃｕ）などよりなる金属箔が好適に使用され、剥離層１２上に貼着される。次いで、図１（ｃ）に示すように、シード金属層１４上にレジスト膜１６を形成する。レジスト膜１６の形成方法としては、レジスト塗布液をスピンコートなどによって形成してもよいし、あるいは、ドライフィルムレジストを貼着してもよい。
続いて、図１（ｄ）に示すように、レジスト膜１６に対して露光・現像を行うことにより、レジスト膜１６に開口部１６ｘを形成する。
次いで、図２（ａ）に示すように、シード金属層１４をめっき給電層に利用する電解めっきにより、レジスト膜１６の開口部１６ｘ内にＣｕなどよりなる金属ポスト１８ａを形成する。その後に、レジスト膜１６が剥離液又はドライアッシングによって除去される。これにより、図２（ｂ）に示すように、仮基板１０上のシード金属層１４上に立設する金属ポスト１８ａが露出する。金属ポスト１８ａは後に半導体基板を貫通して設けられる貫通電極となる。
なお、金属ポスト１８ａの高さのばらつきが問題になる場合は、図２（ａ）の工程の後（レジスト膜１６を除去する前）に、金属ポスト１８ａの上部をＣＭＰなどによって研磨することにより金属ポスト１８ａをレベリングして高さばらつきを低減するようにしてもよい。この場合、仮基板１０には半導体素子が形成されていないので、半導体素子にダメージを与えるおそれはない。
さらに、図２（ｃ）に示すように、貫通電極が形成される正規の基板として、貫通孔２０ｘが形成された半導体基板２０（厚みが例えば２００μｍ以下のシリコンウェハやシリコンチップなど）を用意し、その半導体基板２０を熱酸化することにより、半導体基板２０の両面及び貫通孔２０ｘの内面にシリコン酸化層よりなる絶縁層２２を形成する。半導体基板２０の貫通孔２０ｘは、半導体基板２０上に開口部が設けられたレジスト膜をマスクにしたドライエッチング（ＲＩＥなど）により形成される。また、半導体基板２０の貫通孔２０ｘは、上記した仮基板１０上に形成された金属ポスト１８ａに対応する位置に形成される。半導体基板２０は、半導体素子などが形成された素子基板であってもよいし、あるいは、半導体素子が形成されていない単なる基板であってもよい。
そして、同じく図２（ｃ）に示すように、半導体基板２０の貫通孔２０ｘが仮基板１０上の金属ポスト１８ａに対応するように位置合わせした状態で、半導体基板２０を仮基板１０上に配置する。これにより、図２（ｄ）に示すように、半導体基板２０の貫通孔２０ｘに金属ポスト１８ａが挿入される。このとき、半導体基板２０の厚みは金属ポスト１８ａの高さよりも薄く設定されており、金属ポスト１８ａは半導体基板２０の上面から突出する突出部１８ｂをもった状態で半導体基板２０の貫通孔２０ｘに挿入される。
次いで、図３（ａ）に示すように、下型２４ｂの上に図２（ｄ）の構造体を配置し、上型２４ａでその構造体をプレス（加圧）することにより、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂを潰す。これにより、図３（ｂ）に示すように、金属ポスト１８ａの突出部１８ｂが横方向に延びて上側接続部１８ｘが形成される。さらに、半導体基板２０の貫通孔２０ｘ内の金属ポスト１８ａが横方向に延びることで、貫通孔２０ｘと金属ポスト１８ａとの間の隙間が埋め込まれ、これによって金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。
次いで、図３（ｃ）に示すように、１００〜２００℃の温度で熱処理することにより、剥離層１２とシード金属層１４との界面から剥離し、剥離層１２が貼着された仮基板１０が廃棄される。
その後に、図３（ｄ）に示すように、図３（ｃ）の構造体からシード金属層１４を選択的に除去する。シード金属層１４はウェットエッチング又は研磨によって除去される。
このようにして、仮基板１０上に形成された金属ポスト１８ａが、半導体基板２０の貫通孔２０ｘに設けられる貫通電極１８となり、貫通電極１８の下に下側接続部１８ｙが露出する。これにより、本実施形態の貫通電極付基板１が得られる。
なお、上記形態では、シード金属層１４を除去したが、シード金属層１４をフォトリソグラフィ及びエッチングによってパターニングすることにより、半導体基板２０の下面に貫通電極１８に接続される配線パターンを形成して下側接続部としてもよい。
以上説明したように、本実施形態の貫通電極付基板の製造方法では、まず、仮基板１０上に剥離層１２及びシード金属層１４が形成された後に、所要部に開口部１６ｘが設けられたレジスト膜１６がシード金属層１４上に形成される。次いで、シード金属層１４をめっき給電層に利用する電解めっきによりレジスト膜１６の開口部１６ｘに金属ポスト１８ａが形成され、その後にレジスト膜１６が除去される。
続いて、金属ポスト１８ａに対応する部分に貫通孔２０ｘが設けられ、全面が絶縁層２２で被覆された半導体基板２０を用意し、その半導体基板２０が仮基板１０上に配置されて、半導体基板２０の貫通孔２０ｘに金属ポスト１８ａが挿入される。その後に、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂがプレスによって潰されて、上側接続部１８ｘが形成されると同時に、金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。
さらに、剥離層１２とシード金属層１４との界面から剥離されて、剥離層１２が貼着された仮基板１０が廃棄された後に、シード金属層１４が除去される。これにより、金属ポスト１８ａの下面が露出し、金属ポスト１８ａが半導体基板２０を貫通する貫通電極１８となる。そして、貫通電極１８の上側及び下側がそれぞれ上側接続部１８ｘ及び下側接続部１８ｙとなる。このようにして、半導体基板２０の上下側を導通可能にする貫通電極１８が半導体基板２０の貫通孔２０ｘに形成される。複数の貫通電極１８は、半導体基板２０の両面及び貫通孔２０ｘの内面に形成された絶縁層２２によって電気的に絶縁される。
このように、本実施形態では、仮基板１０上に形成されたシード金属層１４をめっき給電層として利用して金属ポスト１８ａを電解めっきで形成することから、貫通電極１８が挿入される半導体基板２０上に熱処理を伴うＣＶＤでシード金属層を形成する必要がなく、半導体基板２０が室温に保たれるので、薄板の半導体基板２０に反りが発生するおそれがなくなる。しかも、半導体基板２０に半導体素子が形成されている場合であっても、半導体基板２０には熱処理が施されないので、半導体素子にダメージを与えるおそれもない。
さらに、図２（ｄ）の工程の後に、金属ポスト１８ａをレベリングして高さのばらつきを低減する場合であっても、仮基板１０には半導体素子は形成されていないので、半導体素子にダメージを与えるおそれもないし、各種のレベリング方法を採用することもできる。
また、レジスト膜１６の開口部１６ｘ内に電解めっきで金属ポスト１８ａを形成する工程は、比較的長い時間を要するが、仮基板１０上に予め金属ポスト１８ａを形成しておくことで、半導体基板２０に貫通電極１８を形成する手番を短縮させることができ、製品納期の短縮化を図ることができる。
図４には、本発明の第１実施形態の貫通電極付基板１を半導体チップと回路基板とを整合させるインターポーザに適用した例が示されている。
図４に示すように、回路基板３０では、樹脂基板３２にそれを貫通するビアポスト３８が設けられており、樹脂基板３２の上面に形成された配線パターン３４がビアスト３８を介して樹脂基板３０の下面側に形成された外部接続端子３６に接続されている。
そして、本実施形態の貫通電極付基板１の貫通電極１８の下側接続部１８ｙがバンプ４２ａを介して回路基板３０の配線パターン３４に接続されている。さらに、貫通電極付基板１の貫通電極１８の上側接続部１８ｘにバンプ４２ｂを介して半導体チップ４０が接続されている。
このようにして、本実施形態の貫通電極付基板１は、回路基板３０とそれに実装される半導体チップ４０（ＣＰＵなど）との間に配置され、半導体チップ４０の端子が回路基板３０の端子に整合又はグリッド変換されて電気的に接続される。
また、図５に示すように、本発明の貫通電極付基板は半導体素子などが形成された貫通電極付半導体素子基板１ａ（半導体チップなど）であってもよい。すなわち、上記した図４と同様な回路基板３０の上に、本実施形態の複数の貫通電極付半導体素子基板１ａが３次元的に積層されて実装され、各貫通電極１８がバンプ４２を介して相互接続された状態で、回路基板３０の配線パターン３４に接続される。さらに、複数の貫通電極付半導体素子基板１ａは封止樹脂４４によって封止されている。
このようにすることにより、複数の半導体素子基板間における配線長が短縮されて動作周波数の増大に対応できると共に、高密度実装化に対応するチップ積層タイプのモジュールを低コスト、高歩留りで製造することができるようになる。
（第２の実施の形態）
図６は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図である。第２実施形態では、本発明の貫通電極付基板をＭＥＭＳ(Micro-electro-mechanical-systems）デバイス用の実装基板（シリコンキャップ）に適用する形態を例示する。
第２実施形態の貫通電極付基板の製造方法は、図６（ａ）に示すように、まず、第１実施形態と同様な方法により、仮基板１０上に剥離層１２及びシード金属層１４を形成した後に、シード金属層１４上に立設する金属ポスト１８ａを形成する。その後に、図６（ｂ）に示すように、貫通孔２０ｘが設けられた半導体基板２０を用意し、半導体基板２０の両面及び貫通孔２０ｘの内面に絶縁層２２を形成する。第２実施形態では、半導体基板２０として、その中央主要部に凹部２０ｂが設けられることで周縁部に凸部２０ａが形成された構造のものが使用される。
次いで、同じく図６（ｂ）に示すように、半導体基板２０の凸部２０ａが設けられた面を上側にして、半導体基板２０の貫通孔２０ｘが仮基板１０上の金属ポスト１８ａに対応するように位置合わせした状態で、半導体基板２０を仮基板１０上に配置する。これにより、図６（ｃ）に示すように、仮基板１０上の金属ポスト１８ａが突出部１８ｂをもった状態で半導体基板２０の貫通孔２０に挿入される。
続いて、図７（ａ）に示すように、第１実施形態と同様に、上型２４ａ及び下型２４ｂによって図６（ｃ）の構造体を挟んでプレス（加圧）する。これにより、図７（ｂ）に示すように、半導体基板２０の上面から突出する金属ポスト１８ａの突出部１８ｂが潰されて、上側接続部１８ｘが形成されると同時に、金属ポスト１８ａが半導体基板２０の貫通孔２０ｘに固定される。
次いで、図７（ｃ）に示すように、第１実施形態と同様に、剥離層１２とシード金属層１４との界面から剥離することにより，剥離層１２が貼着された仮基板１０を廃棄する。その後に、半導体基板２０の下面のシード金属層１４をフォトリソグラフィ及びエッチングによりパターニングする。これによって、金属ポスト１８ａが貫通電極１８となり、その下に貫通電極１８に接続される下側接続部１８ｙが形成される。
以上により、第２実施形態に係る貫通電極付基板１ｂが得られる。
第２実施形態の貫通電極付基板１ｂは、図８に示すように、貫通電極１８の下側接続部１８ｙに外部接続端子５２が設けられる。そして、可動部５６を備えたMEMSデバイス５０（加速度センサ）が用意され、その可動部５６が貫通電極付基板１ａの凹部２０ｂに収容されるようにして、MEMSデバイス５０の接続部（不図示）が貫通電極１８の上側接続部１８ｘにバンプ５４を介して接続される。MEMSデバイス５０はマイクロマシーニング技術によって製造され、加速度センサの他に、圧力センサやスイッチなどがある。このようにして、MEMSデバイス５０の可動部５６が貫通電極付基板１ａの凹部２０ｂ（キャビティ）に収容されて実装される。
第２実施形態の貫通電極付基板の製造方法は、第１実施形態と同様な効果を奏すると共に、可動部を備えたMEMSデバイス用の実装基板（シリコンキャップ）を容易に製造することができる。
（その他の実施形態）
図９は本発明のその他の実施形態の貫通電極付基板の製造方法における金属ポストの形成方法を示す断面図である。
前述した第１及び第２実施形態では、仮基板１０上のシード金属層１４上に電解めっきにより金属ポスト１８ａを形成したが、図９に示すように、仮基板１０上のシード金属層１４上にワイヤボンディング法によってボールバンプ１９を形成してもよい。すなわち、ワイヤボンダのキャピラリから金などの金属線を所定長だけ出し、この金属線の先端部を放電により球状に丸め、その後キャピラリを下降して金属線の先端球状部をシード金属層１４に接触させ、加熱と超音波振動によりシード金属層１４に接合する。続いて、キャピラリを引き上げながら金属線をクランパで固定することで金属線を引きちぎる。これを複数回行うことにより、図９に示すようなボールバンプ１９が形成される。その後の工程は第１及び第２実施形態と同一であるので省略する。
図１は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その１）である。 図２は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その２）である。 図３は本発明の第１実施形態の貫通電極付基板の製造方法を示す断面図（その３）である。 図４は本発明の第１実施形態に係る貫通電極付基板をインターポーザに適用した例を示す断面図である。 図５は本発明の第１実施形態に係る貫通電極付基板を半導体デバイスに適用し、それを３次元的に積層して接続した例を示す断面図である。 図６は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図（その１）である。 図７は本発明の第２実施形態の貫通電極付基板の製造方法を示す断面図（その２）である。 図８は本発明の第２実施形態に係る貫通電極付基板をMEMSデバイスの実装基板に適用した例を示す断面図である。 図９は本発明のその他の実施形態の貫通電極付基板の製造方法における金属ポストの形成方法を示す断面図である。
符号の説明
１，１ａ，１ｂ…貫通電極付基板、１０…仮基板、１２…剥離層、１４…シード金属層、１６…レジスト膜、１６ｘ，２０ｘ…開口部、１８ａ…金属ポスト、１８…貫通電極、１８ｘ…上側接続部、１８ｙ…下側接続部、２０…半導体基板、２０ａ…凸部、２０ｂ…凹部、２２…絶縁層、２４ａ…上型、２４ｂ…下型、３０…回路基板、３２…樹脂基板、３６，５２…外部接続端子、３８…ビアポスト、３４…配線パターン、４０…半導体チップ、４２，４２ａ，４２ｂ，５４…バンプ、４４…封止樹脂、５０…MEMSデバイス、５６…可動部。

Claims (6)

  1. 仮基板としての第１の半導体基板の上方に、該第１の半導体基板から剥離できる状態で金属ポストを形成する工程と、
    前記金属ポストに対応する位置に貫通孔が設けられた正規の基板としての第２の半導体基板を、前記第１の半導体基板の上に配置することにより、前記第２の半導体基板の貫通孔に前記第１の半導体基板上の前記金属ポストを挿入する工程であって、前記第２の半導体基板の両面及び前記貫通孔の内面に絶縁層が形成されており、かつ前記金属ポストは前記第２の半導体基板の上面から突出する突出部が設けられた状態で挿入され、
    前記突出部をプレスによって潰して前記貫通電極の上側接続部を形成すると共に、前記貫通電極を前記貫通孔に固定する工程と、
    前記第１の半導体基板を前記金属ポストから剥離することにより、前記第２の半導体基板を貫通する前記金属ポストからなる前記貫通電極を得る工程とを有することを特徴とする貫通電極付基板の製造方法。
  2. 前記第１の半導体基板上には剥離層及びシード金属層が順に形成されており、
    前記金属ポストを形成する工程は、
    前記シード金属層をめっき給電層に利用した電解めっきにより所要部に前記金属ポストを形成する工程であり、
    前記貫通電極を得る工程は、
    前記前記第１の半導体基板を前記金属ポストから剥離する際に、前記剥離層と前記シード金属層との界面から剥離する工程と、
    前記シード金属層を除去するか、又は、前記シード金属層を前記貫通電極に接続されるようにパターニングする工程とを含むことを特徴とする請求項１に記載の貫通電極付基板の製造方法。
  3. 前記第２の半導体基板は、中央主要部に凹部が設けられることで周縁部に凸部が設けられた構造を有し、かつ前記貫通孔は前記凹部が形成された領域に設けられており、
    前記第２の半導体基板の貫通孔に前記金属ポストを挿入する工程において、前記第２の半導体基板の前記凸部が設けられた面を上側にして、前記第２の半導体基板を前記第１の半導体基板上に配置することを特徴とする請求項１又は２に記載の貫通電極付基板の製造方法。
  4. 前記第２の半導体基板には、半導体素子が形成されていることを特徴とする請求項１又は２に記載の貫通電極付基板の製造方法。
  5. 前記第１の半導体基板上には剥離層とシード金属層とが形成されており、
    前記金属ポストを形成する工程は、
    ワイヤボンディング法によって前記シード金属層上にボールバンプを形成する工程であり、
    前記貫通電極を得る工程は、
    前記第１の半導体基板を前記金属ポストから剥離する際に、前記剥離層と前記シード金属層との界面から剥離する工程と、
    前記シード金属層を除去するか、又は前記シード金属層を前記貫通電極に接続されるようにパターニングする工程を含むことを特徴とする請求項１に記載の貫通電極付基板の製造方法。
  6. 前記第１の半導体基板及び前記第２の半導体基板はシリコンからなり、前記シード金属層及び金属ポストは銅よりなることを特徴とする請求項２又は５に記載の貫通電極付基板の製造方法。
JP2004290142A 2004-10-01 2004-10-01 貫通電極付基板の製造方法 Expired - Fee Related JP4813035B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004290142A JP4813035B2 (ja) 2004-10-01 2004-10-01 貫通電極付基板の製造方法
TW094132428A TW200618706A (en) 2004-10-01 2005-09-20 Method of manufacturing a substrate with through electrodes
KR1020050087527A KR20060051448A (ko) 2004-10-01 2005-09-21 관통 전극을 구비한 기판의 제조 방법
EP05255962A EP1643819A3 (en) 2004-10-01 2005-09-26 Method of manufacturing a substrate with through electrodes
US11/239,052 US20060073701A1 (en) 2004-10-01 2005-09-30 Method of manufacturing a substrate with through electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290142A JP4813035B2 (ja) 2004-10-01 2004-10-01 貫通電極付基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006108236A JP2006108236A (ja) 2006-04-20
JP4813035B2 true JP4813035B2 (ja) 2011-11-09

Family

ID=35686525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290142A Expired - Fee Related JP4813035B2 (ja) 2004-10-01 2004-10-01 貫通電極付基板の製造方法

Country Status (5)

Country Link
US (1) US20060073701A1 (ja)
EP (1) EP1643819A3 (ja)
JP (1) JP4813035B2 (ja)
KR (1) KR20060051448A (ja)
TW (1) TW200618706A (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
US7353591B2 (en) * 2006-04-18 2008-04-08 Kinsus Interconnect Technology Corp. Method of manufacturing coreless substrate
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP5151085B2 (ja) * 2006-07-26 2013-02-27 大日本印刷株式会社 センサーユニットおよびその製造方法
JP5138970B2 (ja) * 2006-12-20 2013-02-06 リプレックス株式会社 システム、サーバ、情報端末、オペレーティングシステム、ミドルウェア、情報通信機器、認証方法、システム及びアプリケーションソフトウェア
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US20080288462A1 (en) * 2007-05-16 2008-11-20 Naono Norihiko Database system and display method on information terminal
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP2009005202A (ja) * 2007-06-25 2009-01-08 Ripplex Inc 情報交換装置
US20090194829A1 (en) * 2008-01-31 2009-08-06 Shine Chung MEMS Packaging Including Integrated Circuit Dies
JP5210912B2 (ja) * 2009-02-04 2013-06-12 新光電気工業株式会社 配線基板、電子装置及び電子装置実装構造
KR101152822B1 (ko) 2009-07-31 2012-06-12 에스케이하이닉스 주식회사 웨이퍼의 형성방법
US8011947B2 (en) * 2009-08-12 2011-09-06 Giga-Byte Technology Co., Ltd. HDMI assembly and HDMI port for the same
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
KR101103275B1 (ko) * 2010-02-12 2012-01-10 한국기계연구원 반도체 소자 3차원 패키지용 관통 전극의 제조방법
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
KR101806806B1 (ko) 2011-12-20 2017-12-11 삼성전자주식회사 전자 소자 탑재용 기판의 제조방법
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
JP5984134B2 (ja) 2012-05-15 2016-09-06 ローム株式会社 半導体装置およびその製造方法、電子部品
TWI544599B (zh) * 2012-10-30 2016-08-01 矽品精密工業股份有限公司 封裝結構之製法
JP2014170793A (ja) * 2013-03-01 2014-09-18 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
DE102013224765A1 (de) * 2013-12-03 2015-06-03 Robert Bosch Gmbh Verfahren zur Via-Stift-Verfüllung
US9147662B1 (en) * 2013-12-20 2015-09-29 Stats Chippac Ltd. Integrated circuit packaging system with fiber-less substrate and method of manufacture thereof
TWI558277B (zh) * 2014-08-19 2016-11-11 乾坤科技股份有限公司 電路板層間導電結構、磁性元件及其製作方法
TWI607678B (zh) * 2015-01-06 2017-12-01 欣興電子股份有限公司 中介層結構及其製作方法
US9859159B2 (en) 2015-03-10 2018-01-02 Unimicron Technology Corp. Interconnection structure and manufacturing method thereof
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185943A (ja) * 1988-01-21 1989-07-25 Nec Corp 半導体集積回路装置
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3251711B2 (ja) * 1993-06-02 2002-01-28 株式会社東芝 印刷配線板および印刷配線板の製造方法
JPH07312468A (ja) * 1994-05-18 1995-11-28 Yamaichi Electron Co Ltd フレキシブル回路基板
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
JP2768918B2 (ja) * 1995-07-18 1998-06-25 山一電機株式会社 配線基板における配線パターン間接続構造
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
JP2001127242A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
US6926057B2 (en) * 2001-09-25 2005-08-09 Dainippon Screen Mfg. Co., Ltd. Thin film forming apparatus and thin film forming method
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
JP3830911B2 (ja) * 2003-03-14 2006-10-11 山一電機株式会社 多層配線板の製造方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造

Also Published As

Publication number Publication date
JP2006108236A (ja) 2006-04-20
EP1643819A2 (en) 2006-04-05
TW200618706A (en) 2006-06-01
EP1643819A3 (en) 2007-08-15
KR20060051448A (ko) 2006-05-19
US20060073701A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4813035B2 (ja) 貫通電極付基板の製造方法
JP4559993B2 (ja) 半導体装置の製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
JP5913309B2 (ja) 積層可能なモールディングされたマイクロ電子パッケージ
US7453157B2 (en) Microelectronic packages and methods therefor
TWI408795B (zh) Semiconductor device and manufacturing method thereof
KR100618837B1 (ko) 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
JP5139347B2 (ja) 電子部品装置及びその製造方法
KR20080037740A (ko) 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
JP4528100B2 (ja) 半導体装置及びその製造方法
KR20050016041A (ko) 반도체 장치 및 그 제조 방법
JP4447143B2 (ja) 半導体装置及びその製造方法
TW201622017A (zh) 微電子組件中使用下塡帶之技術及具耦接至貫穿基體通孔之空腔的微電子組件
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
US20090095974A1 (en) Semiconductor package and manufacturing method thereof
JP5154253B2 (ja) 電子部品パッケージ
JP2009076497A (ja) 半導体装置の製造方法
JP4577788B2 (ja) 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物
JP4334397B2 (ja) 半導体装置及びその製造方法
KR100618343B1 (ko) 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
TW201606948A (zh) 晶片封裝體及其製造方法
JP6092729B2 (ja) プローブカード及びその製造方法
JP2001308122A (ja) 半導体装置の製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4813035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees