JP2006080149A - 半導体装置の積層構造 - Google Patents
半導体装置の積層構造 Download PDFInfo
- Publication number
- JP2006080149A JP2006080149A JP2004259875A JP2004259875A JP2006080149A JP 2006080149 A JP2006080149 A JP 2006080149A JP 2004259875 A JP2004259875 A JP 2004259875A JP 2004259875 A JP2004259875 A JP 2004259875A JP 2006080149 A JP2006080149 A JP 2006080149A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- thickness direction
- electrode pad
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 製造工程数の削減、製造コストの低減、さらに信頼性を向上することができる半導体装置の積層構造を提供する。
【解決手段】 厚み方向一方側の表面部に回路が形成される半導体基板を有する複数の半導体装置を積層して電気的に接続する半導体装置の積層構造であって、半導体装置には、半導体基板の前記表面部に、回路に電気的に接続される電極パッドが形成され、さらに半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、および半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部のうち少なくともいずれか一方が形成され、半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続される。
【選択図】 図1
【解決手段】 厚み方向一方側の表面部に回路が形成される半導体基板を有する複数の半導体装置を積層して電気的に接続する半導体装置の積層構造であって、半導体装置には、半導体基板の前記表面部に、回路に電気的に接続される電極パッドが形成され、さらに半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、および半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部のうち少なくともいずれか一方が形成され、半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続される。
【選択図】 図1
Description
本発明は、少なくとも厚み方向一方側の表面部に回路が形成される半導体基板を有する複数の半導体装置を、半導体基板の厚み方向に積層して電気的に接続する半導体装置の積層構造に関する。
近年、携帯電話装置などの携帯用電子機器は小型化および軽量化が図られており、このような携帯用電子機器に搭載される半導体装置にも小型化および高密度化が進められている。特許文献1には、半導体装置に対するこのような要求に対し、半導体基板を厚み方向に積層した積層構造の半導体装置が提案されている。
図8は、従来の半導体装置の積層構造1を模式的に示す断面図である。従来の半導体装置の積層構造1は、半導体基板を有する3個の半導体装置である第1半導体装置2A、第2半導体装置2Bおよび第3半導体装置2Cを含んで構成される。各半導体装置2A,2B,2Cには、半導体基板の厚み方向に貫通する複数の貫通孔3A,3B,3Cが形成される。前記各貫通孔3A,3B,3Cの内周面部には電気絶縁性を有する絶縁膜4A,4B,4Cが形成される。また前記各貫通孔3A,3B,3Cには、前記絶縁膜4A,4B,4Cに接するようにして導電性を有する導電プラグ5A,5B,5Cが充填される。
各半導体装置2A,2B,2Cの回路が形成される半導体基板の厚み方向一方側の表面部である主面部6A,6B,6Cの貫通孔3A,3B,3Cの開口部周囲には、回路に電気的に接続される電極パッド7A,7B,7Cが形成される。また各導電プラグ5A,5B,5Cおよび各電極パッド7A,7B,7Cを覆うようにして、導電性を有する導電キャップ8A,8B,8Cが形成される。
隣接する第1半導体装置2Aと第2半導体装置2Bとは、第1半導体装置2Aの半導体基板の厚み方向他方側の表面部(以後「裏面部」ということがある)に露出している導電プラグ5Aと、第2半導体装置2Bの導電キャップ8Bとが、はんだ電極9Aを介して電気的に接続される。また隣接する第2半導体装置2Bと第3半導体装置2Cとは、第2半導体装置2Bの半導体基板の厚み方向他方側の表面部に露出している導電プラグ5Bと、第3半導体装置2Cの導電キャップ8Cとが、はんだ電極9Bを介して電気的に接続される。このように第1〜第3半導体装置2A〜2Cが積層されて、従来の半導体装置の積層構造1が形成される。
このような半導体装置の積層構造1は、第3半導体装置2Cの各導電プラグ5Cと、たとえばプリント基板とが外部電極10を介して電気的に接続される。
第1〜第3半導体装置2A〜2Cは、以下のようなプロセスで作成される。代表として第1半導体装置2Aについて説明する。
まず半導体基板の主面部6Aに複数の電極パッド7Aを形成する。続いて半導体基板の主面部6Aに電極パッド7Aのサイズより小さい開口を有するマスクをレジスト材料によって形成し、前記開口を通して、たとえば六フッ化硫黄(化学式:SF6)などのフッ素系ガスを用いる反応性イオンエッチングなどの異方性エッチングによって半導体基板2Aに非貫通孔を形成する。その後、専用のレジスト剥離剤を用いて、前記マスクを除去する。
続いて半導体基板に形成した非貫通孔の内周面部に絶縁膜4Aを形成する。この絶縁膜4Aは、たとえば化学的蒸着法(Chemical Vapor Deposition ;略称:CVD)によってTEOS(Tetra Ethyl Ortho Silicate)材が用いられる。このTEOS材の揮発性化合物を気化し、高温加熱された半導体基板上に均一なガス環境を形成し、非貫通孔の内周面部で化学反応を行わせて非貫通孔の内周面部に薄膜を形成する。
続いて導電プラグ5Aとなる金属を、スパッタ法およびめっき法などの方法によって、非貫通孔に充填する。続いて半導体基板の主面部6Aの導電プラグ5Aおよび電極パッド7Aを覆うようにして、スパッタ法などによってアルミニウムの薄膜を形成することで、導電キャップ8Aを形成する。最後に裏面部から半導体基板を研磨して、導電プラグ5Aを露出させる。同時に、裏面から研磨することにより非貫通孔は貫通孔3Aとなる。
図8に示す半導体装置の積層構造1を実現するためには、各半導体装置2A〜2Cの半導体基板に非貫通孔を形成した後に、絶縁膜4A〜4Cおよび電極プラグ5A〜5Cを形成する。続いて各半導体装置2A〜2Cの半導体基板の主面部6A〜6Cに形成された電極パッド7A〜7Cと導電プラグ5A〜5Cとを、導電キャップ8A〜8Cによって電気的に接続する。続いて半導体装置2A〜2Cを積層して電気的に接続するためのはんだ電極9A,9Bを形成する必要があるので、半導体装置の積層構造1を得るために多大な工程が必要であり、このように工程数が多いので製造コストが高騰する。さらに隣接する半導体装置2A〜2Cの間は絶縁体によって封止されることが多く、絶縁膜4A〜4Cと、隣接する半導体装置2A〜2Cの間の絶縁体とは、別の工程において別材料で形成される。これによって絶縁膜4A〜4Cと前記絶縁体との熱膨張の違いなどによる剥離が生じて、環境試験などで剥離部分に水分がたまり、リークをおこし、信頼性上問題となる可能性がある。
本発明の目的は、製造工程数の削減、製造コストの低減、さらに信頼性を向上することができる半導体装置の積層構造を提供することである。
本発明は、少なくとも厚み方向一方側の表面部に回路が形成される半導体基板を有する複数の半導体装置を、半導体基板の厚み方向に積層して電気的に接続する半導体装置の積層構造であって、
半導体装置には、半導体基板の厚み方向一方側の表面部に、回路に電気的に接続される電極パッドが形成され、さらに、
(a)半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、
(b)半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部、
のうち少なくともいずれか一方が形成され、
半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続されることを特徴とする半導体装置の積層構造である。
半導体装置には、半導体基板の厚み方向一方側の表面部に、回路に電気的に接続される電極パッドが形成され、さらに、
(a)半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、
(b)半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部、
のうち少なくともいずれか一方が形成され、
半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続されることを特徴とする半導体装置の積層構造である。
また本発明は、隣接する2つの半導体装置は、一方の半導体装置の突起電極部と他方の半導体装置の電極パッドとの接続部分を除いて、間隔をあけて配置されることを特徴とする。
また本発明は、隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間には、樹脂成分を含む絶縁材が設けられることを特徴とする。
また本発明は、隣接する2つの半導体装置の互いに面する表面部の間に、樹脂成分を含む絶縁材が設けられることを特徴とする。
また本発明は、隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間、および、互いに面する表面部の間には、樹脂成分を含む絶縁材が設けられることを特徴とする。
また本発明は、前記隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間に設けられる絶縁材は、前記互いに面する表面部の間に設けられる絶縁材と同一材料であることを特徴とする。
本発明によれば、半導体装置には、半導体基板の厚み方向一方側の表面部に、回路に電気的に接続される電極パッドが形成される。半導体装置には、さらに、半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、および、半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部のうち少なくともいずれか一方が形成される。このような半導体装置を製造するとき、半導体基板に電極パッドを形成する工程、半導体基板に貫通孔を形成する工程、電極パッドに突起電極部を形成する工程だけで製造することができるので、従来に比べて格段に製造工程数を削減することができる。このような製造工程数の削減によって、半導体装置の製造コストを低減することができる。
半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続される。このように隣接する2つの半導体装置を電気的に接続するために、一方の半導体装置の突起電極部と、他方の半導体装置の電極パッドとを電気的に接続するだけで良いので、半導体装置の積層工程が簡素となり、製造コストを低減することができる。
また本発明によれば、隣接する2つの半導体装置は、一方の半導体装置の突起電極部と他方の半導体装置の電極パッドとの接続部分を除いて、間隔をあけて配置される。これによって隣接する2つの半導体装置は、一方の半導体装置の突起電極部と、他方の半導体装置の電極パッドとだけによって電気的に接続されるので、樹脂材料の熱膨張の違いに起因して熱履歴により発生するクラック、また吸湿により発生するクラックなどに水分が溜まって発生するリークの危険性を可及的に低減して、半導体装置の積層構造の信頼性を極めて向上することができる。
また本発明によれば、隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間には、樹脂成分を含む絶縁材が設けられる。これによって一方の半導体装置の突起電極部が、誤って他方の半導体装置の不所望な箇所に電気的に接続される状態になることを確実に防止して、半導体装置の積層構造の信頼性を向上することができる。
また本発明によれば、隣接する2つの半導体装置の互いに面する表面部の間に、樹脂成分を含む絶縁材が設けられる。これによって半導体装置の積層構造の強度を向上して、信頼性を向上することができる。
また本発明によれば、隣接する2つの半導体装置の一方の半導体装置の突起電極部と他方の半導体装置の貫通孔の内周面との間、および、互いに面する表面部の間には樹脂成分を含む絶縁材が設けられる。これによって一方の半導体装置の突起電極部が、誤って他方の半導体装置の不所望な箇所に電気的に接続される状態になることを確実に防止するだけでなく、半導体装置の積層構造の強度を向上して、信頼性を飛躍的に向上することができる。
また本発明によれば、隣接する2つの半導体装置の一方の半導体装置の突起電極部と他方の半導体装置の貫通孔の内周面に設けられる絶縁材は、互いに面する表面部の間に設けられる絶縁材と同一材料である。これによって、同一工程によって絶縁材を形成できるため、コストの削減を図れるとともに、互いの絶縁材同士の熱膨張率などの物性値の違いにより発生するクラックなどの問題を抑制できるので、信頼性の向上につながる。
図1は、本発明の第1の実施形態の半導体装置の積層構造20を模式的に示す断面図である。本実施の形態では、図1に示すように、半導体装置の積層構造20は、複数の半導体装置、その一例として3個の半導体装置21,22,23が積層されて電気的に接続されるものとする。
各半導体装置21,22,23は、少なくとも厚み方向一方向の表面部24,25,26に回路(図示せず)が形成される半導体基板27,28,29を有する。半導体装置の積層構造20は、第1半導体装置21、第2半導体装置22および第3半導体装置23の順に厚み方向に積層して電気的に接続される。詳細には、第1半導体装置21の厚み方向一方側に第2半導体装置22が配置され、第2半導体装置22の厚み方向一方側に第3半導体装置23が配置される。
図2は、半導体装置の積層構造20を各半導体装置21,22,23毎に模式的に示す断面図であり、図2(1)は、第1半導体装置21を模式的に示す断面図であり、図2(2)は、第2半導体装置22を模式的に示す断面図であり、図2(3)は、第3半導体装置23を模式的に示す断面図である。各半導体装置21,22,23の半導体基板21,22,23の厚み方向一方側の表面部(以後「主面部」ということがある)24,25,26には、回路に電気的に接続される複数の電極パッド30,31,32が形成される。電極パッド30,31,32は、たとえばアルミニウムなどの金属から成り、一辺の長さが、たとえば約80マイクロメートルの正方形状の表面を有し、厚みが1マイクロメートル程度の薄板状に形成される。本実施の形態では、電極パッド30,31,32は、正方形状の面を有するとしたけれども、これに限らず、たとえば円形状の面を有する薄板状であってもよい。
図2(1)に示す第1半導体装置21には、半導体基板27の厚み方向他方側から厚み方向一方側に向かう方向に各電極パッド30から突出し、電極パッド30に電気的に接続される突起電極部33が形成される。突起電極部33は、たとえば金などの金属から成り、四角錐台状に形成される。突起電極部33の下底部の一辺の長さは、たとえば40マイクロメートル、上底部の一辺の長さは、たとえば30マイクロメートルであり、高さは、たとえば60マイクロメートルであってもよい。本実施の形態では突起電極部33は、四角錐台状としたけれども、これに限らず、たとえば円錐台状、角柱状および円柱状であってもよい。
第1半導体装置21の突起電極部33を形成するにあたっては、まず、第1半導体装置21の電極パッド30にシード層を形成し、シード層の上から感光性のレジスト材料を塗布して、電極パッド30に塗布されたレジスト材料を所定の形状を開口する。続いて電解めっきによって金属材料を電極パッド30上に成長させて、突起電極部33を形成する。ここで突起電極33の材料は、電気抵抗が低いことと接続性との観点から金を用いた。その後、剥離剤によってレジスト材料を剥離する。
第1半導体装置21は、突起電極部33を形成した後に、半導体基板27の厚み方向他方側の表面部(以後「裏面部34」ということがある)が研削される。本実施の形態では、初期の厚みが約0.7ミリメートルの半導体基板27の裏面部34を研削し、半導体基板27を約50マイクロメートルの厚みにしている。このような研削時には、薄くなった半導体基板27に割れが発生するのを防ぐために、補強板に取り付けられた状態で支持される。
図2(2)に示す第2半導体装置22には、半導体基板28の厚み方向他方側から厚み方向一方側に向かう方向に各電極パッド31から突出し、電極パッド31に電気的に接続される突起電極部35が形成される。第2半導体装置22の突起電極部35は、第1半導体装置21の突起電極部33と同様に形成される。
また第2半導体装置22には、半導体基板28の厚み方向他方側の表面部(以後「裏面部36」ということがある)から電極パッド31まで半導体基板28を厚み方向に貫通する貫通孔37が形成される。貫通孔37は、半導体基板28の裏面部36における開口部が一辺の長さが70マイクロメートルの正方形状、半導体基板28の主面部25における開口部が一辺の長さが65マイクロメートル、深さが50マイクロメートルとなるテーパ状に形成される。第2半導体装置22の貫通孔37は、前述のような形状に限ることなく、後述するように第1半導体装置21の突起電極部33が挿入されたときに、前記貫通孔37の内周面と前記突起電極部33とが接触しないような形状およびサイズであれば、どのようなものであってもよい。
第2半導体装置22の貫通孔37を形成するにあたっては、まず、感光性のレジスト材料を第2半導体装置22の電極パッド31の裏側となる裏面部26にスピナー法によって塗布し、露光および現像を行ってマスクを形成する。このとき前記電極パッド31の中心と、貫通孔37を形成するためのマスクの開口の中心とを一致させる。このように形成した所定の開口形状となるマスクに対応して、たとえば六フッ化硫黄(化学式:SF6)などのフッ素系ガスを用いる反応性イオンエッチングなどの異方性エッチングを施す。その後、専用の剥離剤を用いてマスクを除去する。第2半導体装置22の半導体基板28をエッチングするとき、前記半導体基板28の裏面部26に形成したマスク材と、前記半導体基板28の材料であるシリコンとのエッチングガスの選択比の違いによって、シリコンを選択的にエッチングする。またこのエッチングにおいて、前記半導体基板28のシリコンの穴開けが進行して前記電極パッド31まで達しても、アルミニウムから成る前記電極パッド31へのエッチングガスの反応性はシリコンほど高くないので、前記電極パッド31はエッチングされず、前記電極パッド31によって主面部25側が塞がれる貫通孔37が形成される。
第2半導体装置21は、突起電極部35を形成した後に、半導体基板28の裏面部36が研削される。本実施の形態では、初期の厚みが約0.7ミリメートルの半導体基板28の裏面部36を研削し、半導体基板28を約50マイクロメートルの厚みにしている。このような研削時には、薄くなった半導体基板28に割れが発生するのを防ぐために、補強板に取り付けられた状態で支持される。
図2(3)に示す第3半導体装置23には、半導体基板29の厚み方向他方側の表面部(以後「裏面部38」ということがある)から電極パッド32まで半導体基板29を厚み方向に貫通する貫通孔39が形成される。第3半導体装置23の貫通孔39は、第2半導体装置22の貫通孔37と同様に形成される。
第3半導体装置23は、貫通孔39を形成する前に、半導体基板29の裏面部38が研削される。本実施の形態では、初期の厚みが約0.7ミリメートルの半導体基板29の裏面部38を研削し、半導体基板29を約50マイクロメートルの厚みにしている。このような研削時には、薄くなった半導体基板29に割れが発生するのを防ぐために、補強板に取り付けられた状態で支持される。
第1半導体装置21と第2半導体装置22とは、図1に示すように、第1半導体装置21の突起電極部33が、第2半導体装置22の貫通孔37に挿通されて第2半導体装置22の電極パッド31に電気的に接続される。このとき第1半導体装置21と第2半導体装置22とは、第1半導体装置21の突起電極部33と第2半導体装置22の電極パッド31との接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21の突起電極部33と第2半導体装置22の貫通孔37の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22と第3半導体装置23とは、図1に示すように、第2半導体装置22の突起電極部35が、第3半導体装置23の貫通孔39に挿通されて第3半導体装置23の電極パッド32に電気的に接続される。このとき第2半導体装置22と第3半導体装置23とは、第2半導体装置22の突起電極部35と第3半導体装置23の電極パッド32との接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22の突起電極部35と第3半導体装置23の貫通孔39の内周面との間隔は、15マイクロメートル程度とする。
エッチング後の第2および第3半導体装置22,23の各貫通孔37,39に臨む電極パッド31,32の表面には自然酸化膜が存在する。そこでこのような自然酸化膜を除去して、電極パッド31,32と突起電極部33,35とが良好に電気的に接続されるために、超音波振動を印加しながら荷重を加えて、電極パッド31,32と突起電極部33,35とを電気的に接続する。前述のように貫通孔37,39の内周面と突起電極部33,35とは物理的に接触していないので、両者は電気的に絶縁される。突起電極部33,37と貫通孔37,39との間に空気が存在する場合、空気は比誘電率が1であるので、高周波の伝送時の減衰が少なくなって、電気応答性が向上し、良好な高周波伝送特性が得られる。
第3半導体装置23の電極パッド32の厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20が形成される。
以上のように本実施の形態の半導体装置の積層構造20によれば、各半導体装置21,22,23には、半導体基板27,28,29の主面部24,25,26に、回路に電気的に接続される電極パッド30,31,32が形成される。第1および第2半導体装置21,22には、半導体基板27,28の裏面部34,36から主面部24,25に向かう方向に電極パッド30,31から突出し、電極パッド30,31に電気的に接続される突起電極部33,35が形成される。また第2および第3半導体装置22,23には、半導体基板28,29の裏面部36,38から電極パッド31,32まで半導体基板28,29を厚み方向に貫通する貫通孔37,39が形成される。このような半導体装置21〜23を製造するとき、半導体基板27〜29に電極パッド30〜32を形成する工程、第1および第2半導体装置21,22の電極パッド30,31に突起電極部33,35を形成する工程、第2および第3半導体装置22,23の半導体基板28,29に貫通孔37,39を形成する工程で製造することができるので、従来に比べて格段に製造工程数を削減することができる。このような製造工程数の削減によって、半導体装置21〜23の製造コストを低減することができる。隣接する第1および第2半導体装置21,22ならびに第2および第3半導体装置22,23を電気的に接続するために、第1および第2半導体装置21,22の突起電極部33,35と、第2および第3半導体装置22,23の電極パッド31,32とを電気的に接続するだけで良いので、半導体装置21〜23の積層工程が簡素となり、製造コストを低減することができる。
また本実施の形態の半導体装置の積層構造20によれば、隣接する2つの半導体装置は、第1および第2半導体装置21,22の突起電極部33,35と、第2および第3半導体装置22,23の電極パッド31,32とだけによって電気的に接続されるので、リークの危険性を可及的に低減して、半導体装置の積層構造20の信頼性を極めて向上することができる。
本実施の形態において半導体装置の積層構造20は、3個の半導体装置21〜23を積層するとしたけれども、半導体装置は複数であれば何個であってもよい。前述のように隣接する2つの半導体装置の一方に少なくとも突起電極部が形成され、他方に貫通孔が形成されていれば、同様の効果を達成して積層することができる。また各半導体装置21〜23において、回路は各半導体基板27〜29の主面部24〜26に形成されるとしたけれども、各半導体基板27〜29の裏面部34,36,38に形成されていてもよい。
図3は、本発明の第2の実施形態の半導体装置の積層構造20Aを模式的に示す断面図である。本実施の形態では、図3に示すように、半導体装置の積層構造20Aは、複数の半導体装置、その一例として3個の半導体装置21A,22A,23Aが積層されて電気的に接続されるものとする。本実施の形態の第1半導体装置21Aおよび第2半導体装置22Aは、前述の第1の実施形態の半導体装置の積層構造20における第1半導体装置21と同様であるので、詳細な説明は省略する。また本実施の形態の第3半導体装置23Aは、前述の第1の実施形態の半導体装置の積層構造20における第3半導体装置23と同様であるので、詳細な説明は省略する。
第1半導体装置21Aと第3半導体装置23Aとは、第1半導体装置21Aの突起電極部が、第3半導体装置23Aの貫通孔に挿通されて第3半導体装置23Aの電極パッドに電気的に接続される。このとき第1半導体装置21Aと第3半導体装置23Aとは、第1半導体装置21Aの突起電極部と第3半導体装置23Aの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21Aの突起電極部と第3半導体装置23Aの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22Aと第3半導体装置23Aとは、第2半導体装置22Aの突起電極部が、第3半導体装置23Aの貫通孔に挿通されて第3半導体装置23Aの電極パッドに電気的に接続される。このとき第2半導体装置22Aと第3半導体装置23Aとは、第2半導体装置22Aの突起電極部と第3半導体装置23Aの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22Aの突起電極部と第3半導体装置23Aの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第1半導体装置21Aと第2半導体装置22Aとは、電気的に接続されていない。
第3半導体装置23Aの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Aが形成される。
第3半導体装置23Aの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Aが形成される。
図4は、本発明の第3の実施形態の半導体装置の積層構造20Bを模式的に示す断面図である。本実施の形態では、図4に示すように、半導体装置の積層構造20Bは、複数の半導体装置、その一例として3個の半導体装置21B,22B,23Bが積層されて電気的に接続されるものとする。本実施の形態の第1半導体装置21Bおよび第2半導体装置22Bは、前述の第1の実施形態の半導体装置の積層構造20における第2半導体装置22と同様であるので、詳細な説明は省略する。また本実施の形態の第3半導体装置23Bは、前述の第1の実施形態の半導体装置の積層構造20における第3半導体装置23と同様であるので、詳細な説明は省略する。
第1半導体装置21Bと第2半導体装置22Bとは、第1半導体装置21Bの突起電極部が、第2半導体装置22Bの貫通孔に挿通されて第2半導体装置22Bの電極パッドに電気的に接続される。このとき第1半導体装置21Bと第2半導体装置22Bとは、第1半導体装置21Bの突起電極部と第2半導体装置22Aの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21Bの突起電極部と第2半導体装置22Bの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22Bと第3半導体装置23Bとは、第2半導体装置22Bの突起電極部が、第3半導体装置23Bの貫通孔に挿通されて第3半導体装置23Bの電極パッドに電気的に接続される。このとき第2半導体装置22Bと第3半導体装置23Bとは、第2半導体装置22Bの突起電極部と第3半導体装置23Bの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22Bの突起電極部と第3半導体装置23Bの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第3半導体装置23Bの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Bが形成される。
図5は、本発明の第4の実施形態の半導体装置の積層構造20Cを模式的に示す断面図である。本実施の形態では、図5に示すように、半導体装置の積層構造20Cは、複数の半導体装置、その一例として3個の半導体装置21C,22C,23Cが積層されて電気的に接続されるものとする。本実施の形態の第1半導体装置21Cは、前述の第1の実施形態の半導体装置の積層構造20における第1半導体装置21と同様であるので、詳細な説明は省略する。また第2半導体装置22Cは、前述の第1の実施形態の半導体装置の積層構造20における第2半導体装置22と同様であるので、詳細な説明は省略する。また本実施の形態の第3半導体装置23Cは、前述の第1の実施形態の半導体装置の積層構造20における第3半導体装置23と同様であるので、詳細な説明は省略する。
第1半導体装置21Cと第2半導体装置22Cとは、第1半導体装置21Cの突起電極部が、第2半導体装置22Cの貫通孔に挿通されて第2半導体装置22Cの電極パッドに電気的に接続される。このとき第1半導体装置21Cと第2半導体装置22Cとは、第1半導体装置21Cの突起電極部と第2半導体装置22Cの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21Cの突起電極部と第2半導体装置22Cの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22Cと第3半導体装置23Cとは、第2半導体装置22Cの突起電極部が、第3半導体装置23Cの貫通孔に挿通されて第3半導体装置23Cの電極パッドに電気的に接続される。このとき第2半導体装置22Cと第3半導体装置23Cとは、第2半導体装置22Cの突起電極部と第3半導体装置23Cの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22Cの突起電極部と第3半導体装置23Cの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
前述の第1半導体装置21Cの突起電極部と第2半導体装置22Cの貫通孔の内周面との間の電極まわり空隙、および第2半導体装置22Cの突起電極部と第3半導体装置23Cの貫通孔の内周面との間の電極まわり空隙に、樹脂成分を含む絶縁材41が設けられる。絶縁材は41は、電極まわり空隙に部分的に設けられてもよいが、本実施の形態では、貫通孔全体に充填されるように設けられる。絶縁材41を構成する樹脂は、熱硬化性樹脂、たとえばエポキシ樹脂が用いられる。絶縁材41を充填して絶縁材41を硬化させるときに第2および第3半導体装置22C,23Cに熱応力が生じることを防ぐために、絶縁材41を構成する樹脂として、たとえば約摂氏150度で硬化する低温硬化タイプの樹脂が用いられることが望ましい。
第3半導体装置23Cの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Cが形成される。
本実施の形態の半導体装置の積層構造20Cによれば、隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間には、樹脂成分を含む絶縁材41が設けられる。これによって一方の半導体装置の突起電極部が、誤って他方の半導体装置の不所望な箇所に電気的に接続される状態になることを確実に防止して、半導体装置の積層構造の信頼性を向上することができる。またこの絶縁材41によって、突起電極部と電極パッドとの接続部を補強することができる。
図6は、本発明の第5の実施形態の半導体装置の積層構造20Dを模式的に示す断面図である。本実施の形態では、図6に示すように、半導体装置の積層構造20Dは、複数の半導体装置、その一例として3個の半導体装置21D,22D,23Dが積層されて電気的に接続されるものとする。本実施の形態の第1半導体装置21Dは、前述の第1の実施形態の半導体装置の積層構造20における第1半導体装置21と同様であるので、詳細な説明は省略する。また第2半導体装置22Dは、前述の第1の実施形態の半導体装置の積層構造20における第2半導体装置22と同様であるので、詳細な説明は省略する。また本実施の形態の第3半導体装置23Dは、前述の第1の実施形態の半導体装置の積層構造20における第3半導体装置23と同様であるので、詳細な説明は省略する。
第1半導体装置21Dと第2半導体装置22Dとは、第1半導体装置21Dの突起電極部が、第2半導体装置22Dの貫通孔に挿通されて第2半導体装置22Dの電極パッドに電気的に接続される。このとき第1半導体装置21Dと第2半導体装置22Dとは、第1半導体装置21Dの突起電極部と第2半導体装置22Dの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21Dの突起電極部と第2半導体装置22Dの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22Dと第3半導体装置23Dとは、第2半導体装置22Dの突起電極部が、第3半導体装置23Dの貫通孔に挿通されて第3半導体装置23Dの電極パッドに電気的に接続される。このとき第2半導体装置22Dと第3半導体装置23Dとは、第2半導体装置22Dの突起電極部と第3半導体装置23Dの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22Dの突起電極部と第3半導体装置23Dの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第1半導体装置21Dの主面部と第2半導体装置22Dの裏面部との間の対向面間空隙、および第2半導体装置22Dの主面部と第3半導体装置23Dの裏面部との間の対向面間空隙に、樹脂成分を含む絶縁材42が設けられる。絶縁材42は、隣接する半導体装置間の対向面間空隙全体に充填されるように設けられてもよいが、本実施の形態では、部分的に、いわばスペーサ的に設けられる。
これによって第1半導体装置21Dの主面部と第2半導体装置22Dの裏面部とが絶縁材42を介して連結され、第2半導体装置22Dの主面部と第3半導体装置23Dの裏面部とが絶縁材42を介して連結される。絶縁材42を構成する樹脂は、熱硬化性樹脂、たとえばエポキシ樹脂が用いられる。絶縁材42を充填して絶縁材42を硬化させるときに各半導体装置21D〜23Dに熱応力が生じることを防ぐために、絶縁材42を構成する樹脂として、たとえば約摂氏150度で硬化する低温硬化タイプの樹脂が用いられることが望ましい。
第3半導体装置23Dの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Dが形成される。
本実施の形態の半導体装置の積層構造20Dによれば、隣接する2つの半導体装置の互いに面する表面部の間に、樹脂成分を含む絶縁材42が充填される。これによって隣接する2つの半導体装置同士が直接接触して、不所望に電気的に接続されることを防止するとともに、半導体装置の積層構造の強度を向上して、信頼性を向上することができる。
図7は、本発明の第6の実施形態の半導体装置の積層構造20Eを模式的に示す断面図である。本実施の形態では、図7に示すように、半導体装置の積層構造20Eは、複数の半導体装置、その一例として3個の半導体装置21E,22E,23Eが積層されて電気的に接続されるものとする。本実施の形態の第1半導体装置21Eは、前述の第1の実施形態の半導体装置の積層構造20における第1半導体装置21と同様であるので、詳細な説明は省略する。また第2半導体装置22Eは、前述の第1の実施形態の半導体装置の積層構造20における第2半導体装置22と同様であるので、詳細な説明は省略する。また本実施の形態の第3半導体装置23Eは、前述の第1の実施形態の半導体装置の積層構造20における第3半導体装置23と同様であるので、詳細な説明は省略する。
第1半導体装置21Eと第2半導体装置22Eとは、第1半導体装置21Eの突起電極部が、第2半導体装置22Eの貫通孔に挿通されて第2半導体装置22Eの電極パッドに電気的に接続される。このとき第1半導体装置21Eと第2半導体装置22Eとは、第1半導体装置21Eの突起電極部と第2半導体装置22Eの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第1半導体装置21Eの突起電極部と第2半導体装置22Eの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第2半導体装置22Eと第3半導体装置23Eとは、第2半導体装置22Eの突起電極部が、第3半導体装置23Eの貫通孔に挿通されて第3半導体装置23Eの電極パッドに電気的に接続される。このとき第2半導体装置22Eと第3半導体装置23Eとは、第2半導体装置22Eの突起電極部と第3半導体装置23Eの電極パッドとの接続部分を除いて、間隔をあけて配置される。このとき第2半導体装置22Eの突起電極部と第3半導体装置23Eの貫通孔の内周面との間隔は、15マイクロメートル程度とする。
第1半導体装置21Eと第2半導体装置22Eとの間、および第2半導体装置22Eと第3半導体装置23Eとの間に、樹脂成分を含む絶縁材43が設けられる。詳細に述べると、絶縁材43は、第1半導体装置21Eの主面部と第2半導体装置22Eの裏面部との間の対向面間空隙、第1半導体装置21Eの突起電極部と第2半導体装置22Eの貫通孔の内周面との間の電極まわり空隙、第2半導体装置22Eの主面部と第3半導体装置23Eの裏面部との間の対向面間空隙、第2半導体装置22Eの突起電極部と第3半導体装置23Eの貫通孔の内周面との間の電極まわり空隙に、それぞれ設けられる。
絶縁材43は、各空隙に部分的に設けられてもよいし、各空隙の全体に充填されてもよい。本実施の形態では、各空隙の全体に充填されるように設けられる。さらに具体的に述べると、第1および第2半導体装置21E,22E間の対抗面空隙および電極まわり空隙は連なっており、同一の材料から成る絶縁材43が、一体に連なるように設けられる。また同様に、第2および第3半導体装置22E,23E間の対抗面空隙および電極まわり空隙は連なっており、同一の材料から成る絶縁材43が、一体に連なるように設けられる。このように同一(単一)材料にすることによって、複数種類の材料を用いる場合に比べて、熱膨張率の違いによってクラックが発生するなどの問題発生を防ぎ、信頼性向上を図ることができる。
これによって第1半導体装置21Eと第2半導体装置22Eとが絶縁材43を介して連結され、第2半導体装置22Eと第3半導体装置23Eとが絶縁材43を介して連結される。絶縁材43を構成する樹脂は、熱硬化性樹脂、たとえばエポキシ樹脂が用いられる。絶縁材43を硬化させるときに各半導体装置21E〜23Eに熱応力が生じることを防ぐために、絶縁材43を構成する樹脂として、たとえば約摂氏150度で硬化する低温硬化タイプの樹脂が用いられることが望ましい。絶縁材43は、突起電極部と電極パッドとの接続後に絶縁材43を充填する方法、または突起電極部と電極パッドとの接続前に接続面に樹脂をポッティングしておいて接続する方法のどちらでもよい。
絶縁材43を、各空隙に設ける工程は、空隙への材料の供給段階と、供給した材料の硬化段階とを有する。第1半導体装置21Eの主面部と第2半導体装置22Eの裏面部との間の対向面間空隙と、第1半導体装置21Eの突起電極部と第2半導体装置22Eの貫通孔の内周面との間の電極まわり空隙とに設けるにあたっては、対抗面間空隙および電極まわり空隙の両方に材料を供給した後、その材料を硬化する1工程で設ける方法と、第1工程目として、対抗面間空隙および電極まわり空隙のいずれか一方に材料を供給した後、その材料を硬化し、次いで第2工程目として、対抗面間空隙および電極まわり空隙のいずれか他方に材料を供給した後、その材料を硬化する、2工程で設ける方法とがあり、いずれの方法で設けてもよい。本実施の形態では、対抗面間空隙および電極まわり空隙に、同一材料の絶縁材43が設けられるので、前記1工程で設ける方法を採用することが可能である。この1工程で設ける方法を採用すると、工程数の削減を図ることができるとともに、前記2工程で設ける場合に比べて、絶縁材43の一体化などの観点から信頼性向上を図ることができる。
第3半導体装置23Eの電極パッドの厚み方向一方側には、はんだボールによって外部電極40が形成される。このようにして半導体装置の積層構造20Eが形成される。
また本発明によれば、隣接する2つの半導体装置の間には、樹脂成分を含む絶縁材43が充填される。これによって一方の半導体装置の突起電極部が、誤って他方の半導体装置の不所望な箇所に電気的に接続される状態になることを確実に防止するだけでなく、半導体装置の積層構造20Eの強度を向上することができる。したがってハンドリング性が向上するとともに、信頼性を飛躍的に向上することができる。
20,20A〜20E 半導体装置の積層構造
21,22,23,21A〜21E,22A〜22E,22A〜22E 半導体装置
27,28,29 半導体基板
30,31,32 電極パッド
33,35 突起電極部
37,39 貫通孔
41,42,43 絶縁材
21,22,23,21A〜21E,22A〜22E,22A〜22E 半導体装置
27,28,29 半導体基板
30,31,32 電極パッド
33,35 突起電極部
37,39 貫通孔
41,42,43 絶縁材
Claims (6)
- 少なくとも厚み方向一方側の表面部に回路が形成される半導体基板を有する複数の半導体装置を、半導体基板の厚み方向に積層して電気的に接続する半導体装置の積層構造であって、
半導体装置には、半導体基板の厚み方向一方側の表面部に、回路に電気的に接続される電極パッドが形成され、さらに、
(a)半導体基板の厚み方向他方側の表面部から電極パッドまで半導体基板を厚み方向に貫通する貫通孔、
(b)半導体基板の厚み方向他方側から厚み方向一方側に向かう方向に電極パッドから突出し、電極パッドに電気的に接続される突起電極部、
のうち少なくともいずれか一方が形成され、
半導体装置が積層されるとき、隣接する2つの半導体装置のうちの一方の半導体装置の突起電極部が、他方の半導体装置の貫通孔に挿通されて当該半導体装置の電極パッドに電気的に接続されることを特徴とする半導体装置の積層構造。 - 隣接する2つの半導体装置は、一方の半導体装置の突起電極部と他方の半導体装置の電極パッドとの接続部分を除いて、間隔をあけて配置されることを特徴とする請求項1記載の半導体装置の積層構造。
- 隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間には、樹脂成分を含む絶縁材が設けられることを特徴とする請求項2記載の半導体装置の積層構造。
- 隣接する2つの半導体装置の互いに面する表面部の間に、樹脂成分を含む絶縁材が設けられることを特徴とする請求項2記載の半導体装置の積層構造。
- 隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間、および、互いに面する表面部の間には、樹脂成分を含む絶縁材が設けられることを特徴とする請求項2記載の半導体装置の積層構造。
- 前記隣接する2つの半導体装置の一方の半導体装置の突起電極部と、他方の半導体装置の貫通孔の内周面との間に設けられる絶縁材は、前記互いに面する表面部の間に設けられる絶縁材と同一材料であることを特徴とする請求項5記載の半導体装置の積層構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259875A JP2006080149A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の積層構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259875A JP2006080149A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の積層構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080149A true JP2006080149A (ja) | 2006-03-23 |
Family
ID=36159382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259875A Pending JP2006080149A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置の積層構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080149A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108236A (ja) * | 2004-10-01 | 2006-04-20 | Shinko Electric Ind Co Ltd | 貫通電極付基板の製造方法 |
JP2006135233A (ja) * | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100796983B1 (ko) * | 2006-11-21 | 2008-01-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2008016855A (ja) * | 2006-07-07 | 2008-01-24 | Qimonda Ag | 積層チップを備えた半導体素子、および、その製造方法 |
JP2008108846A (ja) * | 2006-10-24 | 2008-05-08 | Lintec Corp | 複合型半導体装置用スペーサーシート、それを用いた半導体パッケージ及び複合型半導体装置の製造方法、並びに複合型半導体装置 |
JP2010153492A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
CN109244224A (zh) * | 2017-07-11 | 2019-01-18 | Lg 伊诺特有限公司 | 发光器件封装 |
CN109962064A (zh) * | 2017-11-02 | 2019-07-02 | 三星电子株式会社 | 半导体装置及其制造方法、和包括其的半导体封装件 |
-
2004
- 2004-09-07 JP JP2004259875A patent/JP2006080149A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108236A (ja) * | 2004-10-01 | 2006-04-20 | Shinko Electric Ind Co Ltd | 貫通電極付基板の製造方法 |
JP2006135233A (ja) * | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR101161718B1 (ko) | 2004-11-09 | 2012-07-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 관통전극을 갖는 반도체 장치 및 그 제조 방법 |
JP2008016855A (ja) * | 2006-07-07 | 2008-01-24 | Qimonda Ag | 積層チップを備えた半導体素子、および、その製造方法 |
JP2008108846A (ja) * | 2006-10-24 | 2008-05-08 | Lintec Corp | 複合型半導体装置用スペーサーシート、それを用いた半導体パッケージ及び複合型半導体装置の製造方法、並びに複合型半導体装置 |
KR100796983B1 (ko) * | 2006-11-21 | 2008-01-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2010153492A (ja) * | 2008-12-24 | 2010-07-08 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
CN109244224A (zh) * | 2017-07-11 | 2019-01-18 | Lg 伊诺特有限公司 | 发光器件封装 |
CN109244224B (zh) * | 2017-07-11 | 2023-02-21 | 苏州立琻半导体有限公司 | 发光器件封装 |
CN109962064A (zh) * | 2017-11-02 | 2019-07-02 | 三星电子株式会社 | 半导体装置及其制造方法、和包括其的半导体封装件 |
CN109962064B (zh) * | 2017-11-02 | 2024-02-09 | 三星电子株式会社 | 半导体装置及其制造方法、和包括其的半导体封装件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780673B2 (en) | Method of forming a semiconductor device package using a plate layer surrounding contact pads | |
TWI360204B (en) | Semiconductor device | |
US8319115B2 (en) | Wiring board and manufacturing method thereof | |
JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
US8564116B2 (en) | Semiconductor device with reinforcement plate and method of forming same | |
JP5106460B2 (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP2003258189A (ja) | 半導体装置及びその製造方法 | |
JP5268752B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6606331B2 (ja) | 電子装置 | |
KR20080111701A (ko) | 실장기판 및 그 제조방법 | |
EP2058859A2 (en) | Wiring substrate and semiconductor device and method of manufacturing the same | |
US8253034B2 (en) | Printed circuit board and semiconductor package with the same | |
KR100844997B1 (ko) | 반도체 패키지, 반도체 스택 패키지, 패키지들을 제조하는방법 | |
KR101047485B1 (ko) | 전자소자 내장형 인쇄회로기판 | |
CN100433321C (zh) | 电路基板及使用该电路基板的电路装置 | |
JP2006080149A (ja) | 半導体装置の積層構造 | |
KR20110100981A (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP2011086850A (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
JP6533066B2 (ja) | 電子装置 | |
JP2004119773A (ja) | 半導体装置及びその製造方法 | |
JP2010135347A (ja) | 配線基板およびその製造方法 | |
JP2006108244A (ja) | 半導体装置の製造方法 | |
US11270894B2 (en) | Manufacturing method for semiconductor package with cantilever pads | |
KR101043471B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR20090098501A (ko) | 인쇄회로기판 제조방법 |