KR20080111701A - 실장기판 및 그 제조방법 - Google Patents

실장기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080111701A
KR20080111701A KR1020070059988A KR20070059988A KR20080111701A KR 20080111701 A KR20080111701 A KR 20080111701A KR 1020070059988 A KR1020070059988 A KR 1020070059988A KR 20070059988 A KR20070059988 A KR 20070059988A KR 20080111701 A KR20080111701 A KR 20080111701A
Authority
KR
South Korea
Prior art keywords
insulating layer
land
bonding pad
circuit pattern
mounting substrate
Prior art date
Application number
KR1020070059988A
Other languages
English (en)
Inventor
안진용
류창섭
민병렬
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070059988A priority Critical patent/KR20080111701A/ko
Priority to JP2008144925A priority patent/JP2009004772A/ja
Priority to US12/155,555 priority patent/US8022553B2/en
Priority to TW097121235A priority patent/TWI365522B/zh
Priority to CN2008101266721A priority patent/CN101330071B/zh
Publication of KR20080111701A publication Critical patent/KR20080111701A/ko
Priority to US13/137,505 priority patent/US20110303636A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

실장기판 및 그 제조방법이 개시된다. 일면에 칩이 실장되는 기판으로서, 절연층; 칩이 실장되는 위치에 상응하여 절연층의 일면에 매립되는 본딩패드; 및 본딩패드에 전기적으로 연결되는 회로패턴을 포함하는 실장기판이 제공된다. 이에 의하면, 절연층에 매립된 본딩패드를 형성하여, 공정을 단순화 시킬 수 있다. 또한, 본딩패드의 표면이 절연층의 표면으로부터 함입되도록 함으로써 솔더 레지스트 층을 적층하는 공정이 생략될 수 있다. 이는 실장기판의 제조비용을 절감한다. 한편, 칩이 실장되는 실장기판의 일면을 돌출부가 포함되지 않은 평탄한 형태로 유지하여 언더필 내에 보이드(void)가 발생하는 것을 최소화 할 수 있다. 이는 실장공정의 신뢰도 확보로 귀결되어 실장 성공률이 개선된다.
실장기판, 인터포저, 본딩패드, 매립, interposer

Description

실장기판 및 그 제조방법{mounting substrate and manufacturing method thereof}
도 1은 종래 기술에 따른 FCBGA(flip chip ball grid array)구조의 단면도와 그 부분 확대도이다.
도 2는 본 발명의 제1 실시예에 따른 실장기판의 단면도이다.
도 3은 본 발명의 제2 실시예에 따른 실장기판의 단면도이다.
도 4는 본 발명의 제3 실시예에 따른 실장기판의 단면도이다.
도 5는 본 발명의 제4 실시예에 따른 실장기판 제조방법의 공정도이다.
도 6은 본 발명의 제4 실시예에 따른 실장기판 제조방법의 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 칩(chip) 110: 절연기판
111: 본딩패드(bonding pad) 112: 솔더 레지스트(solder resist) 층
113: 범프(bump) 120: 캡(cap)
130: 언더필(underfill) 140: 솔더볼
200: 절연층 210: 랜드
220: 비아(via) 230: 본딩패드
240; 범프 310: 랜드(land)
320: 비아 410: 랜드
420: 비아 510: 랜드
520: 비아홀(via hole) 521: 비아
본 발명은 실장기판 및 그 제조방법에 관한 것이다.
전자부품의 고성능화 추세에 따라서, 패키지의 소형화 및 고밀도화가 진행된다. 이는 패키지에서 칩과 메인보드를 연결해주는 실장기판 즉, 인터포저(interposer)의 고밀도화를 요구한다. 현재 고밀도 패키지에서 사용되는 실장방법으로는 와이어 본딩(wire bonding)및 플립 본딩(flip bonding)이 있다. 단위 면적당 입출력 단자의 수다 증가할 경우 실장(mounting)시 소요되는 비용 등의 문제로 인해 플립 본딩이 선호된다.
도 1은 종래 기술에 따른 FCBGA(flip chip ball grid array)구조의 단면도와 그 부분 확대도이다. 칩(100)은 범프(113)를 통해 본딩패드(111)과 전기적으로 연결된다. 본딩패드(111)는 절연기판에 형성된 회로(미도시)와 전기적으로 연결된다. 이 회로는 솔더볼(140)과 전기적으로 연결될 수 있다. 솔더볼(140)는 절연기 판(110)과 메인보드 사이에 개재되어 칩(100)과 메인보드의 전기적인 연결을 제공한다.
본딩패드(111)는 절연기판(110)의 일면상에 형성된다. 본딩패드(111)는 절연기판상에 형성된 솔더 레지스트 층(112)에 개구부를 형성한 후 전도성 물질을 도금하는 방법으로 형성될 수 있다. 이 경우 도금공정의 공차는 본딩패드(111)의 높이 공차를 유발한다. 스크린 프린팅(screen printing) 방법 등에 의하여 범프(113)를 형성할 경우, 프린트되는 솔더의 양이 부족하면 범프(113)가 칩과 전기적으로 연결되지 않는 문제가 발생할 수 있다. 또한, 솔더 레지스트 층(112)을 형성하고 이에 개구부를 형성하는 공정은 높은 정밀도를 요하는 공정으로 복잡할 뿐만 아니라, 비용을 증가시키는 요인이 된다.
본 발명은 본딩패드를 절연층에 매립된 형태로 형성함으로써, 실장기판 제조공정을 단순화하고 생산비용을 절감하며, 실장공정의 신뢰도를 향상시키는 것이다.
본 발명의 일 측면에 따르면, 일면에 칩이 실장되는 기판으로서, 절연층; 칩이 실장되는 위치에 상응하여 절연층의 일면에 매립되는 본딩패드(bonding pad); 및 본딩패드에 전기적으로 연결되는 회로패턴을 포함하는 실장기판이 제공된다. 본딩패드의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입될 수 있다.
본딩패드는 절연층의 일면에 매립된 랜드(land)를 포함할 수 있으며, 랜드의 표면 역시 상기 절연층의 표면으로부터 소정 깊이 함입될 수 있다.
본딩패드는 절연층의 타면에 형성된 회로패턴과 전기적으로 연결되며, 상기 랜드와 상응하는 위치에서 절연층에 매립된 비아(via)를 더 포함할 수 있다. 비아의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입될 수 있다.
한편, 본딩패드가 랜드 및 비아를 포함하는 경우, 랜드 및 비아의 표면은 절연층의 표면으로부터 소정 깊이 함입될 수 있으며, 이 경우 비아의 표면이 랜드의 표면보다 상기 절연층의 표면으로부터 소정 깊이 함입될 수 있다.
본 발명의 다른 측면에 따르면, 일면에 회로패턴이 형성된 절연층을 제공하는 단계; 절연층의 타면에 상기 회로패턴과 전기적으로 연결되는 본딩패드를 형성하는 단계; 및 본딩패드의 표면이 상기 절연층의 표면으로부터 소정 깊이 함입되도록 상기 본딩패드를 식각하는 단계를 포함하는 실장기판 제조방법이 개시된다.
본딩패드를 형성하는 단계는 타면에 랜드를 매립하는 단계를 포함할 수 있다. 또한, 랜드가 매립되는 위치와 상응하여 회로패턴에 전기적으로 연결되는 비아를 형성할 수 있다. 또한, 랜드 및 비아를 식각하여 본딩패드의 표면이 절연층의 표면으로부터 함입되도록 한다.
이에 의하면, 표면이 절연층의 표면으로부터 함입된 형태의 본딩패드를 형성함으로써, 솔더 레지스트 층을 적층하는 공정이 생략될 수 있다. 이로써 공정이 단순화되고 실장기판의 제조비용이 절감될 수 있다. 또한, 칩이 실장되는 실장기판의 일면을 돌출부가 포함되지 않은 평탄한 형태로 유지하여 언더필 내에 보이드(void)가 발생하는 것을 최소화 할 수 있다. 이는 실장공정의 신뢰도 확보로 귀결되어 실장 성공률이 개선된다.
범프(bump)란 실장기판과 칩간에 개재되어 전기적인 연결을 제공하는 부분으로서, 솔더볼의 형태로 제공되는 것에 한정되지는 아니한다.
본딩패드란 실장기판에서 칩과의 전기적인 연결을 제공하는 범프 및 와이어 등과 본딩되는 부분을 통칭하는 의미로 해석되어야 하고, 반드시 하나의 독립된 구조 또는 물질로 이루어지는 것에 한정되는 것은 아니다. 이하에서 본딩패드는 범프 및 와이어 등과 전기적으로 연결되는 랜드 및 비아를 포함하는 의미로 사용될 수 있다. 또한, 본딩패드는 랜드 및 비아의 표면에 형성된 부식방지막을 포함하는 의미로 해석될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 실장기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 실장기판의 단면도이다. 도 2를 참조하면, 절연층(200), 회로패턴(201), 랜드(210), 비아(220), 본딩패드(230) 및 범 프(240)가 도시되어 있다.
절연층(200)은 실장기판에서 칩이 실장되는 일면에 형성된 절연층이다. 실장기판이 복수의 층으로 이루어진 경우 절연층(200)은 칩이 실장되는 방향의 외곽층을 형성한다. 이 경우 절연층(200)은 폴리이미드 수지, 에폭시 수지 등을 도포하는 방법에 의하여 형성될 수 있다. 추가적인 솔더 레지스트 층이 생략되는 경우에는 절연층(200)이 실장기판의 최외곽층이 될 수 있다.
회로패턴(201)은 절연층(200)의 일면에 위치한다. 실장기판이 복수의 층으로 이루어진 경우 회로패턴(201)아래에는 또 다른 절연층이 위치한다. 실장기판은 코어기판을 사용하는 빌드-업(build-up) 공법으로 제작될 수 있으므로, 회로패턴(201)이 다른 절연층 등에 형성된 상태에서 절연층(200)이 형성될 수도 있다.
랜드(210)는 절연층(200)의 타면에 매립되어 있다. 랜드(210)는 금속(예로 구리)으로 이루어 질 수 있다. 랜드는 환형(annular)의 고리형태로 형성될 수 있다. 랜드(210)는 비아(220)와 전기적으로 연결되며 본딩패드(230)과 범프(240)의 접촉면적을 넓혀준다. 랜드(210)의 형성방법은 도 5 및 6의 상세한 설명을 참고하여 이해될 수 있다.
비아(220)는 절연층(200)의 타면에서 랜드와 상응하는 위치에 형성된다. 비아는 절연층을 관삽하여 절연층의 일면에 형성된 회로패턴(201)과 랜드(210) 사이의 전기적인 연결을 제공한다. 비아는 금속(예로 구리)으로 이루어 질 수 있으며, 상세한 비아(220) 형성방법은 도 5 및 6의 상세한 설명을 참고하여 이해될 수 있다.
본딩패드(230)는 랜드(210)와 비아(220)를 포함한다. 본 실시예에서 랜드(210)와 비아(220)의 표면은 절연층(200)의 표면과 실질적으로 동일한 높이를 가진다. 도 1에서는 본딩패드(111)가 솔더 레지스트 층(112)으로 둘러싸여 있지만, 본 실시예에서는 절연층(200)이 이웃하는 본딩패드(230)과 이웃하는 다른 본딩패드를 구획하는 역할을 수행한다.
도 2의 (b)에서는 본딩패드(230) 위에 범프(240)가 형성되어 있다. 랜드(210)와 비아(220)의 표면이 범프(230)와 결합된다. 범프(230)는 스크린 프린팅 방법에 의하여 형성될 수 있다. 본 실시예에서 본딩패드는 범프를 통해 칩과 전기적으로 연결되지만, 와이어 본딩에 의하여 칩에 전기적으로 연결되는 것도 가능하다.
한편, 실장기판은 하나의 절연층으로 이루어 질 수 있다. 이 경우, 절연층(200)의 일면에 형성된 회로패턴(201)은 메인보드와의 전기적인 연결을 제공하는 솔더볼이 연결되는 입출력단자를 구성할 수 있다.
도 3은 본 발명의 제2 실시예에 따른 실장기판의 단면도이다. 도 3을 참고하면 절연층(200), 회로패턴(201). 랜드(310) 및 비아(320)가 도시되어 있다. 동일한 도면부호가 부여된 구성요소들에 대해서는 다른 도면의 상세한 설명을 참조하여 이해될 수 있다.
본 실시예는 비아(320)의 표면이 절연층의 표면보다 소정 깊이 함입되도록 함으로써, 범프 및 와이어 등이 안정적으로 본딩패드에 결합할 수 있도록 하는 것 에 특징이 있다.
비아(320)는 도 2에서 도시된 비아(220)와 동일한 위치에 동일한 물질을 사용하여 형성될 수 있다. 비아(320)의 표면이 함입되는 깊이는 랜드(310)와 전기적인 연결을 유지하는 범위에서 유지될 수 있다.
본 실시예에서, 도 1의 솔더 레지스트 층(112)에 의하여 제공되는 본딩패드(111)주위의 높이 차이는 랜드(310)에 의하여 제공되므로, 솔더 레지스트 층(112)이 생략될 수 있다.
랜드(310)는 도 2의 랜드(210)와 유사한 형태와 속성을 가질 수 있다. 다만, 비아(320)의 표면을 절연층(200)의 표면보다 소정 깊이 함입시키기 위해 식각공정이 사용되는 경우 랜드(310)에도 영향이 미칠 수는 있다.
본 실시예에서, 본딩패드는 랜드(310)는 비아(320)와 함께 본딩패드를 포함한다. 또한, 본딩패드는 랜드(310) 및 비아(320)의 표면에 형성되는 부식방지막을 추가적으로 포함할 수 있다. 부식방지막은 니켈 또는 금 도금으로 형성될 수 있다.
도 4는 본 발명의 제3 실시예에 따른 실장기판의 단면도이다. 도 4를 참조하면, 절연층(200), 회로패턴(201), 랜드(410) 및 비아(420)가 도시되어 있다.
본 실시예는 랜드(410) 및 비아(420)의 표면이 절연층의 표면보다 소정 깊이 함입되도록 함으로써, 랜드(410) 및 비아(420)를 포함하는 본딩패드와 범프 등의 결합을 안정적으로 유지하도록 하고, 이웃하는 본딩패드들 간을 보다 확실하게 구획하는 데 특징이 있다.
랜드(410) 및 비아(420)는 도 3에서 예시된 랜드(310) 및 비아(320)를 추가적으로 식각하는 공정에 의하여 형성될 수 있다. 그 외의 형태와 속성에서 랜드(410) 및 비아(420)는 도 2 및 도 3에서 예시된 랜드(210, 310) 및 비아(220, 320)와 유사한 형태와 속성을 가질 수 있다.
도 5는 본 발명의 제4 실시예에 따른 실장기판 제조방법의 공정도이고, 도 6은 본 발명의 제4 실시예에 따른 실장기판 제조방법의 순서도이다. 도 5 및 6을 참조하면, 절연층(200), 랜드(510, 511, 512), 비아홀(520), 비아(521, 522, 523)이 도시되어 있다.
일면에 패턴이 형성된 절연층을 제공하는 단계(S610) 도 5의 (a)를 참조하여 설명된다. 앞서 언급한 바와 같이 실장기판은 복수의 층으로 이루어질 수 있으며, 이 경우 절연층(200)은 칩이 실장되는 외곽층을 형성한다.
절연층(200)이 회로패턴(201)보다 먼저 형성되어야 하는 것은 아니다. 절연층(200)은 실장기판의 다른 층에 형성된 회로패턴(201)을 커버하도록 수지 등의 절연물질을 도포함으로써 형성될 수 있다.
절연층의 타면에 랜드를 매립하는 단계(S620)는 도 5의 (b)를 참조하여 설명된다. 랜드(510)는 일면에 금속패턴이 형성된 캐리어(carrier)를 압착하고, 후속되는 공정에서 캐리어를 제거하는 방법에 의하여 형성될 수 있다.
캐리어는 금속, 글래스(glass) 및 수지로 이루어 질 수 있다. 캐리어에 패턴을 형성하는 과정에서 시드(seed)층을 먼저 형성하는 공정이 수행될 수 있다. 도면 에서 예시되지는 않았으나 랜드(510)의 표면에는 이러한 시드층의 일부가 잔존할 수 있다.
랜드와 상응하는 위치에 비아를 형성하는 단계(S630)는 도 5의 (c) 및 (d)를 참조하여 설명된다.
비아홀(520)은 랜드(510)와 상응하는 위치에서 절연층(200)을 관삽하는 형태로 형성된다. 비아홀(520)은 레이저 가공 및 또는 식각 공정을 사용하여 형성될 수 있다.
비아(521)는 비아홀(520)에 전도성 물질을 충전하여 형성된다. 비아홀(520)에는 구리 등의 금속이 충전될 수 있다. 전도성 물질의 충전에는 도금공정이 활용될 수 있다.
본 실시예에서는 비아홀(520)이 완전히 충전되고 후속되는 공정에서 비아(521)을 식각한다. 한편, 비아홀(520)의 일부만을 충전하여 비아를 형성하는 경우에는 비아를 식각하는 공정이 생략되거나 간소화 될 수 있다.
비아를 식각하는 단계(S640)는 도 5의 (e)를 참조하여 설명된다. 본 단계는 비아(521)를 식각하여 비아의 표면이 절연층(200)의 표면보다 소정 깊이 함입되도록 하는 것에 특징이 있다. 이를 통해, 종래 솔더 레지스트 층에 의하여 제공되는 단차를 절연층(200)이 제공하도록 할 수 있다.
비아(521)과 랜드(511)이 동일한 물질로 이루어진 경우 동일한 에처에 의하여 랜드(511)역시 식각될 수 있다. 그러나, 랜드(511)의 형성과정에서 랜드(511)의 표면에 남겨진 시드층이 랜드의 식각을 방지하는 경우에는, 동일한 물질로 구성된 랜드라고 하여도 그 높이가 유지될 수 도 있다.
랜드를 식각하는 단계(S650)는 도 5의 (f)를 참조하여 설명된다. 본 단계는 랜드를 식각하여 랜드(512)의 표면이 절연층(200)의 표면보다 소정 깊이 함입되도록 하는 것을 특징으로 한다.
이 공정에서 사용되는 에처의 반응성에 따라서, 비아(523)의 높이는 도 5의 (e)의 비아(522)보다 더 깊어질 수 도 있다.
한편, 랜드(510, 511, 512)는 비아(521,522, 523)와 다른 물질로 이루어질 수도 있으며, 이 경우, 각각을 식각하는 에처(etcher) 역시 그에 상응하여 다른 물질이 사용될 수 있다. 이에 의하면, 식각공정의 공정변수를 조정하여, 비아와 랜드간의 단차를 조절할 수 있다.
한편, 본 실시예에서 비아를 식각하는 단계(S640)는 랜드를 식각하는 단계(S650)와 별도의 단계로 수행되었으나, 하나의 공정으로 동시에 수행될 수 있다. 이 경우 랜드(510, 511, 512) 및 비아(521,522, 523)의 물성에 적합한 하나 이상의 에처가 혼합되어 사용될 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
이제까지 본 발명에 대하여 그 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것 이다. 그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면 절연층에 매립된 본딩패드를 형성하여, 공정을 단순화 시킬 수 있다. 또한, 본딩패드의 표면이 절연층의 표면으로부터 함입되도록 함으로써 솔더 레지스트 층을 적층하는 공정이 생략될 수 있다. 이는 실장기판의 제조비용을 절감한다. 한편, 칩이 실장되는 실장기판의 일면을 돌출부가 포함되지 않은 평탄한 형태로 유지하여 언더필 내에 보이드(void)가 발생하는 것을 최소화 할 수 있다. 이는 실장공정의 신뢰도 확보로 귀결되어 실장 성공률이 개선된다.

Claims (13)

  1. 일면에 칩이 실장되는 기판으로서,
    절연층;
    상기 칩이 실장되는 위치에 상응하여 상기 절연층의 일면에 매립되는 본딩패드; 및
    상기 본딩패드에 전기적으로 연결되는 회로패턴을 포함하는 실장기판.
  2. 제1항에 있어서,
    상기 본딩패드의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입되는 것을 특징으로 하는 실장기판.
  3. 제2항에 있어서,
    상기 본딩패드는 상기 절연층의 일면에 매립된 랜드를 포함하는 것을 특징으로 하는 실장기판.
  4. 제3항에 있어서,
    상기 랜드의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입되는 것을 특징으로 하는 실장기판.
  5. 제 3항에 있어서,
    상기 절연층의 타면에 형성된 회로패턴을 더 포함하고,
    상기 본딩패드는 상기 회로패턴과 전기적으로 연결되며, 상기 랜드와 상응하는 위치에서 상기 절연층에 매립된 비아를 더 포함하는 것을 특징으로 하는 실장기판.
  6. 제5항에 있어서,
    상기 비아의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입되는 것을 특징으로 하는 실장기판.
  7. 제6항에 있어서,
    상기 랜드의 표면은 상기 절연층의 표면으로부터 소정 깊이 함입되는 것을 특징으로 하는 실장기판.
  8. 제7항에 있어서,
    상기 비아의 표면은 상기 랜드의 표면보다 상기 절연층의 표면으로부터 더 깊이 함입되는 것을 특징으로 하는 실장기판.
  9. 일면에 회로패턴이 형성된 절연층을 제공하는 단계;
    상기 절연층의 타면에 상기 회로패턴과 전기적으로 연결되는 본딩패드를 형성하는 단계; 및
    상기 본딩패드의 표면이 상기 절연층의 표면으로부터 소정 깊이 함입되도록 상기 본딩패드를 식각하는 단계를 포함하는 실장기판 제조방법.
  10. 제9항에 있어서,
    상기 본딩패드를 형성하는 단계는
    상기 절연층의 타면에 랜드를 매립하는 단계를 포함하는 것을 특징으로 하는 실장기판 제조방법.
  11. 제10항에 있어서, 상기 본딩패드를 형성하는 단계는
    상기 랜드가 매립되는 위치와 상응하여, 상기 회로패턴과 전기적으로 연결되는 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 실장기판 제조방법.
  12. 제11항에 있어서,
    상기 본딩패드를 식각하는 단계는, 상기 비아의 표면이 상기 절연층의 표면보다 소정 깊이 함입되도록 상기 비아를 식각하는 단계를 포함하는 실장기판 제조방법.
  13. 제12항에 있어서,
    상기 본딩패드를 식각하는 단계는, 상기 랜드의 표면이 상기 절연층의 표면보다 소정 깊이 함입되도록 상기 랜드를 식각하는 단계를 포함하는 실장기판 제조방법.
KR1020070059988A 2007-06-19 2007-06-19 실장기판 및 그 제조방법 KR20080111701A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020070059988A KR20080111701A (ko) 2007-06-19 2007-06-19 실장기판 및 그 제조방법
JP2008144925A JP2009004772A (ja) 2007-06-19 2008-06-02 実装基板及びその製造方法
US12/155,555 US8022553B2 (en) 2007-06-19 2008-06-05 Mounting substrate and manufacturing method thereof
TW097121235A TWI365522B (en) 2007-06-19 2008-06-06 Mounting substrate and manufacturing method thereof
CN2008101266721A CN101330071B (zh) 2007-06-19 2008-06-17 安装基板及其制造方法
US13/137,505 US20110303636A1 (en) 2007-06-19 2011-08-22 Method of manufacturing mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059988A KR20080111701A (ko) 2007-06-19 2007-06-19 실장기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20080111701A true KR20080111701A (ko) 2008-12-24

Family

ID=40135644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059988A KR20080111701A (ko) 2007-06-19 2007-06-19 실장기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US8022553B2 (ko)
JP (1) JP2009004772A (ko)
KR (1) KR20080111701A (ko)
CN (1) CN101330071B (ko)
TW (1) TWI365522B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150003092A (ko) * 2013-06-27 2015-01-08 스태츠 칩팩, 엘티디. 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
US9392699B2 (en) 2012-12-26 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20170034157A (ko) * 2015-09-18 2017-03-28 삼성전기주식회사 패키지 기판 및 그 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077380B1 (ko) * 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI421992B (zh) * 2009-08-05 2014-01-01 Unimicron Technology Corp 封裝基板及其製法
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
KR20110047795A (ko) * 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US8850196B2 (en) * 2010-03-29 2014-09-30 Motorola Solutions, Inc. Methods for authentication using near-field
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
TWI508241B (zh) * 2011-10-20 2015-11-11 先進封裝技術私人有限公司 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
WO2015068555A1 (ja) * 2013-11-07 2015-05-14 株式会社村田製作所 多層基板およびその製造方法
JP6418237B2 (ja) * 2014-05-08 2018-11-07 株式会社村田製作所 樹脂多層基板およびその製造方法
US20160316573A1 (en) * 2015-04-22 2016-10-27 Dyi-chung Hu Solder mask first process
JP6691451B2 (ja) * 2015-08-06 2020-04-28 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219508B1 (ko) * 1996-12-30 1999-09-01 윤종용 반도체장치의 금속배선층 형성방법
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US7061116B2 (en) * 2001-09-26 2006-06-13 Intel Corporation Arrangement of vias in a substrate to support a ball grid array
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
WO2005093817A1 (ja) 2004-03-29 2005-10-06 Nec Corporation 半導体装置及びその製造方法
JP4010311B2 (ja) * 2004-09-06 2007-11-21 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
JP4291279B2 (ja) 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9392699B2 (en) 2012-12-26 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
KR20150003092A (ko) * 2013-06-27 2015-01-08 스태츠 칩팩, 엘티디. 계층화된 기판 상의 매립 패드를 이용하여 집적회로를 패키징하는 시스템 및 그 제조방법
KR20170034157A (ko) * 2015-09-18 2017-03-28 삼성전기주식회사 패키지 기판 및 그 제조방법

Also Published As

Publication number Publication date
TWI365522B (en) 2012-06-01
TW200908262A (en) 2009-02-16
US20080315431A1 (en) 2008-12-25
JP2009004772A (ja) 2009-01-08
CN101330071B (zh) 2011-03-16
CN101330071A (zh) 2008-12-24
US20110303636A1 (en) 2011-12-15
US8022553B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
KR20080111701A (ko) 실장기판 및 그 제조방법
US8633587B2 (en) Package structure
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US9345143B2 (en) Method of fabricating a wiring board
US20120032337A1 (en) Flip Chip Substrate Package Assembly and Process for Making Same
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20100009849A (ko) 전자소자 내장형 인쇄회로기판 제조방법
US10978431B2 (en) Semiconductor package with connection substrate and method of manufacturing the same
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
US6441486B1 (en) BGA substrate via structure
US8322596B2 (en) Wiring substrate manufacturing method
US20100270067A1 (en) Printed circuit board and method of manufacturing the same
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
US20170213799A1 (en) Printed wiring board
KR100620875B1 (ko) 주회로 기판상에 장착되는 반도체 장치 및 그 제조 방법
KR100923501B1 (ko) 패키지 기판 제조방법
JPH11121524A (ja) 半導体装置
JP2010519769A (ja) 高速メモリパッケージ
KR101596280B1 (ko) 반도체 장치 및 이의 제조 방법
KR20140081433A (ko) 인쇄회로기판 및 그 제조 방법
KR20110115780A (ko) 인쇄회로기판, 패키지 온 패키지 기판 및 패키지 온 패키지 기판 제조방법
JP2012243800A (ja) 半導体装置
JP2001257290A (ja) 電子部品の製造方法
KR20100064147A (ko) 인쇄회로기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application