KR20000035210A - 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 - Google Patents

반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 Download PDF

Info

Publication number
KR20000035210A
KR20000035210A KR1019990048410A KR19990048410A KR20000035210A KR 20000035210 A KR20000035210 A KR 20000035210A KR 1019990048410 A KR1019990048410 A KR 1019990048410A KR 19990048410 A KR19990048410 A KR 19990048410A KR 20000035210 A KR20000035210 A KR 20000035210A
Authority
KR
South Korea
Prior art keywords
insulating member
solder
copper foil
electrode
terminal
Prior art date
Application number
KR1019990048410A
Other languages
English (en)
Inventor
호리우찌미찌오
가자마다꾸야
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000035210A publication Critical patent/KR20000035210A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 반도체 소자와, 접속용 기판을 갖는 반도체 장치에 있어서, 상기 접속용 기판은 제1면과 제2면을 갖는 편평한 시트형 절연 부재로 되며, 상기 제1면은 반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성된 단자의 위치에 대응하는 위치에, 상기 제1면으로부터 돌출한 땜납 범프를 설치하며, 상기 제2면은 상기 제1면 상의 땜납 범프보다 직경이 더 큰 외부 접속 단자를 설치하고, 두께 방향으로 상기 절연 부재를 관통하는 비어를 개재하여 땜납 범프와 전기적으로 접속되며, 상기 반도체 소자는 상기 반도체 소자의 전극/단자 형성면 상의 전극 또는 단자를 땜납 범프에 본딩하여 상기 접속용 기판 상에 장착되는 것을 특징으로 하는 반도체 장치를 개시하며, 또한 접속용 기판의 제조 방법도 개시한다.

Description

반도체 장치, 반도체 장치용 접속용 기판, 및 접속용 기판의 제조 방법{SEMICONDUCTOR DEVICE, CONNECTING SUBSTRATE THEREFOR, AND PROCESS OF MANUFACTURING CONNECTING SUBSTRATE}
본 발명은 반도체 소자와 거의 같은 크기로 제조된 반도체 장치에 관한 것이며, 또한 이러한 반도체 장치에 사용되는 접속용 기판과 접속용 기판의 제조 방법에 관한 것이다.
칩 사이즈 패키지(CSP)는 반도체 소자와 거의 같은 크기로 제조된 반도체 장치이며, 그 장착면 상에 땜납 범프 등의 외부 접속 단자를 설치함으로써, 이 외부 접속 단자를 사용하여 장착용 기판 상에 장착할 수 있게 되어 있다. 통상, 외부 접속 단자는 칩 사이즈 패키지의 장착면 상에 일정한 배열로 배치되어 개량한 반도체 장치의 멀티 핀 배치에 부응하고 있다.
도7은 외부 접속 단자에 연달아 접속되는 단자(14)가 반도체 소자(10)의 장착면 상에 배치된 예를 도시한 것이다. 도면에서, 반도체 소자(10)의 장착면 상에 형성된 전극은 참조 번호 12로 나타내고, 전극(12)과 단자(14) 사이의 접속용 패턴화 배선은 16으로 나타낸다.
단자(14)는 예를 들어 도8에 나타낸 바와 같이, 패턴화 배선(16)을 반도체 소자(10)의 패시베이션막(8)의 표면 상에 배선하고 패턴화 배선(16)의 끝에 단자(14)를 설치하는 방법, 또는 소정의 배치로 설치된 단자를 갖는 배선 패턴막을 버퍼층을 개재하여 반도체 소자의 전극/단자 형성면에 본딩하는 방법에 의해, 전극 단자가 형성되는 반도체 소자(10)의 면 상에 일정한 배열로 배치된다. 도8에는 절연막을 나타내지 않았지만, 패시베이션막(8) 상에 형성된 절연막 상에 패턴화 배선(16)이 위치한다.
외부 접속 단자(26)에 접속되는 전극 단자(14)(도8)는 300 ㎛ 자리수의 직경을 필요로 한다. 따라서, 만약 반도체 소자(10)의 전극/단자 형성면 상에 단자(14)가 직접 위치하도록 하면, 인접한 단자(14) 사이의 거리가 좁아져서, 패턴화 배선(16)의 배치 공간이 제한된다. 전극(12) 수를 증가한 고밀도의 전극(12)을 배치하면, 전극(12)을 단자(14)에 접속하는 패턴화 배선(16)의 수가 증가하게 되어, 패턴화 배선(16)을 배선할 수 있는 공간을 확보하기가 더 어렵게 된다.
반도체 소자(10)의 전극/단자 형성면 내에 패턴화 배선(16)을 배선할 수 없을 경우에는, 패턴화 배선(16)을 복수 층으로 형성하는 것도 생각할 수 있지만, 패턴화 배선(16)을 복수 층으로 형성하면 복잡한 제조 공정과 제품의 신뢰도에 관한 문제점이 발생할 수 있다.
또한, 반도체 소자(10)의 전극(12)을 배선 패턴막 상에 설치된 단자에 전기적으로 접속하기 위해 버퍼층과 배선 패턴막을 중간 접속체(interposer)로 사용할 경우, 배선 패턴막의 제조 공정 및 반도체 장치의 제조 작업이 복잡해지는 문제점이 있었다.
본 발명의 목적은 반도체 소자와 거의 크기가 같은 반도체 장치를 쉽고 저가로 제조할 수 있도록 하기 위하여, 종래의 중간 접속체에 비하여 간단한 구조를 갖는 접속용 기판 및 그 제조 방법을 제공하며, 또한 접속용 기판을 사용하여 제조하는 반도체 장치를 제공하는 것이다.
도1은 본 발명의 반도체 장치의 일 실시예의 단면도.
도2는 도1의 반도체 장치의 부분 평면도.
도3a ~ 도3g는 본 발명의 반도체 장치의 제조 방법의 설명도.
도4a ~ 도4d는 본 발명의 반도체 장치의 제조 방법의 다른 예의 설명도.
도5a ~ 도5d는 본 발명의 반도체 장치의 제조 방법의 또 다른 예의 설명도.
도6은 본 발명의 반도체 장치의 다를 실시예를 나타내는 도면.
도7은 반도체 소자 면 상의 전극 및 단자의 배치 설명도.
도8은 반도체 장치 면 상에 형성된 패턴화 배선의 설명도.
즉, 본 발명은 반도체 소자와, 접속용 기판을 갖는 반도체 장치에 있어서,
상기 접속용 기판은 제1면과 제2면을 갖는 편평한 시트형 절연 부재로 되며,
상기 제1면은 반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성된 단자의 위치에 대응하는 위치에, 상기 제1면으로부터 돌출한 땜납 범프를 설치하며, 상기 제2면은 상기 제1면 상의 땜납 범프보다 직경이 더 큰 외부 접속 단자를 설치하고, 두께 방향으로 상기 절연 부재를 관통하는 비어를 개재하여 땜납 범프와 전기적으로 접속되며, 상기 반도체 소자는 상기 반도체 소자의 전극/단자 형성면 상의 전극 또는 단자를 땜납 범프에 본딩하여 상기 접속용 기판 상에 장착되는 반도체 장치를 제공한다.
바람직하게는 상기 반도체 소자의 전극/단자 형성면과 상기 절연 부재 사이의 갭에 하부 충전재를 충전한 것이 좋다.
바람직하게는 상기 절연 부재는 영의 계수가 실온 근방에서 500 Mpa 이하이고, 150 ℃ 근방에서 50 Mpa 이하인 재료로 된 것이 좋다.
바람직하게는 상기 비어는 상기 절연 부재를 관통하는 홀을 땜납으로 충전하여 형성한 것이 좋다.
바람직하게는 상기 비어는 상기 절연 부재를 관통하는 홀의 대부분을 구리재로 충전하여 형성한 것이 좋다.
본 발명은 또한 제1면과 제2면을 갖는 편평한 시트형 절연 부재로 된 반도체 장치의 제조에 사용되는 접속용 기판에 있어서, 상기 제1면은 반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성된 단자의 위치에 대응하는 위치에, 상기 제1면으로부터 돌출한 땜납 범프를 설치하며, 상기 제2면은 상기 제1면 상의 땜납 범프보다 직경이 더 큰 외부 접속 단자를 설치하고, 두께 방향으로 상기 절연 부재를 관통하는 비어를 개재하여 땜납 범프와 전기적으로 접속되는 접속용 기판을 제공한다.
바람직하게는 상기 절연 부재는 영의 계수가 실온 근방에서 500 Mpa 이하이고, 150 ℃ 근방에서 50 Mpa 이하인 재료로 된 것이 좋다.
바람직하게는 상기 비어는 상기 절연 부재를 관통하는 홀을 땜납으로 충전하여 형성한 것이 좋다.
바람직하게는 상기 비어는 상기 절연 부재를 관통하는 홀의 대부분을 구리재로 충전하여 형성한 것이 좋다.
본 발명은
구리 호일로 덮은 제1면과 아무것도 덮지 않은 제2면을 갖는 편평한 시트형 절연 부재를 준비하는 공정과,
반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성한 단자의 위치에 대응하는 상기 절연 부재 상의 위치에, 상기 구리 호일의 배면측 부분을 노출시키도록 두께 방향으로 상기 절연 부재를 관통하는 홀을 뚫는 공정과,
상기 절연 부재를 관통하는 홀과 동심으로 상기 구리 호일의 표면측 부분을 노출하도록, 상기 절연 부재를 관통하는 홀보다 직경이 더 큰 홀을 갖는 리지스트 패턴을 상기 구리 호일 표면측에 형성하는 공정과,
상기 절연 부재를 관통하는 홀과 상기 리지스트 패턴 내의 홀을 충전하도록, 도금용 전력 공급층으로서 상기 구리 호일을 사용하여 상기 구리 호일의 표면측 및 배면측 쌍방의 노출 부분을 땜납으로 도금하는 공정과,
상기 구리 호일을 노출시키고 상기 도금 땜납 패턴을 남기도록 상기 리지스트 패턴을 제거하는 공정과,
상기 도금 땜납 패턴을 마스크로 사용하여 상기 노출된 구리 호일을 에칭하는 공정과,
상기 절연 부재의 제1면 상에 범프 형상의 상기 땜납의 외부 접속 단자를, 또한 상기 절연 부재의 제2면 상에 상기 절연 부재를 관통하는 홀에 땜납으로 충전되어 일체가 된 땜납 범프를 동시에 형성하도록 상기 땜납을 리플로우하는 공정을 포함하는 반도체 장치의 제조에 사용되는 접속용 기판의 제조 방법을 더 제공한다.
바람직하게는 상기 땜납으로 도금하는 공정에 앞서, 상기 절연 부재를 관통하는 홀을 부분적으로, 더 바람직하게는 대부분을 충전하도록 구리재로 상기 구리 호일의 배면측을 전기 도금하고, 이어서 상기 구리 호일의 노출면측과 상기 절연 부재를 관통하는 홀의 내부에 충전된 구리재의 표면을 땜납으로 도금하는 공정을 더 포함한 것이 좋다.
본 발명은
구리 호일로 덮은 제1면과 아무것도 덮지 않은 제2면을 갖는 편평한 시트형 절연 부재를 준비하는 공정과,
반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성한 단자의 위치에 대응하는 상기 절연 부재 상의 위치에, 상기 구리 호일의 배면측 부분을 노출시키도록 두께 방향으로 상기 절연 부재를 관통하는 홀을 뚫는 공정과,
상기 구리 호일의 표면측을 리지스트막으로 코팅하는 공정과,
상기 홀을 상기 땜납으로 충전하도록, 도금용 전력 공급층으로서 상기 구리 호일을 사용하여 상기 구리 호일의 배면측의 노출 부분을 땜납으로 도금하는 공정과,
상기 절연 부재를 관통하는 홀과 동심이고, 상기 절연 부재를 관통하는 홀보다 직경이 더 큰 노출 부분인 상기 구리 호일의 표면측 부분을 노출시키도록, 상기 구리 호일의 표면측 상에 리지스트 패턴을 형성하는 공정과,
랜드를 형성하도록, 상기 리지스트 패턴을 마스크로 사용하여 상기 구리 호일 표면의 노출 부분을 에칭하는 공정과,
외부 접속 단자를 상기 랜드에 본딩하는 공정을 포함하는 반도체 장치의 제조에 사용되는 접속용 기판의 제조 방법을 더 제공한다.
바람직하게는 상기 땜납이 상기 절연 부재의 제2면으로부터 돌출하도록, 상기 절연 부재를 관통하는 홀을, 도금 구리의 유무에 불구하고, 상기 땜납으로 충전한 것이 좋다.
(실시예)
이 기술 분야의 통상의 지식을 가진 자가 참조 도면을 참조하여 다음의 상세한 설명을 고려하면, 본 발명의 상기 목적과 이점에 대해 잘 이해할 수 있을 것이다.
도1은 본 발명의 반도체 장치의 일 실시예의 단면도를 나타낸다. 본 실시예의 반도체 장치(1)는 반도체 소자(10)의 전극/단자 형성면 상의 전극 또는 단자(14)와, 반도체 소자(10)의 전극/단자 형성면 상의 도전재를 배선하여 형성되는 단자(14)가 접속용 기판(20)의 몸체를 구성하는 절연 부재(22)의 일 측에 설치된 땜납 범프(24)에 본딩되며, 절연 부재(22)는 절연 부재(22)의 다른 측에 범프의 형태로 땜납으로 된 외부 접속 단자(26)를 갖는 구조를 갖는다.
절연 부재(22)는 두께 방향으로 상기 절연 부재를 관통하는 홀(28a)을 설치하고, 비어(28)는 땜납으로 홀(28a)을 충전하여 형성한다. 비어(28)의 일 단은 땜납 범프(24)에 접속되고, 타 단은 구리 랜드(30)를 개재하여 외부 접속 단자(26)에 접속된다. 땜납 범프(24)와 외부 접속 단자(26)는 절연 부재의 각각의 면에 거의 동심으로 형성되며, 서로 비어(28)를 개재하여 전기적으로 접속된다.
본 실시예의 반도체 장치는 땜납 범프(24)의 직경이 반도체 소자(10)의 전극/단자 형성면 상에 형성된 전극 또는 단자(14)의 직경과 같거나 거의 같고, 외부 접속 단자(26)의 직경보다 작은데 특징이 있다. 통상, 외부 접속 단자로서 사용되는 범프 등의 직경은 300 ㎛의 차수이며, 이는 반도체 장치를 장착용 기판에 장착시키는데 충분한 본딩력을 확보하기 위해서는 외부 접속 단자가 상대적으로 커야 하기 때문이며, 본 실시예의 외부 접속 단자(26)의 직경도 또한 300 ㎛의 차수를 갖도록 형성되며, 반면에 반도체 소자(10)의 전극 또는 단자(14)에 본딩된 땜납 범프(24)의 직경은 약 150 ㎛이다.
반도체 소자(10)의 단자(14)와 접속시키기 위해 이러한 직경이 작은 땜납 범프(24)를 사용하면, 전극/단자 형성면 상의 도전재를 배선하여 형성된 패턴화 배선(16)을 쉽게 배치할 수 있고, 반도체 소자(10)의 전극/단자 형성면의 평면에 단자(14)를 효과적으로 배치할 수 있다. 도1은 반도체 소자(10)의 표면 상에 위치한 패턴화 배선(16)을 나타내지만, 실제로 패턴화 배선(16)은 본 기술 분야의 통상의 기술을 가진 자에는 주지되어 있듯이, 반도체 소자(10)의 표면에 설치된 패시베이션막 상에 형성된 폴리이미드 등의 절연막 상에 위치한다. 패턴화 배선(16)은 단자(14)용 부분을 제외하고는, 땜납 리지스트(도시하지 않음)로 덮일 수 있다.
반도체 소자(10)의 전극/단자 형성면 상에 예를 들어 300 ㎛의 직경이 큰 단자를 형성할 경우, 단자에 더 큰 공간을 할당하여야 하며, 반도체 소자(10)의 전극에 단자를 접속하기 위해 전극/단자 형성면 상에 배선된 패턴화 배선(16)에 할당되는 공간은 더 적어진다. 이에 비하여, 단자(14)에 본딩되는 땜납 범프(24)의 직경이 더 작으면, 단자(14)의 직경도 또한 작게 할 수 있어서, 전극/단자 형성면 상에 배선된 패턴화 배선(16)에 할당되는 공간을 더 크게 할 수 있다. 이리하여, 전극이 전극/단자 형성면 상에 고밀도로 위치한 경우에는, 전극/단자 형성면의 평면과 다른 평면에 형성된 크기가 더 큰 범프나 외부 접속 단자와 접속되는, 크기가 더 작은 전극이나 단자를 전극/단자 형성면 상에 형성하는데 매우 유용하다.
예를 들어 도1의 반도체 장치의 부분 평면도를 나타내는 도2를 참조하여, 반도체 소자의 전극/단자 형성면 상에 위치한 직경이 더 작은 두 세트의 단자(14)와, 접속용 기판 상에 위치한 직경이 더 큰 외부 접속 단자(26)와, 전극/단자 형성면 상의 몇몇 패턴화 배선(16)에 대해 설명한다. 배선(16)은 라인(배선)과 공간을 1:1의 비로 형성하고, 각각의 단자(14)는 패턴화 배선(16) 중 하나에 접속되고, 나머지 배선(16)은 다른 단자(도시하지 않음)에 접속된다. 외부 접속 단자(26)의 크기가 더 크므로, 만약 외부 접속 단자(26)가 전극/단자 형성면 상에 위치한다면, 반도체 소자의 전극/단자 형성면 상에 배선을 전혀 배치하지 못하거나 거의 배치할 수 없게 된다.
절연 부재(22)는 반도체 장치(1)가 외부 접속 단자(26)를 개재하여 기판 상에 장착될 경우, 반도체 소자(10)와 장착용 기판(도시하지 않음)의 열 팽창 계수의 차이에 의해 야기되는 열 응력을 감소시키는 기능을 한다. 이 때문에, 절연 부재(22)로서는 바람직한 버퍼 특성을 갖도록 탄성 계수가 작은 재료를 사용한다. 탄성 계수가 작은 재료로서는, 예를 들어 실리콘 또는 플루오르화 수지 기재의 내열성 고무, NBR, 폴리올레핀 등의 분산된 저 탄성 계수를 함유하는 에폭시 또는 다른 수지, 또는 폴리이미드를 사용할 수 있다. 또한, 유리 섬유 충전 에폭시, 비스말레이미드 트리아진(BT) 등의 유리 섬유 충전 수지, 또는 폴리페닐렌 에테르(PPE)를 절연 부재로 사용하여도 좋다. 이들 저 탄성 계수 재료의 영의 계수는 실온 근방에서 500 Mpa 이하이고, 150 ℃ 근방에서 1 ~ 50 Mpa의 수준이다.
장착한 반도체 장치에서 열 응력을 감소시키는 효과는 열 응력이 발생할 때 비어(28)가 이동함으로써 열 응력을 감소시키거나 흡수할 수 있다는 사실에 근거한다. 이리하여, 열 응력을 쉽게 감소시키기 위해서는, 비어(28)의 길이는 길고 직경은 작은 것이 좋다.
또한, 열 응력을 감소시키는 데는, 종래의 하부 충전재(간략화를 위해 도시하지 않음)를 반도체 소자(10)의 전극/단자 형성면과 상기 절연 부재(22) 사이의 갭에 충전하고, 땜납 범프(24)와 단자(14) 사이의 결합부 또는 접속부를 고정함으로써, 응력이 땜납 범프(24)와 단자(14) 사이의 결합부 또는 접속부에 집중되는 것을 막는 것도 유용한 방법이다.
이하에서는 도3을 참조하여, 반도체 장치(1)에서 사용된 접속용 기판(20)의 제조에 유용한 방법에 대해 설명한다.
접속용 기판(20)의 절연 부재(22)를 형성하기 위해서, 실리콘 고무층(22a)을 구리 호일(30a)(도3a) 상에 형성한다. 이 실시예에서, 500 ㎛ 두께의 실리콘 고무층(22a)은 35 ㎛ 두께의 구리 호일(30a)의 표면 상에 형성되어 있다. 액체 실리콘 고무로 고무 호일을 덮어서 실리콘 고무층(22a)을 형성할 수 있다. 실리콘 고무층 등의 요구되는 응력 감소 효과를 갖는 상용 가능한 제품의 일 측에 구리 호일 도전층 등으로 덮어서, 절연 부재(22)를 형성하는데 사용할 수 있다.
실리콘 고무층(22a) 대신에, 요구되는 응력 감소 효과를 나타내는 다른 재료층을 사용하여도 좋다. 절연 부재(22)의 응력 감소 효과를 더 적게 할 경우에는, 절연 부재(22)로서 특히 응력 감소 효과가 크지 않은 재료를 사용하는 것이 좋다. 상술한 실시예와 같이, 직경이 더 작은 땜납 범프(24)를 직경이 더 큰 외부 접속 단자(26)에 비어(28)를 개재하여 접속하는 것은, 접속부가 응력을 견디기에 충분한 크기를 갖도록, 반도체 장치(1)가 장착되는 기판에 대한 접속부의 크기를 변경하는 것을 말한다.
홀의 저면의 도전재 상에 도금재를 돋우거나 퇴적하는 도금 기술을 사용하여 외부 접속 단자(26)를 형성하도록 구리 호일(30a)을 설치한다. 따라서, 구리 호일(30a)(도전재)은 다른 도전재의 막이나 층으로 대체하여도 좋다.
그 후, 고무층(22a)을 관통하는 홀(28a)은 반도체 소자(도1)의 전극/단자 형성면 상에 형성된 전극 또는 전극/단자 형성면(도3b) 상의 도전재를 배선하여 형성된 단자(14)의 위치에 대응하는 위치에 형성된다. 홀(28a)은 실리콘 고무층(22a) 상에 CO2레이저 광을 조사함으로써 형성할 수 있다. 본 실시예에서, 개구 직경이 약 150 ㎛인 홀(28a)은 500 ㎛ 피치로 형성되어 안쪽 저면에 구리 호일(30a)을 노출시킨다. 이러한 레이저 광 에칭을 사용하여, 개구 직경이 더 크고 저면 직경이 더 작으며 단면이 사다리꼴인 홀(28a)이 형성된다. 이온 밀링 등의 다른 기술에 의해서 홀(28a)을 형성하여도 좋다.
그 후, 구리 호일(30a) 표면 상에 도금용 리지스트로서 드라이막을 적층하고, 노광 및 현상을 하여 도금용 리지스트 패턴(32)을 형성한다(도3c). 리지스트 패턴(32)은 구리 호일(30a) 표면의 일부를 노출시키는 홀(32a)을 가지고, 그 홀(32a)의 중심 위치에 실리콘 고무층(22a) 내에 설치된 홀(28a)을 가지며, 홀(32a)은 원형으로 개구 직경이 홀(28a)에 비하여 더 크다. 본 실시예에서, 홀(32a)의 개구 직경은 300 ㎛ 이었다. 리지스트 패턴(32)은 범프 형상의 외부 접속 단자(26)를 형성하므로, 두께를 150 ㎛의 차수로 확보할 필요가 있다. 또한, 드라이 리지스트를 사용하는 대신에 액체 리지스트재를 코팅하여 리지스트 패턴(32)을 형성할 수도 있다. 또한, 리지스트 패턴(32)의 형성 후에, 니켈-금 도금 등의 보호 도금을 형성하여도 좋다.
그 후, 전력 공급층으로서 호일(30)을 사용하여 주석-납 공융 땜납으로 구리 호일(30a)을 도금함으로써, 실리콘 고무층(22a)을 관통하는 홀(28a) 내에 도금재를 돋우거나 퇴적하고, 동시에, 리지스트 패턴(32)의 홀(32a) 내에 도금재를 돋우거나 퇴적한다(도3d). 전력 공급층으로서 구리 호일(30a)을 사용하여 주석-납 공융 땜납재를 돋우는 공정에서, 실리콘 고무층(22a)을 관통하는 홀(28a) 내에 땜납재(34)를 충전하고, 더 돋움으로써 도3d에 나타내는 바와 같이, 실리콘 고무층(22a)의 표면으로부터 약간 돌출하게 한다.
땜납재(34)를 실리콘 고무층(22a)의 표면으로부터 확실하게 돌출시키기 위해서는, 돌출되는 땜납재의 양에 맞춘 두께를 갖는 리지스트막을 실리콘 고무층(22a)의 표면에 부착하여도 좋다. 구체적으로, 패턴화된 실리콘 고무층(22a) 표면에 리지스트막을 부착하고, 패턴화한 실리콘 고무층(22a)의 홀(28a)의 위치에 대응하는 위치에 홀을 형성함으로써 패턴화된 리지스트막(25)을 형성하고(도3c), 그 후 리지스트막(25)의 홀까지 도금재를 충전하기 위해서 도금을 하고, 다음에 리지스트막(25)을 벗겨서 제거함으로써 실리콘 고무층(22a) 표면에 돌출된 땜납재(34)를 남긴다. 실리콘 고무층(22a) 표면에 약간 돌출한 도금 땜납재(34)는 실리콘 고무층(22a) 표면으로부터 돌출한 땜납 범프(24)로 변형된다.
한편, 도금 땜납재(34)는 리지스트 패턴(32)의 홀(32a)을 거의 채울 정도까지 리지스트 패턴(32)의 홀(32a) 내에 돋아지거나 퇴적된다.
그 후, 도금용으로 사용된 리지스트 패턴(32)은 구리 호일(30a) 표면으로부터 제거된다(도3e). 리지스트 패턴(32)의 제거에 의해, 원형 단면을 갖는 도금 땜납재(34)의 돌출부의 배열이 구리 호일(30a) 표면 상에 남는다.
그 후, 구리를 선택적으로 에칭하는 에칭액을 사용하고, 땜납재(34)의 돌출부의 배열을 마스크로 사용하여 구리 호일(30a)을 에칭한다(도3f).
그 후, 땜납을 용융하고 리플로우하여 도3g에 나타내는 바와 같이, 범프 형태로 땜납 범프(24)와 외부 접속 단자(26)를 형성한다. 실리콘 고무층(22a)을 관통하는 홀(28a)을 땜납재로 충전된 비어(28)로 변형시킨다. 결과적으로, 절연 부재(22)를 관통하는 비어(28)를 갖고, 절연 부재(22)의 일 측에 비어(28)와 연통한 땜납 범프(24)가 형성되며, 절연 부재(22)의 다른 측에 비어(28)에 전기적으로 접속된 외부 접속 단자(26)가 형성된 접속용 기판(20)이 얻어진다.
상술한 방법에 의해서 얻어진 접속용 기판(20)은 모두 도금 땜납재(34)로 형성된 비어(28), 땜납 범프(24) 및 외부 접속 단자(26)를 갖지만, 비어(28)는 도금 땜납재(34)를 사용하는 대신에 전기 동을 사용하여 형성할 수도 있다.
다음은, 도4를 참조하여 본 발명의 제3 실시예에 대하여 설명한다. 실리콘 고무층(22a)을 관통하는 홀(28a)을 형성한 후(도3b), 도4a에 나타내는 바와 같이, 도금용 리지스트막(36)으로 구리 호일(30a) 표면을 덮는다. 그 후, 전력 공급층으로서 구리 호일(30a)을 사용하여 전기 도금을 하여, 전기 구리재(38)로 홀(28a)을 부분적으로, 바람직하게는 거의 충전할 정도까지 홀(28a) 내에 전기 구리재(38)를 돋운다(도4b).
그 후, 리지스트막(36)을 제거하고, 도3을 참조하여 설명한 상기 실시예에서 사용한 것과 같은 리지스트 패턴(32)을 형성한다(도4c). 그 후, 전력 공급층으로서 구리 호일(30a)을 사용하여 주석-납 공융 땜납으로 구리 호일(30a)과 돋아진 전기 구리재(38)를 도금함으로써, 리지스트 패턴(32)의 홀(32a) 내의 도금 땜납재(34)를 돋우고, 동시에 실리콘 고무층(22a)을 관통하는 홀(28a) 내의 전기 구리재(38)의 표면 상에 도금 땜납재(34)를 돋운다.
리지스트 패턴(32)을 제거하고, 구리 호일(30a)을 에칭하고, 땜납을 리플로우하여 범프 형상의 땜납 범프(24)와 외부 접속 단자(26)를 설치하는 후속 단계는 도3을 참조하여 설명한 상기 실시예와 같다.
이 방법에서, 비어(28)가 대부분 전기 구리재(38)로 형성된 접속용 기판(20)이 얻어진다. 이러한 형태의 접속용 기판은 비어(28) 내에 구리재를 사용하기 때문에 전체적으로 전기 특성이 우수해지는 이점이 있다.
도5는 접속용 기판(20)의 제조 방법의 다른 예에 대하여 설명한다. 일 측 상에 구리 호일(30a)을 설치한 100 ㎛ 두께의 실리콘 고무층(22a)에 도5a에 나타내는 바와 같이, 레이저 광을 조사하여, 실리콘 고무층(22a)을 관통하는 홀(28a)을 설치하게 된다. 그 후, 전력 공급층으로서 구리 호일(30a)을 사용하여 땜납 도금을 함으로써, 도5b에 나타내는 바와 같이, 홀(28a) 내에서 도금 땜납재(34)를 돋운다. 이 경우, 리지스트막(36)으로 구리 호일(30a)의 외측을 덮어서, 홀(28a) 내의 구리 호일만 도금한다.
다음에, 리지스트막(36)을 패턴화하거나, 또는 리지스트막(36)에 대신하는 새로운 리지스트막을 형성하고 패턴화함으로써, 리지스트 패턴을 형성한다. 마스크로서 리지스트 패턴을 사용하여, 구리 호일(30a)을 에칭함으로써 도5c에 나타내는 바와 같이, 계속하여 외부 접속 단자가 형성되는 랜드(30)를 형성한다.
그 후, 도5d에 나타내는 바와 같이, 랜드(30)가 코팅되지 않은 채로 남도록, 랜드(30)를 갖는 실리콘 고무층(22a) 면을 땜납 리지스트(40)로 코팅한다. 이와 달리, 랜드(30)의 중앙 영역만 코팅하지 않은 채로 남도록, 랜드(30)의 주변 영역을 땜납 리지스트(40)로 코팅하여도 좋다. 계속하여 랜드(30) 상에 땜납 볼을 놓고, 땜납 볼을 리플로우하여 외부 접속 단자를 형성하여 접속용 기판이 얻어진다.
도6은 랜드(30)에 본딩된 땜납 볼로 형성된 외부 접속 단자(26)를 갖는 접속용 기판(20)을 나타낸다. 이 도면에서, 반도체 소자(10)가 땜납 범프(24)를 개재하여 접속용 기판(20) 상에 장착됨으로써 반도체 장치(1)를 제공하게 된다.
상술한 바와 같이, 본 발명의 접속용 기판(20)은 두께 방향으로 접속용 기판(20)의 절연 부재(22)를 수직으로 관통하는 비어(28)를 포함함으로써, 반도체 소자(10) 상의 전극 또는 단자(14)와, 접속용 기판(20) 상의 외부 접속 단자(26)가 비어(28)에 의해 동심으로 접속하게 되며, 또한 대체로 다수의 패턴화 배선을 반도체 소자(10) 상에 형성할 수 있게 된다. 이리하여, 본 발명의 접속용 기판(20)은 소위 칩 사이즈 패키지(CSP)인 반도체 소자와 거의 크기가 같은 반도체 장치용에 특히 적합하다.
본 발명의 접속용 기판(20)을 사용하여 반도체 장치를 제조할 경우, 접속용 기판(20)과 반도체 소자(10)를 조립하고, 접속용 기판(20)의 땜납 범프(24)와 반도체 소자(10)의 전극 또는 단자(14)를 서로 정렬시키고, 그 후 땜납 범프(24)를 리플로우하여 접속용 기판(20)을 반도체 소자(10)에 결합하기만 하면 된다. 반도체 소자의 전극 또는 단자에 접속되는 땜납으로 형성된 부재(땜납 범프(24) 등)를 설치한 접속용 기판(20)을 사용하여, 접속용 기판 상에 반도체 소자를 쉽게 장착할 수 있기 때문에, 쉽게 반도체 장치를 제조할 수 있다. 또한, 반도체 장치를 장착용 기판 등의 위에 장착하는 경우, 땜납을 리플로우하는 것만으로 장착을 할 수 이다. 또한, 땜납에 의해 반도체 소자에 접속용 기판을 접속하여 제조한 반도체 장치는 필립 플롭 본딩 기술에 의해 제조한 반도체 장치에 비하여 취급상의 장점이 있고, 반도체 장치를 쉽게 배선할 수 있다.
본 발명의 접속용 기판은 매우 쉽게 구성되며, 그 제조 방법은 특히 복잡하지 않다. 따라서, 본 발명에 의하면 생성되는 반도체 장치에 대응하는 접속용 기판을 쉽게 제조할 수 있고, 접속용 기판을 배출하는데 걸리는 시간을 줄일 수 있고, 제조 코스트를 줄일 수 있다. 따라서, 본 발명에 의하면 본 발명의 접속용 기판을 사용하여 제조된 칩 사이즈 반도체 장치의 제조 코스트를 줄일 수 있다.
이리하여, 본 발명에 의하면, 외부 접속 단자를 고밀도로 배치할 수 있고, 칩 사이즈 패키지 장치를 제조하기 위한 중간 접속체로서 바람직하게 사용할 수 있는 접속용 기판이 제공된다. 또한, 본 발명은 상술한 접속용 기판이 반도체 소자에 접속되는 반도체 장치를 제공함으로써, 반도체 소자의 전극/단자 형성면 상에 배선 패턴을 형성하기 위한 반도체재의 배선이 쉬워지고, 전극/단자 형성면의 평면에 반도체 소자의 전극 또는 단자를 효과적으로 배치할 수 있게 된다. 또한, 본 발명은 낮은 코스트로 제조되고 구성이 간단한 칩 사이즈 패키지 장치인 반도체 장치를 제공할 수 있다.

Claims (15)

  1. 반도체 소자와, 접속용 기판을 갖는 반도체 장치에 있어서,
    상기 접속용 기판은 제1면과 제2면을 갖는 편평한 시트형 절연 부재로 되며,
    상기 제1면은 반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성된 단자의 위치에 대응하는 위치에, 상기 제1면으로부터 돌출한 땜납 범프를 설치하며,
    상기 제2면은 상기 제1면 상의 땜납 범프보다 직경이 더 큰 외부 접속 단자를 설치하고, 두께 방향으로 상기 절연 부재를 관통하는 비어를 개재하여 땜납 범프와 전기적으로 접속되며,
    상기 반도체 소자는 상기 반도체 소자의 전극/단자 형성면 상의 전극 또는 단자를 땜납 범프에 본딩하여 상기 접속용 기판 상에 장착되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체 소자의 전극/단자 형성면과 상기 절연 부재 사이의 갭에 하부 충전재를 충전한 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 절연 부재는 영의 계수가 실온 근방에서 500 Mpa 이하이고, 150 ℃ 근방에서 50 Mpa 이하인 재료로 된 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 비어는 상기 절연 부재를 관통하는 홀을 땜납으로 충전하여 형성한 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 비어는 상기 절연 부재를 관통하는 홀의 대부분을 구리재로 충전하여 형성한 것을 특징으로 하는 반도체 장치.
  6. 제1면과 제2면을 갖는 편평한 시트형 절연 부재로 된 반도체 장치의 제조에 사용되는 접속용 기판에 있어서,
    상기 제1면은 반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성된 단자의 위치에 대응하는 위치에, 상기 제1면으로부터 돌출한 땜납 범프를 설치하며,
    상기 제2면은 상기 제1면 상의 땜납 범프보다 직경이 더 큰 외부 접속 단자를 설치하고, 두께 방향으로 상기 절연 부재를 관통하는 비어를 개재하여 땜납 범프와 전기적으로 접속되는 것을 특징으로 하는 접속용 기판.
  7. 제6항에 있어서,
    상기 절연 부재는 영의 계수가 실온 근방에서 500 Mpa 이하이고, 150 ℃ 근방에서 50 Mpa 이하인 재료로 된 것을 특징으로 하는 접속용 기판.
  8. 제6항에 있어서,
    상기 비어는 상기 절연 부재를 관통하는 홀을 땜납으로 충전하여 형성한 것을 특징으로 하는 접속용 기판.
  9. 제6항에 있어서,
    상기 비어는 상기 절연 부재를 관통하는 홀의 대부분을 구리재로 충전하여 형성한 것을 특징으로 하는 접속용 기판.
  10. 반도체 장치의 제조에 사용되는 접속용 기판의 제조 방법에 있어서,
    구리 호일로 덮은 제1면과 아무것도 덮지 않은 제2면을 갖는 편평한 시트형 절연 부재를 준비하는 공정과,
    반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성한 단자의 위치에 대응하는 상기 절연 부재 상의 위치에, 상기 구리 호일의 배면측 부분을 노출시키도록 두께 방향으로 상기 절연 부재를 관통하는 홀을 뚫는 공정과,
    상기 절연 부재를 관통하는 홀과 동심으로 상기 구리 호일의 표면측 부분을 노출하도록, 상기 절연 부재를 관통하는 홀보다 직경이 더 큰 홀을 갖는 리지스트 패턴을 상기 구리 호일 표면측에 형성하는 공정과,
    상기 절연 부재를 관통하는 홀과 상기 리지스트 패턴 내의 홀을 충전하도록, 도금용 전력 공급층으로서 상기 구리 호일을 사용하여 상기 구리 호일의 표면측 및 배면측 쌍방의 노출 부분을 땜납으로 도금하는 공정과,
    상기 구리 호일을 노출시키고 상기 도금 땜납 패턴을 남기도록 상기 리지스트 패턴을 제거하는 공정과,
    상기 도금 땜납 패턴을 마스크로 사용하여 상기 노출된 구리 호일을 에칭하는 공정과,
    상기 절연 부재의 제1면 상에 범프 형상의 상기 땜납의 외부 접속 단자를, 또한 상기 절연 부재의 제2면 상에 상기 절연 부재를 관통하는 홀에 땜납으로 충전되어 일체가 된 땜납 범프를 동시에 형성하도록 상기 땜납을 리플로우하는 공정을 포함하는 것을 특징으로 하는 접속용 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 땜납으로 도금하는 공정에 앞서,
    상기 절연 부재를 관통하는 홀을 부분적으로 충전하도록 구리재로 상기 구리 호일의 배면측을 전기 도금하고, 이어서 상기 구리 호일의 노출면측과 상기 절연 부재를 관통하는 홀의 내부에 충전된 구리재의 표면을 땜납으로 도금하는 공정을 더 포함하는 것을 특징으로 하는 접속용 기판의 제조 방법.
  12. 제10항에 있어서,
    상기 땜납이 상기 절연 부재의 제2면으로부터 돌출하도록, 상기 절연 부재를 관통하는 홀을 상기 땜납으로 충전한 것을 특징으로 하는 접속용 기판의 제조 방법.
  13. 제11항에 있어서,
    상기 땜납이 상기 절연 부재의 상기 제2면으로부터 돌출하도록, 상기 구리로 부분적으로 충전된 홀을 상기 땜납으로 더 충전한 것을 특징으로 하는 접속용 기판의 제조 방법.
  14. 반도체 장치의 제조에 사용되는 접속용 기판의 제조 방법에 있어서,
    구리 호일로 덮은 제1면과 아무것도 덮지 않은 제2면을 갖는 편평한 시트형 절연 부재를 준비하는 공정과,
    반도체 소자의 전극/단자 형성면 상의 전극 또는 상기 전극/단자 형성면 상에 도전재를 배선하여 형성한 패턴화 배선의 끝에 형성한 단자의 위치에 대응하는 상기 절연 부재 상의 위치에, 상기 구리 호일의 배면측 부분을 노출시키도록 두께 방향으로 상기 절연 부재를 관통하는 홀을 뚫는 공정과,
    상기 구리 호일의 표면측을 리지스트막으로 코팅하는 공정과,
    상기 홀을 상기 땜납으로 충전하도록, 도금용 전력 공급층으로서 상기 구리 호일을 사용하여 상기 구리 호일의 배면측의 노출 부분을 땜납으로 도금하는 공정과,
    상기 절연 부재를 관통하는 홀과 동심이고, 상기 절연 부재를 관통하는 홀보다 직경이 더 큰 노출 부분인 상기 구리 호일의 표면측 부분을 노출시키도록, 상기 구리 호일의 표면측 상에 리지스트 패턴을 형성하는 공정과,
    랜드를 형성하도록, 상기 리지스트 패턴을 마스크로 사용하여 상기 구리 호일 표면의 노출 부분을 에칭하는 공정과,
    외부 접속 단자를 상기 랜드에 본딩하는 공정을 포함하는 것을 특징으로 하는 접속용 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 땜납이 상기 절연 부재의 제2면으로부터 돌출하도록, 상기 절연 부재를 관통하는 홀을 상기 땜납으로 충전한 것을 특징으로 하는 접속용 기판의 제조 방법.
KR1019990048410A 1998-11-05 1999-11-03 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 KR20000035210A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-314723 1998-11-05
JP10314723A JP2000150701A (ja) 1998-11-05 1998-11-05 半導体装置並びにこれに用いる接続用基板及びその製造方法

Publications (1)

Publication Number Publication Date
KR20000035210A true KR20000035210A (ko) 2000-06-26

Family

ID=18056804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048410A KR20000035210A (ko) 1998-11-05 1999-11-03 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법

Country Status (3)

Country Link
US (1) US6236112B1 (ko)
JP (1) JP2000150701A (ko)
KR (1) KR20000035210A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL120866A0 (en) * 1997-05-20 1997-09-30 Micro Components Systems Ltd Process for producing an aluminum substrate
IL127256A (en) 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
US6510976B2 (en) * 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
KR100401516B1 (ko) 2001-08-30 2003-10-17 주식회사 하이닉스반도체 런너 메탈을 갖는 패키지의 제조방법
JP3927783B2 (ja) * 2001-10-16 2007-06-13 新光電気工業株式会社 半導体部品
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
JP2005123548A (ja) * 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
JP3835460B2 (ja) * 2004-04-08 2006-10-18 セイコーエプソン株式会社 電子部品実装体の製造方法、及び電気光学装置
KR100786166B1 (ko) * 2004-07-06 2007-12-21 동경 엘렉트론 주식회사 인터포저 및 인터포저의 제조 방법
JP4298601B2 (ja) * 2004-07-06 2009-07-22 東京エレクトロン株式会社 インターポーザおよびインターポーザの製造方法
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
JP2006190771A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
TWI379363B (en) * 2007-04-24 2012-12-11 United Test & Assembly Ct Lt Bump on via-packaging and methodologies
DE102008025491A1 (de) * 2008-05-28 2009-12-03 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Leiterplatte
KR101232208B1 (ko) 2009-09-03 2013-02-12 한국전자통신연구원 반도체 소자 적층 패키지 및 그 형성 방법
KR20150129799A (ko) 2013-03-14 2015-11-20 피에스4 뤽스코 에스.에이.알.엘. 반도체 칩 및 반도체 칩을 가지는 반도체 장치
JP6208486B2 (ja) * 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法
JP6092729B2 (ja) * 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656861B2 (ja) 1986-06-13 1994-07-27 日本電信電話株式会社 基板間接続子の製造法
JP2837521B2 (ja) 1990-07-25 1998-12-16 株式会社日立製作所 半導体集積回路装置およびその配線変更方法
JPH04154136A (ja) 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules

Also Published As

Publication number Publication date
JP2000150701A (ja) 2000-05-30
US6236112B1 (en) 2001-05-22

Similar Documents

Publication Publication Date Title
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US6400018B2 (en) Via plug adapter
US9412677B2 (en) Computer systems having an interposer including a flexible material
US7911805B2 (en) Multilayer wiring element having pin interface
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
US7652374B2 (en) Substrate and process for semiconductor flip chip package
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
JP2002513510A (ja) 電子デバイス用インターフェース構造
KR19980702062A (ko) 다층 회로를 구비한 반도체 패키지 및 반도체 장치
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US6596620B2 (en) BGA substrate via structure
US8053886B2 (en) Semiconductor package and manufacturing method thereof
US6256207B1 (en) Chip-sized semiconductor device and process for making same
EP0171232B1 (en) Area-bonding tape
US6538209B1 (en) Substrate for mounting semiconductor element having circuit patterns, and an insulating layer made of photosensitive and thermally-melting type adhesive resin
JP5157455B2 (ja) 半導体装置
US7420131B2 (en) Wiring substrate
JP2943788B2 (ja) 電子部品搭載用配線基板
CN117096126A (zh) 封装基板及其制法
JP2023005616A (ja) 配線基板
JP2020107676A (ja) 配線基板
JP2000307212A (ja) 配線基板及びその製造方法
JP2016225331A (ja) 配線基板
JPH04290256A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid