JP2020107676A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2020107676A JP2020107676A JP2018243510A JP2018243510A JP2020107676A JP 2020107676 A JP2020107676 A JP 2020107676A JP 2018243510 A JP2018243510 A JP 2018243510A JP 2018243510 A JP2018243510 A JP 2018243510A JP 2020107676 A JP2020107676 A JP 2020107676A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- wiring board
- electronic component
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】配線基板は、絶縁基板と、絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と、実装領域に位置する第1パッド11aと、実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッド11bと、第1パッドの表面に存在する第1半田被着面と、第2パッドの表面に存在し、第1半田被着面と実質的に同一の高さの第2半田被着面とを含む。第1半田被着面は、平面視した場合に第1パッドの表面と実質的に同一の大きさおよび形状を有する。第2半田被着面は、平面視した場合に第1半田被着面と実質的に同一の形状および大きさを有しており、1つの第2パッドの表面に互いに間隔を空けて複数位置している。【効果】接続不良が生じにくく電気的信頼性に優れた電子部品実装構造体が得られる。【選択図】図2
Description
本発明は、配線基板に関する。
半導体素子やコンデンサなどの電子部品が実装される配線基板において、このような電子部品と接続するためのパッドとしては、信号用、電源用、接地用などが存在する。配線基板に形成されるパッドは、例えばこれらの用途に応じて、特許文献1に記載のように1つの配線基板内においても種々の大きさで存在する。
本開示に係る配線基板は、絶縁基板と;絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と;実装領域に位置する第1パッドと;実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッドと;第1パッドの表面に存在する第1半田被着面と;第2パッドの表面に存在し、第1半田被着面と実質的に同一の高さの第2半田被着面とを含む。第1半田被着面は、平面視した場合に第1パッドの表面と実質的に同一の大きさおよび形状を有する。第2半田被着面は、平面視した場合に第1半田被着面と実質的に同一の形状および大きさを有しており、1つの第2パッドの表面に互いに間隔を空けて複数位置している。
本開示に係る電子部品実装構造体は、本開示に係る配線基板に、電極を有する電子部品が半田を介して実装されている。
配線基板に備えられた電子部品接続パッドは、全て同じ大きさを有しているとは限らない。例えば、信号配線に接続されるパッドは、電源配線に接続されるパッドと比べて、平面視した際の面積が小さく形成されることがある。そのため、電子部品接続パッドの上にはんだバンプを形成すると、パッドの大きさによってはんだの量が異なる。その結果、小さい面積を有するパッドに形成されるはんだバンプの高さは低くなり、大きな面積を有するパッドに形成されるはんだバンプの高さは高くなる。このような異なる高さを有するはんだバンプに、半導体素子やコンデンサなどの電子部品を実装すると、接続不良などが生じやすく電気的信頼性が低下する。
本開示の配線基板は、上記のように、第1パッドの表面に存在する第1半田被着面と;第1パッドよりも大きな面積を有する第2パッドの表面に存在し、第1半田被着面と実質的に同じ高さの第2半田被着面とを含む。第2半田被着面は、第1半田被着面と実質的に同一の形状および大きさを有しており、1つの第2パッドの表面に互いに間隔を空けて複数位置している。したがって、各電子部品接続ポストの表面に被着するはんだが略同量となり、はんだバンプの高さを略均一にすることができる。その結果、半導体素子やコンデンサなどの電子部品を実装しても接続不良などが生じにくく、電気的信頼性を向上させることができる。
本開示の一実施形態に係る配線基板を、図1〜3に基づいて説明する。図1(A)に示すように、一実施形態に係る配線基板1は、表面に電子部品2が搭載される実装領域Aを有している。一実施形態に係る配線基板1は、図1(A)には具体的に図示していないが、例えば絶縁層と導体層とが交互に積層された構造を有している。
絶縁層は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。絶縁層の厚みは特に限定されず、例えば3μm以上800μm以下である。それぞれの絶縁層は同じ厚みを有していてもよく、異なる厚みを有していてもよい。さらに、絶縁層には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。
絶縁層には、通常、層間を電気的に接続するためのビアホール導体が充填されるビアホールが形成されている。ビアホールは、例えばCO2レーザー、UV−YAGレーザーなどのようなレーザー加工によって形成される。必要に応じて、絶縁層のうちの1層を配線基板1の基体となるコア層として扱ってもよい。コア層には、通常、配線基板の上下面を電気的に接続するためのスルーホール導体が充填されるスルーホールが形成されている。スルーホールは、例えばドリル加工やブラスト加工によって形成される。あるいは、スルーホールもビアホールと同様、例えばCO2レーザー、UV−YAGレーザーなどのようなレーザー加工によって形成されてもよい。
導体層は絶縁層の表面に形成されており、例えば周知のセミアディティブ法により、無電解銅めっき層、および電解銅めっき層を絶縁層の表面に析出させることで形成される。具体的には、次の通りである。まず、絶縁層の表面に無電解銅めっき処理を施す。処理後、乾燥して、めっきレジストでパターンに応じた開口を形成する。パターンを形成しない部分は、めっきレジストでマスクする。次いで、電解銅めっき処理を施すことで、無電解銅めっきが露出している部分のみにパターンを成長させる。電解銅めっき処理後、めっきレジストを剥離し、エッチングでパターン間の無電解銅めっきを除去する。
あるいは、導体層は次の方法によっても得られる。まず、表面に導体(例えば、銅箔など)が形成された絶縁板に、エッチングレジストであるドライフィルムを公知の方法で貼付して露光および現像する。その後、エッチングを行ってドライフィルムを剥離すると、絶縁層の表面に導体層が形成される。
導体層としては、パッド11、信号用や電源用などの配線導体12などが挙げられる。図1(B)に示すように、配線基板1と電子部品2とは半田バンプ13を介して接続される。具体的には、配線基板1の実装領域Aに形成されたパッド11と電子部品2に備えられた電極21とが、半田バンプ13を介して接続され、電子部品実装構造体3が得られる。
図2に示すように、配線基板1には、大きさの異なる複数のパッド11が形成されている。配線基板1には、平面視した場合に面積の小さい第1パッド11aと第1パッド11aよりも大きな面積を有する第2パッド11bが形成されている。パッド11(第1パッド11aおよび第2パッド11b)の形状は限定されず、例えば平面視した場合に、円形状、矩形状などである。
一実施形態の配線基板1において第1パッド11aの表面には、第1半田被着面として、平面視した場合に第1パッド11aの表面と実質的に同一の大きさおよび形状を有する電子部品接続ポスト111が、実質的に同一の高さで形成されている。一方、第2パッド11bの表面にも第2半田被着面として、第1パッド11aの表面に形成された電子部品接続ポスト111と実質的に同一の高さで、実質的に同一の大きさおよび形状を有する電子部品接続ポスト111が互いに間隔を空けて複数形成されている。
電子部品接続ポスト111は、銅、アルミ、スズ、ニッケルなどの導体で形成されており、例えば、めっき処理を施すことによって形成される。電子部品接続ポスト111の高さは、パッド11の大きさや電子部品2の大きさなどによって適宜設定され、例えば30μm以上400μm以下程度である。
第2パッド11bの表面に形成される電子部品接続ポスト111は、電子部品2に備えられた電極21と接続できれば限定されない。例えば、第2パッド11bの表面に、複数の電子部品接続ポスト111が規則的に配置されていてもよく、ランダムに配置されていてもよい。
図3(A)に示すように、第2パッド11bが平面視した場合に円形状であれば、電子部品接続ポスト111を第2パッド11bと同心円状に配置すると、電子部品2を搭載した際の接続応力が均一に分散されやすくなる。一方、図3(B)に示すように、電子部品接続ポスト111を格子状に配置すると、配線基板1と電子部品2との隙間を封止する封止樹脂の充填性が向上する。
電子部品2との接続性の観点から、第2パッド11bの表面に形成された電子部品接続ポスト111は、比較的密に形成されているのがよい。例えば、平面視した場合に、第2パッド11bの表面に形成された電子部品接続ポスト111の総面積が、第2パッド11bの表面の面積の10%以上であってもよく、80%以上であってもよい。
一実施形態に係る配線基板1には、上述のように、第1パッド11aの表面および第2パッド11bの表面に、実質的に同一の高さで、実質的に同一の大きさおよび形状を有する電子部品接続ポスト111が形成されている。そのため、電子部品接続ポスト111に形成される半田バンプ13の高さを略均一にすることができ、図1(B)に示すように、電子部品2を安定して接続することができる。その結果、接続不良などが生じにくく電気的信頼性に優れた電子部品実装構造体3が得られる。
図4に示すように、電子部品2に備えられた電極21に配線基板接続ポスト211が形成されていてもよい。配線基板接続ポスト211の表面には半田バンプ13が形成され、配線基板1の第2パッド11bと接続されている。配線基板接続ポスト211は、平面視した場合に、第2パッド11bの表面に形成された電子部品接続ポスト111と対向しない位置に配置されている。電子部品実装構造体3が図4に示すような構造を有していると、例えば、製造上の限界によって第2パッド11bの表面に電子部品接続ポスト111を高密度で形成できない場合であっても、配線基板1と電子部品2との導電経路を増加させることができる。
次に、本開示の他の実施形態に係る配線基板を、図5に基づいて説明する。図5に示される他の実施形態に係る配線基板10では、第1パッド101a上に存在する第1半田被着面、および第2パッド101b上に存在する第2半田被着面として、一実施形態に係る配線基板1のように電子部品接続ポストが形成されていない。配線基板10では、第1パッド101aの上面および第2パッド101bの上面自体を、第1半田被着面および第2半田被着面として扱っている。
具体的には、第1パッド101aの上面には、直接半田バンプ13が形成されている。一方、第2パッド101bの上面には、半田濡れ性が悪い物質で形成された層102が積層されている。この層102には開口部が形成されており、第2パッド101bの上面のうち、この開口部による露出部に直接半田バンプ13が形成されている。この開口部は、平面視した場合に第1パッド101aと実質的に同一の形状および大きさを有している。この層102の高さは、パッド101bの大きさや電子部品2の大きさなどによって適宜設定され、例えば30μm以上400μm以下程度である。
半田濡れ性が悪い物質としては、例えばクロムめっき、タングステンめっき、薄ソルダーレジストなどが挙げられる。このような半田濡れ性が悪い物質で層102が形成されると、この層102の開口部に半田バンプ13を形成する際に、半田濡れ性が悪い物質がダムのように作用する。その結果、半田が開口部に留まりやすく、開口部からはみ出しにくくなる。
配線基板10においては、上述のように、第1パッド101aの上面(第1半田被着面)と第2パッド101bの上面のうち開口部による露出部(第2半田被着面)とが、平面視した場合に実質的に同一の形状および大きさを有している。そのため、第1半田被着面と第2半田被着面とに形成される半田バンプ13の高さを略均一にすることができ、図1(B)に示すように、電子部品2を安定して接続することができる。その結果、接続不良などが生じにくく電気的信頼性に優れた電子部品実装構造体3が得られる。
次に、本開示のさらに他の実施形態に係る配線基板を、図6に基づいて説明する。図6に示されるさらに他の実施形態に係る配線基板10’では、第1パッド101a’上に存在する第1半田被着面、および第2パッド101b’上に存在する第2半田被着面として、一実施形態に係る配線基板1のように電子部品接続ポストが形成されていない。
配線基板10’では、第1パッド101a’の上面自体を、第1半田被着面として扱っている。一方、第2パッド101b’の上面には、半田濡れ性が良好な物質で形成された層103が積層され、この層103の上面が第2半田被着面となる。半田濡れ性が良好な物質で形成された層103は、第2パッド101b’の上面に複数形成されており、平面視した場合に第1パッド101aと実質的に同一の形状および大きさを有している。
配線基板10’のように、第2パッド101b’の上面に、半田濡れ性が良好な物質で形成された層103が積層された構造は、例えば、第2パッド101b’の高さが第1パッド101a’の高さよりも低い場合に有用である。すなわち、半田濡れ性が良好な物質で形成された層103の高さ(厚み)を、第1パッド101a’の高さと第2パッド101b’の高さとの差と等しくすれば、第1半田被着面と第2半田被着面とが実質的に同一の高さとなる。あるいは、第1パッド101a’の高さと第2パッド101b’の高さが略同一であっても、半田濡れ性が良好な物質で形成された層103の厚みが極めて薄ければ、第1半田被着面と第2半田被着面とが実質的に同一の高さと言える範囲にある。
半田濡れ性が良好な物質としては、例えば金、銀、錫、はんだなどが挙げられる。このような半田濡れ性が良好な物質で層103が形成されると、この層103の上面に半田バンプ13を形成する際に、半田がこの層103の上面から垂れにくく、この層103の上面に留まりやすくなる。
配線基板10’においては、上述のように、第1パッド101a’の上面(第1半田被着面)と第2パッド101b’の上面に形成された半田濡れ性が良好な物質で形成された層103(第2半田被着面)とが、平面視した場合に実質的に同一の形状および大きさを有している。そのため、第1半田被着面と第2半田被着面とに形成される半田バンプ13の高さを略均一にすることができ、図1(B)に示すように、電子部品2を安定して接続することができる。その結果、接続不良などが生じにくく電気的信頼性に優れた電子部品実装構造体3が得られる。
1、10、10’ 配線基板
11、101、101’ パッド
11a、101a、101a’ 第1パッド
11b、101b、101b’ 第2パッド
111 電子部品接続ポスト
102 半田濡れ性が悪い物質で形成された層
103 半田濡れ性が良好な物質で形成された層
12 配線導体
13 半田バンプ
2 電子部品
21 電極
211 配線基板接続ポスト
3 電子部品実装構造体
11、101、101’ パッド
11a、101a、101a’ 第1パッド
11b、101b、101b’ 第2パッド
111 電子部品接続ポスト
102 半田濡れ性が悪い物質で形成された層
103 半田濡れ性が良好な物質で形成された層
12 配線導体
13 半田バンプ
2 電子部品
21 電極
211 配線基板接続ポスト
3 電子部品実装構造体
Claims (10)
- 絶縁基板と、
絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と、
実装領域に位置する第1パッドと、
実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッドと、
第1パッドの表面に存在する第1半田被着面と、
第2パッドの表面に存在し、第1半田被着面と実質的に同一の高さの第2半田被着面と、
を含み、
第1半田被着面は、平面視した場合に第1パッドの表面と実質的に同一の大きさおよび形状を有しており、
第2半田被着面は、平面視した場合に第1半田被着面と実質的に同一の形状および大きさを有しており、1つの第2パッドの表面に互いに間隔を空けて複数位置している、
ことを特徴とする配線基板。 - 前記第1半田被着面および第2半田被着面が、電子部品接続ポストで形成されている請求項1に記載の配線基板。
- 前記第1パッドおよび前記第2パッドが、平面視した場合に円形状を有している請求項1または2に記載の配線基板。
- 前記第2パッドの表面に位置している前記電子部品接続ポストが、格子状に配置されている請求項2または3に記載の配線基板。
- 前記第2パッドの表面に位置している前記電子部品接続ポストが、前記第2パッドと同心円状に配置されている請求項3に記載の配線基板。
- 平面視した場合に、前記第2パッドの表面に備えられた前記電子部品接続ポストの総面積が、前記第2パッドの表面の面積の10%以上である請求項2〜5のいずれかに記載の配線基板。
- 前記第2半田被着面が、前記第2パッドの表面に積層された半田濡れ性が悪い物質の層に形成された開口部であり、
半田濡れ性が悪い物質が、クロムめっき、タングステンめっきおよび薄ソルダーレジストからなる群より選択される1種である請求項1に記載の配線基板。 - 前記第2半田被着面が、前記第2パッドの表面に積層された半田濡れ性が良好な物質で形成された層であり、
半田濡れ性が良好な物質が、金、銀、錫、および半田からなる群より選択される1種である請求項1に記載の配線基板。 - 請求項1〜8のいずれかに記載の配線基板に、電極を有する電子部品が半田を介して実装されている電子部品実装構造体。
- 前記電子部品の前記第2パッドと対向する領域に、平面視した場合に前記第2パッドの表面に位置している前記電子部品接続ポストと対向しない位置に、配線基板接続ポストがさらに配置されている請求項9に記載の電子部品実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018243510A JP2020107676A (ja) | 2018-12-26 | 2018-12-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018243510A JP2020107676A (ja) | 2018-12-26 | 2018-12-26 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020107676A true JP2020107676A (ja) | 2020-07-09 |
Family
ID=71449688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018243510A Pending JP2020107676A (ja) | 2018-12-26 | 2018-12-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020107676A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293661A (ja) * | 1995-04-21 | 1996-11-05 | Sumitomo Metal Ind Ltd | セラミックス回路基板及びその製造方法 |
JP2001210749A (ja) * | 2000-01-26 | 2001-08-03 | Kyocera Corp | バンプ電極付き配線基板およびその製造方法 |
JP2005101031A (ja) * | 2003-09-22 | 2005-04-14 | Rohm Co Ltd | 半導体集積回路装置、及び電子機器 |
JP2010283039A (ja) * | 2009-06-02 | 2010-12-16 | Nec Access Technica Ltd | 電子部品の半田付け方法および電子部品実装用基板 |
JP2011096819A (ja) * | 2009-10-29 | 2011-05-12 | Panasonic Corp | 半導体装置および回路基板 |
-
2018
- 2018-12-26 JP JP2018243510A patent/JP2020107676A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293661A (ja) * | 1995-04-21 | 1996-11-05 | Sumitomo Metal Ind Ltd | セラミックス回路基板及びその製造方法 |
JP2001210749A (ja) * | 2000-01-26 | 2001-08-03 | Kyocera Corp | バンプ電極付き配線基板およびその製造方法 |
JP2005101031A (ja) * | 2003-09-22 | 2005-04-14 | Rohm Co Ltd | 半導体集積回路装置、及び電子機器 |
JP2010283039A (ja) * | 2009-06-02 | 2010-12-16 | Nec Access Technica Ltd | 電子部品の半田付け方法および電子部品実装用基板 |
JP2011096819A (ja) * | 2009-10-29 | 2011-05-12 | Panasonic Corp | 半導体装置および回路基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280309B2 (ja) | 半導体装置及びその製造方法 | |
US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
US7629541B2 (en) | High speed interposer | |
JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
TW463348B (en) | A flexible circuit | |
US9059187B2 (en) | Electronic component having encapsulated wiring board and method for manufacturing the same | |
JP2007096273A (ja) | 配線基板 | |
JP2009064966A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
US9622347B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
KR20000035210A (ko) | 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
CN105704926B (zh) | 电子模块的制备方法以及电子模块 | |
WO2014045491A1 (ja) | 配線基板及びその製造方法 | |
JP2006303364A (ja) | Bga型多層回路配線板 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP2020107676A (ja) | 配線基板 | |
CN104637913A (zh) | 电子元件模块及其制造方法 | |
JP7211110B2 (ja) | 配線基板 | |
JP5426261B2 (ja) | 半導体装置 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP7336845B2 (ja) | 印刷配線板の製造方法 | |
JP2009290044A (ja) | 配線基板 | |
JP2007258544A (ja) | 配線基板及びその製造方法 | |
JP2005159133A (ja) | 配線基板およびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220712 |