JP7211110B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7211110B2
JP7211110B2 JP2019012353A JP2019012353A JP7211110B2 JP 7211110 B2 JP7211110 B2 JP 7211110B2 JP 2019012353 A JP2019012353 A JP 2019012353A JP 2019012353 A JP2019012353 A JP 2019012353A JP 7211110 B2 JP7211110 B2 JP 7211110B2
Authority
JP
Japan
Prior art keywords
pad
wiring board
electronic component
frame
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019012353A
Other languages
English (en)
Other versions
JP2020120079A (ja
Inventor
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019012353A priority Critical patent/JP7211110B2/ja
Publication of JP2020120079A publication Critical patent/JP2020120079A/ja
Application granted granted Critical
Publication of JP7211110B2 publication Critical patent/JP7211110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、配線基板に関する。
半導体素子やコンデンサなどの電子部品が実装される配線基板において、このような電子部品と接続するためのパッドとしては、信号用、電源用、接地用などが存在する。配線基板に形成されるパッドは、例えばこれらの用途に応じて、特許文献1に記載のように1つの配線基板内においても種々の大きさで存在する。
特開平6-204288号公報
本開示に係る配線基板は、絶縁基板と;絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と;実装領域に位置する第1パッドと;実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッドと;第1パッドの表面に位置する電子部品接続ポストと;第2パッドの表面に位置し、第2パッドの表面の一部を囲む枠体とを含む。
本開示に係る電子部品実装構造体は、本開示に係る配線基板に、電極を有する電子部品が実装されている。電子部品に含まれる電極のうち、配線基板に含まれる第1パッドと対向する位置に存在する電極は、電子部品接続ポストの表面に被着している半田を介して第1パッドと電気的に接続されている。電子部品に含まれる電極のうち、配線基板に含まれる第2パッドと対向する位置に存在する電極は、表面に配線基板接続ポストを備えており、配線基板接続ポストが、第2パッドにおいて枠体で囲まれた部分に存在する半田を介して第2パッドと電気的に接続されている。
本開示の一実施形態に係る配線基板を示す説明図であり、図1(A)は配線基板と電子部品とを接続する前を示し、図1(B)は配線基板と電子部品とを接続した状態(電子部品実装構造体)を示す。 図1に示す領域Xの構造の一実施形態を説明した拡大説明図である。 図1に示す配線基板において、第2パッドを平面視した場合の枠体の配置例を説明した説明図である。
配線基板に備えられた電子部品接続パッドは、全て同じ大きさを有しているとは限らない。例えば、信号配線に接続されるパッドは、電源配線に接続されるパッドと比べて、平面視した際の面積が小さく形成されることがある。そのため、電子部品接続パッドの上にはんだバンプを形成すると、パッドの大きさによってはんだの量が異なる。その結果、小さい面積を有するパッドに形成されるはんだバンプの高さは低くなり、大きな面積を有するパッドに形成されるはんだバンプの高さは高くなる。このような異なる高さを有するはんだバンプに、半導体素子やコンデンサなどの電子部品を実装すると、接続不良などが生じやすく電気的信頼性が低下する。
本開示の配線基板は、上記のように、平面視した場合に第1パッドよりも大きな面積を有する第2パッドの表面に形成され、第2パッドの表面の一部を囲む枠体とを含む。その結果、半導体素子やコンデンサなどの電子部品を実装する際に、枠体で囲まれた第2パッドの表面に半田を溜めることができ、この溜められた半田と電子部品に備えられた配線基板接続ポストとが接続される。したがって、パッドの大きさの違いによる半田の高低差問題が解消されることから、接続不良などが生じにくく、電気的信頼性を向上させることができる。
本開示の一実施形態に係る配線基板を、図1~3に基づいて説明する。図1(A)に示すように、一実施形態に係る配線基板1は、表面に電子部品2が搭載される実装領域Aを有している。一実施形態に係る配線基板1は、図1(A)には具体的に図示していないが、例えば絶縁層と導体層とが交互に積層された構造を有している。
絶縁層は、絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は2種以上を混合して用いてもよい。絶縁層の厚みは特に限定されず、例えば3μm以上800μm以下である。それぞれの絶縁層は同じ厚みを有していてもよく、異なる厚みを有していてもよい。さらに、絶縁層には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。
絶縁層には、通常、層間を電気的に接続するためのビアホール導体が充填されるビアホールが形成されている。ビアホールは、例えばCO2レーザー、UV-YAGレーザーなどのようなレーザー加工によって形成される。必要に応じて、絶縁層のうちの1層を配線基板1の基体となるコア層として扱ってもよい。コア層には、通常、配線基板の上下面を電気的に接続するためのスルーホール導体が充填されるスルーホールが形成されている。スルーホールは、例えばドリル加工やブラスト加工によって形成される。あるいは、スルーホールもビアホールと同様、例えばCO2レーザー、UV-YAGレーザーなどのようなレーザー加工によって形成されてもよい。
導体層は絶縁層の表面に形成されており、例えば周知のセミアディティブ法により、無電解銅めっき層、および電解銅めっき層を絶縁層の表面に析出させることで形成される。具体的には、次の通りである。まず、絶縁層の表面に無電解銅めっき処理を施す。処理後、乾燥して、めっきレジストでパターンに応じた開口を形成する。パターンを形成しない部分は、めっきレジストでマスクする。次いで、電解銅めっき処理を施すことで、無電解銅めっきが露出している部分のみにパターンを成長させる。電解銅めっき処理後、めっきレジストを剥離し、エッチングでパターン間の無電解銅めっきを除去する。
あるいは、導体層は次の方法によっても得られる。まず、表面に導体(例えば、銅箔など)が形成された絶縁板に、エッチングレジストであるドライフィルムを公知の方法で貼付して露光および現像する。その後、エッチングを行ってドライフィルムを剥離すると、絶縁層の表面に導体層が形成される。
導体層としては、パッド11、信号用や電源用などの配線導体12などが挙げられる。図1(B)に示すように、配線基板1と電子部品2とは半田13を介して接続される。具体的には、配線基板1の実装領域Aに形成されたパッド11と電子部品2に備えられた電極21とが、半田13を介して接続され、電子部品実装構造体3が得られる。
図2に示すように、配線基板1には、大きさの異なる複数のパッド11が形成されている。配線基板1には、平面視した場合に面積の小さい第1パッド11aと第1パッド11aよりも大きな面積を有する第2パッド11bが形成されている。パッド11(第1パッド11aおよび第2パッド11b)は、例えば平面視した場合に円形状を有している。
第1パッド11aおよび第2パッド11bの大きさは、特に限定されない。第1パッド11aおよび第2パッド11bの表面が円形状、すなわち平面視した際に円形状を有する場合、第2パッド11bの径が第1パッド11aの径の10倍以上になると、それぞれのパッド11の表面に形成される半田13に高低差が生じやすくなる。第2パッド11bの径は、配線基板1の大きさや配線導体12の疎密にもよるが、第2パッド11bの径は最大で第1パッド11aの径の15倍程度である。
一実施形態の配線基板1において第1パッド11aの表面には、平面視した場合に第1パッド11aの表面と実質的に同一の大きさおよび形状を有する電子部品接続ポスト111が、実質的に全て同一の高さで形成されている。電子部品接続ポスト111は、銅、アルミ、スズ、ニッケルなどの導体で形成されており、例えば、めっき処理を施すことによって形成される。電子部品接続ポスト111の高さは、第1パッド11aの大きさや電子部品2の大きさなどによって適宜設定され、例えば30μm以上400μm以下程度である。
一実施形態の配線基板1において第2パッド11bの表面には、第2パッド11bの表面の一部を囲む枠体112が備えられている。枠体112は、配線基板1に電子部品2を実装する際に、第2パッド11bの表面に半田13を溜めるために備えられる。枠体112は、電子部品接続ポスト111と同様、銅、銀、金、すず、亜鉛、アルミニウムなどの導体で形成されており、例えば、めっき処理を施すことによって形成される。枠体112は、通常、電子部品接続ポスト111と略同じ高さを有している。
枠体112は、平面視した場合に円形状を有している。配線基板1に電子部品2を実装する際に、より接続不良を生じにくくし、電気的信頼性をより向上させるために、図2に示すように、枠体112に囲まれた部分に存在する半田13と電子部品1に備えられた配線基板接続ポスト211との接触面積が大きい方がよい。そのため、図2および図3に示すように、第2パッド11bの表面に形成されている枠体112は、第2パッド11bの表面の外周縁に位置しているのがよい。
電子部品2に備えられた配線基板接続ポスト211は、枠体112で囲まれた領域(開口部)に挿入し得る形状を有していれば限定されない。配線基板接続ポスト211の形状および枠体112で囲まれた領域の形状は、平面視した場合に、略同一であるか、あるいは相似の関係にあるのがよい。より接続不良を生じにくくし、電気的信頼性をより向上させるためには、配線基板接続ポスト211の面積は、平面視した場合に、枠体112で囲まれた領域の面積の50%以上であるのがよく、略同じであるのがよい。一方、枠体112で囲まれた領域への挿入のしやすさを考慮すると、平面視した場合に、配線基板接続ポスト211の面積が、枠体112で囲まれた領域の面積の80%以下であるのがよい。電気的な特性および挿入のしやすさを考慮すると、配線基板接続ポスト211の面積が、枠体112で囲まれた領域の面積の50%以上80%以下であるのがよい。
本開示の配線基板は、上述の一実施形態に限定されない。上述の配線基板1では、第1パッド11aおよび第2パッド11bは、平面視した場合に円形状を有している。しかし、第1パッドおよび第2パッドの形状は円形状に限定されない。第1パッドおよび第2パッドは、例えば、三角形状、四角形状、五角形状、六角形状などの多角形状を有していてもよく、楕円形状を有していてもよい。第1パッドの形状に応じて、電子部品接続ポスト111も、例えば、三角形状、四角形状、五角形状、六角形状などの多角形状を有していてもよく、楕円形状を有していてもよい。
上述の配線基板1では、枠体112は第2パッド11bの形状に合わせて円形状を有しており、第2パッド11bの表面の外周縁に位置するように形成されている。しかし、枠体は、第2パッドの表面に一部に形成されていればよく、形状も第2パッドの形状に合わせる必要はない。例えば、平面視した場合に、第2パッドが円形状を有していても、枠体は、多角形状や楕円形状を有していてもよい。一方、第2パッドが多角形状や楕円形状を有していても、枠体は円形状を有していてもよく、第2パッドと異なる形状の多角形状や楕円形状を有していてもよい。
1 配線基板
11 パッド
11a 第1パッド
11b 第2パッド
111 電子部品接続ポスト
112 枠体
12 配線導体
13 半田
2 電子部品
21 電極
211 配線基板接続ポスト
3 電子部品実装構造体

Claims (5)

  1. 絶縁基板と、
    絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と、
    実装領域に位置する第1パッドと、
    前記実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッドと、
    前記第1パッドの表面に位置する電子部品接続ポストと、
    前記第2パッドの表面に位置し、第2パッドの表面の一部を囲む枠体と、
    前記電子部品接続ポストの上面に被着する第1半田と、
    前記第2パッドにおいて前記枠体で囲まれた部分に被着し、少なくとも上面中央部が前記枠体の高さより低い第2半田と、
    を含むことを特徴とする配線基板。
  2. 前記枠体が、前記第2パッドの表面の外周縁に位置している請求項1に記載の配線基板。
  3. 前記第1パッドおよび前記第2パッドが、平面視した場合に円形状を有している請求項1または2に記載の配線基板。
  4. 前記第2パッドが、前記第1パッドの径の10倍以上15倍以下の径を有している請求項3に記載の配線基板。
  5. 請求項1~4のいずれかに記載の配線基板に、電極を有する電子部品が実装されており、
    電子部品に含まれる前記電極のうち、前記配線基板に含まれる前記第1パッドと対向する位置に存在する前記電極は、前記電子部品接続ポストの表面に被着している前記第1半田を介して前記第1パッドと電気的に接続され、
    前記電子部品に含まれる前記電極のうち、前記配線基板に含まれる前記第2パッドと対向する位置に存在する前記電極は、表面に配線基板接続ポストを備えており、
    配線基板接続ポストが、前記第2パッドにおいて前記枠体で囲まれた部分に被着する前記第2半田を介して前記第2パッドと電気的に接続されている、
    電子部品実装構造体。
JP2019012353A 2019-01-28 2019-01-28 配線基板 Active JP7211110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019012353A JP7211110B2 (ja) 2019-01-28 2019-01-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019012353A JP7211110B2 (ja) 2019-01-28 2019-01-28 配線基板

Publications (2)

Publication Number Publication Date
JP2020120079A JP2020120079A (ja) 2020-08-06
JP7211110B2 true JP7211110B2 (ja) 2023-01-24

Family

ID=71892219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019012353A Active JP7211110B2 (ja) 2019-01-28 2019-01-28 配線基板

Country Status (1)

Country Link
JP (1) JP7211110B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2015026822A (ja) 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2017152646A (ja) 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626227B2 (ja) * 1985-09-26 1994-04-06 富士通株式会社 半導体チツプの装着方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102303A1 (ja) 2011-01-26 2012-08-02 株式会社村田製作所 電子部品モジュールおよび電子部品素子
JP2015026822A (ja) 2013-06-20 2015-02-05 キヤノン株式会社 プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法
JP2017152646A (ja) 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器

Also Published As

Publication number Publication date
JP2020120079A (ja) 2020-08-06

Similar Documents

Publication Publication Date Title
JP3670917B2 (ja) 半導体装置及びその製造方法
JP5280309B2 (ja) 半導体装置及びその製造方法
JP4303282B2 (ja) プリント配線板の配線構造及びその形成方法
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US20090140415A1 (en) Combination substrate
US20150102510A1 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2007096273A (ja) 配線基板
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009253261A (ja) 高密度回路基板及びその形成方法
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP3577421B2 (ja) 半導体装置用パッケージ
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP5017872B2 (ja) 半導体装置及びその製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
JP5762376B2 (ja) 配線基板及びその製造方法
JP2016076534A (ja) 金属ポスト付きプリント配線板およびその製造方法
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP7211110B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221226

R150 Certificate of patent or registration of utility model

Ref document number: 7211110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150