JP7211110B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP7211110B2 JP7211110B2 JP2019012353A JP2019012353A JP7211110B2 JP 7211110 B2 JP7211110 B2 JP 7211110B2 JP 2019012353 A JP2019012353 A JP 2019012353A JP 2019012353 A JP2019012353 A JP 2019012353A JP 7211110 B2 JP7211110 B2 JP 7211110B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring board
- electronic component
- frame
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
11 パッド
11a 第1パッド
11b 第2パッド
111 電子部品接続ポスト
112 枠体
12 配線導体
13 半田
2 電子部品
21 電極
211 配線基板接続ポスト
3 電子部品実装構造体
Claims (5)
- 絶縁基板と、
該絶縁基板の表面に存在し、電子部品が半田を介して実装される実装領域と、
該実装領域に位置する第1パッドと、
前記実装領域に位置し、平面視した場合に第1パッドよりも大きな面積を有する第2パッドと、
前記第1パッドの表面に位置する電子部品接続ポストと、
前記第2パッドの表面に位置し、該第2パッドの表面の一部を囲む枠体と、
前記電子部品接続ポストの上面に被着する第1半田と、
前記第2パッドにおいて前記枠体で囲まれた部分に被着し、少なくとも上面中央部が前記枠体の高さより低い第2半田と、
を含むことを特徴とする配線基板。 - 前記枠体が、前記第2パッドの表面の外周縁に位置している請求項1に記載の配線基板。
- 前記第1パッドおよび前記第2パッドが、平面視した場合に円形状を有している請求項1または2に記載の配線基板。
- 前記第2パッドが、前記第1パッドの径の10倍以上15倍以下の径を有している請求項3に記載の配線基板。
- 請求項1~4のいずれかに記載の配線基板に、電極を有する電子部品が実装されており、
該電子部品に含まれる前記電極のうち、前記配線基板に含まれる前記第1パッドと対向する位置に存在する前記電極は、前記電子部品接続ポストの表面に被着している前記第1半田を介して前記第1パッドと電気的に接続され、
前記電子部品に含まれる前記電極のうち、前記配線基板に含まれる前記第2パッドと対向する位置に存在する前記電極は、表面に配線基板接続ポストを備えており、
該配線基板接続ポストが、前記第2パッドにおいて前記枠体で囲まれた部分に被着する前記第2半田を介して前記第2パッドと電気的に接続されている、
電子部品実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012353A JP7211110B2 (ja) | 2019-01-28 | 2019-01-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012353A JP7211110B2 (ja) | 2019-01-28 | 2019-01-28 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120079A JP2020120079A (ja) | 2020-08-06 |
JP7211110B2 true JP7211110B2 (ja) | 2023-01-24 |
Family
ID=71892219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019012353A Active JP7211110B2 (ja) | 2019-01-28 | 2019-01-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7211110B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012102303A1 (ja) | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品素子 |
JP2015026822A (ja) | 2013-06-20 | 2015-02-05 | キヤノン株式会社 | プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 |
JP2017152646A (ja) | 2016-02-26 | 2017-08-31 | 富士通株式会社 | 電子部品、電子装置及び電子機器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0626227B2 (ja) * | 1985-09-26 | 1994-04-06 | 富士通株式会社 | 半導体チツプの装着方法 |
-
2019
- 2019-01-28 JP JP2019012353A patent/JP7211110B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012102303A1 (ja) | 2011-01-26 | 2012-08-02 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品素子 |
JP2015026822A (ja) | 2013-06-20 | 2015-02-05 | キヤノン株式会社 | プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 |
JP2017152646A (ja) | 2016-02-26 | 2017-08-31 | 富士通株式会社 | 電子部品、電子装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP2020120079A (ja) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
JP5280309B2 (ja) | 半導体装置及びその製造方法 | |
JP4303282B2 (ja) | プリント配線板の配線構造及びその形成方法 | |
JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
US20090140415A1 (en) | Combination substrate | |
US20150102510A1 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
JP2007096273A (ja) | 配線基板 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2009064966A (ja) | 多層配線基板及びその製造方法ならびに半導体装置 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
KR20160120011A (ko) | 인쇄회로기판, 그 제조방법, 및 전자부품 모듈 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5762376B2 (ja) | 配線基板及びその製造方法 | |
JP2016076534A (ja) | 金属ポスト付きプリント配線板およびその製造方法 | |
KR20160010960A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
KR20110098677A (ko) | 다층 배선 기판 및 그 제조방법 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP7211110B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7211110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |