JP3895303B2 - メッキリード線を使用しないパッケージ基板の製造方法 - Google Patents

メッキリード線を使用しないパッケージ基板の製造方法 Download PDF

Info

Publication number
JP3895303B2
JP3895303B2 JP2003157618A JP2003157618A JP3895303B2 JP 3895303 B2 JP3895303 B2 JP 3895303B2 JP 2003157618 A JP2003157618 A JP 2003157618A JP 2003157618 A JP2003157618 A JP 2003157618A JP 3895303 B2 JP3895303 B2 JP 3895303B2
Authority
JP
Japan
Prior art keywords
plating
dry film
plated
package substrate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003157618A
Other languages
English (en)
Other versions
JP2004214595A (ja
Inventor
（ＬＥＥ，Ｊｏｎｇ−Ｊｉｎ） イ−、ジョン−ジン
（ＫＩＭ，Ｔａｅ−Ｇｕｉ） キム、テ−グイ
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2004214595A publication Critical patent/JP2004214595A/ja
Application granted granted Critical
Publication of JP3895303B2 publication Critical patent/JP3895303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Description

【０００１】
【発明の属する技術分野】
本発明は、メッキリード線なしでメッキされるパッケージ基板及びその製造方法に関し、より具体的には、ボールグリッドアレイ（以下、「ＢＧＡ」（ＢａｌｌＧｒｉｄ Ａｒｒａｙ）という）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などのパッケージ基板（Ｐａｃｋａｇｅ Ｓｕｂｓｔｒａｔｅ）の電解金メッキにおいて、パッケージ基板の半導体チップが実装されるワイヤーボンディングパッドとソルダーボールパッド（ｓｏｌｄｅｒｂａｌｌ ｐａｄ）を形成する際、ワイヤボンディングパッドにはメッキリード線なしで電解金メッキを施し、ソルダーボールパッドにはＯＳＰ（ＯｒｇａｎｉｃＳｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅｓ）表面処理を施し或いは薄く無電解金メッキ処理を施したパッケージ基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、集積回路の小型化にもかかわらず、集積回路パッケージから出るリード数はかえって増加している。小型パッケージ用キャリア上に多くのリードを設置する問題を解決する方法の一つが、ピングリッドアレイ（ＰｉｎＧｒｉｄ Ａｒｒａｙ；ＰＧＡ）からなるキャリアを持たせることである。ところが、ＰＧＡキャリアは小型キャリア上の多くのリードを設置することができる反面、ピンまたはリードが脆弱で容易に折れるし、高密度集積にも限界がある。
【０００３】
このようなＰＧＡによる欠点を補完するために、近年、ＢＧＡパッケージ基板の使用が一般化されている。このようなＢＧＡパッケージ基板を使用する理由は、ピンより微細なソルダーボールの使用により基板の高密度化がより容易に達成されるためである。このようなＢＧＡパッケージ基板は主に半導体チップを実装するパッケージ基板として用いられている。
【０００４】
かかる従来のＢＧＡパッケージ基板は、簡略に説明すると、図１に示すように、従来のピンの代わりにソルダーボール８が形成される構造を有する。すなわち、銅張積層板（以下、「ＣＣＬ」（ＣｏｐｐｅｒＣｌａｄ Ｌａｍｉｎａｔｅ）という）４に通常のフォトエッチング工程によって内層回路を形成し、多数のＣＣＬ４を加圧して積層し、内層回路を導通させるための導通孔２を加工して銅メッキ層３の形成作業で導通させる。その後、前記積層された外側ＣＣＬ４に、半導体チップの接続されるボンドフィンガー１を有する外層回路６をフォトエッチング工程によって形成し、前記外層回路６と共にソルダーボールパッド７を形成した後、ソルダーボール８を接続させ、ソルダーマスク５を形成する。
【０００５】
この際、前記半導体チップの接続されるボンドフィンガー１とソルダーボール８の接続されるパッド７との電気的接続状態を向上させるためのメッキ作業が行われる。そのために、金メッキリード線（ＰｌａｔｉｎｇＬｅａｄ Ｌｉｎｅ）形成されるが、それぞれの金メッキリード線は、それぞれのソルダーボール８の接続されるパッド７に連結すると同時に、図示しない、導通孔２を介してボンドフィンガー１に連結する。図２は従来の技術に係る、メッキリード線によってメッキされたパッケージ基板の平面図であり、ソルダーボールパッド８にメッキリード線９が形成されていることを示す。ここで、メッキリード線９が形成される部分は図１の「Ａ」で表示される部分である。実際、このようなメッキリード線によって回路の高密度化が制限される。
【０００６】
一方、前記外層回路６が構成されたＣＣＬ４には集積回路チップが実装され、この集積回路チップは導線によって前記外層回路６と連結され、その上側に充填材が塗布されて外部環境から保護される。よって、ＢＧＡパッケージ基板１０の場合には、ＰＧＡ基板とは異なり、ピンによって主回路基板と連結されるのではなく、ＣＣＬ４のパッド７にソルダーボール８が形成されて主回路基板と導通することになる。このような理由から、ＢＧＡはＰＧＡより小型化が容易である。その結果、基板１０の高密度が可能になる。
【０００７】
ところが、このような従来のパッケージ基板１０においては、回路の高密度化及びこれを使用する装置の小型化により前記ＢＧＡパッケージ基板のソルダーボール８のピッチ（ソルダーボール間の間隔）が極めて微細になり、同時に半導体チップの実装されるボンドフィンガー１周辺の回路高密度化によりボンドフィンガー１とパッド７の金メッキ作業を行うための金メッキリード線の高密度化が難しいという問題が提起されている。
【０００８】
以下、図３（ａ）ないし図３（ｈ）を参照して、従来の技術に係る、メッキリード線によって金メッキされるパッケージ基板の製造方法について説明する。
まず、ベース基板としてのＣＣＬ（１１＋１２）に複数の導通孔１３を加工した後（図３（ａ）参照）、前記ベース基板の表面と前記導通孔の内壁に銅メッキ層１４を形成する（図３（ｂ）参照）。
その後、パッケージ基板の製品に回路を形成するために、ベース基板としてのＣＣＬにドライフィルム１５を塗布し、これを露光及び現像してパターニングする（図３参照）。ここで、前記ＣＣＬ（１１＋１２）は絶縁材１１及びこの絶縁材１１の上、下部面に形成された銅箔１２を含む。実際には、前記ＣＣＬに機械的ドリルを用いて多数の導通孔１３を形成し、銅メッキを施した後、前記ドライフィルム１５を塗布し、これを露光及び現像して回路を形成する。
さらに、前記ドライフィルム１５をエッチングレジストとして、露出された銅をエッチング液で除去して回路を形成する。この際、将来金メッキが行われるときに使用されるメッキリード線が同一の方法で同時に形成される。ここで、図面符号１６は露出された銅がエッチングされた部位を示す（図３（ｄ）参照）。
以上のエッチングの後、エッチングレジストとして用いたドライフィルム１５を剥離液によって除去する（図３（ｅ）参照）。
その後、ソルダーレジスト（ＬＰＳＲ）１７を塗布し、これを露光及び現像させた後乾燥させる（図３（ｆ）参照）。
次いで、既に形成されたメッキリード線を介して電流を印加しながら、ワイヤボンディングパッドとソルダーボールパッドに金メッキ層１８を形成する。この際のメッキは電解金メッキであって、メッキされる金の厚さは通常０．５〜１．０μｍ程度である（図３（ｇ）参照）。
【０００９】
ここでは、半導体チップなどが実装されるパッケージ基板を表面処理するために、電解金メッキ（ＥｌｅｃｔｒｏｌｙｔｉｃＡｕ Ｐｌａｔｉｎｇ）が主に適用されている。その理由は、信頼性の面において電解金メッキが無電解金メッキに比べて優れるからである。ところが、電解金メッキを行うためには前述したようにメッキリード線を製品に挿入して設計しなければならないので、回路密集度（ＬｉｎｅＤｅｎｓｉｔｙ）が低下する。よって、高密集度の回路製品製造の際には問題になっている。
【００１０】
その後、ルータ（Ｒｏｕｔｅｒ）またはダイシング（Ｄｉｃｉｎｇ）を用いて前記メッキリード線を切断する（図３（ｈ）参照）。ここで、図面符号１９はダイシングが行われる部分である。すなわち、前記電解金メッキの完了後、ルータまたはダイシングによってメッキリード線を切断するが、この際、メッキリード線がパッケージ基板に残留して電気信号の伝達時にノイズを誘発し、製品の電気的特性を低下させるという問題がある。
【００１１】
さらに、図４（ａ）ないし図４（ｆ）を参照して、従来の技術に係る、メッキリード線によって金メッキされるパッケージ基板の他の製造方法について説明する。
図４（ａ）は前述した図３（ａ）ないし図３（ｅ）の直後段階を示す。図４（ａ）の以前段階は前述した図３（ａ）ないし図３（ｅ）の説明を参照し、詳細な説明を省略する。
まず、図３（ｅ）に示すように、エッチングレジストとして用いられたドライフィルムを除去した後、ソルダーレジストを塗布し、これを露光、現像、乾燥させる（図４（ａ）参照）。
次に、ワイヤボンディングパッドのみを金メッキするために基板のソルダーボールパッド面にドライフィルム２１を塗布し、これを露光及び現像する（図４（ｂ）参照）。
さらに、メッキリード線を介してワイヤボンディングパッドに厚さ０．５〜１．５μｍ程度に金メッキを行う（図４（ｃ）参照）。
次に、このような金メッキの後、メッキレジストとして用いたドライフィルムを剥離液によって除去し（図４（ｄ）参照）、ルータまたはダイシングを用いてメッキリード線を切断する（図４（ｅ）参照）。ここで、図面符号１９はダイシングが行われる部分である。すなわち、前記電解金メッキの完了後、ルータまたはダイシングでメッキリード線を切断する。
最後に、ソルダーボールパッドの表面にＯＳＰ薬品を塗布し、前記ソルダーボールパッドを表面処理（ＯＳＰ）する（図４（ｆ）参照）。
【００１２】
この際、前記メッキリード線がパッケージ基板に残留して、電気信号の伝達時にノイズを誘発し、製品の電気的特性（ＥｌｅｃｔｒｉｃａｌＰｅｒｆｏｒｍａｎｃｅ）を低下させる問題がある。
【００１３】
一方、最近、パッケージ基板製造メーカーではメッキリード線を使用せず電解金メッキを行える技術を開発している。
ここでは、電解金メッキ時にワイヤボンディングパッドまたはソルダーボールパッドの両側を全て同一の厚さ（殆ど、金の厚さは０．５〜１．５μｍ）に金メッキする。
ところが、ソルダーボールパッド側に適正の厚さ（金の厚さは０．０３〜０．２５μｍ）以上に厚くメッキされた金のため、ソルダーボール接合の信頼性に問題が生じていた。
【００１４】
【発明が解決しようとする課題】
本発明は、かかる問題点を解決するために創案されたものである。すなわち、パッケージ基板製品の回路配線密集度が向上できるようにメッキリード線を使用しないパッケージ基板及びその製造方法を提供することを目的とする。
【００１５】
また、本発明の他の目的は、パッケージ基板製品のワイヤボンディングパッドとソルダーボールパッドの表面処理を異にして配線密集度を向上させることが可能な、メッキリード線を使用しないパッケージ基板及びその製造方法を提供することにある。
【００１６】
また、本発明のさらに他の目的は、正常的な電解金メッキを施した後全てのメッキリード線が除去され、ノイズの発生を抑制することが可能なパッケージ基板及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するための本発明に係るメッキリード線なしでメッキされるパッケージ基板の製造方法は、ａ）絶縁材からなる基板の両面に銅箔が積層された銅積層板上に複数の導通孔が形成されているベース基板の全面を銅メッキする段階と、ｂ）前記銅メッキされた複数の導通孔の上部に第１ドライフィルムを積層し、これを現像する段階と、ｃ）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔及び前記銅メッキをエッチングによって除去して前記ベース基板の上部に回路をパターニングする段階と、ｄ）前記第１ドライフィルムを剥離し、電解金メッキされる上部面のみ露出されるように前記ベース基板に第２ドライフィルムを塗布、露光及び現像する段階と、ｅ）電解金メッキ端子を前記ベース基板の下部側の面であるソルダーボールパッド面の前記銅メッキに接地させ、前記導通孔を介して前記ｄ）の段階において露出させたワイヤボンディングパッドに電解金メッキを施す段階と、ｆ）前記第２ドライフィルムを剥離液によって除去する段階と、ｇ）前記ソルダーボールパッド面に回路を形成するために第３ドライフィルムを塗布、露光及び現像する段階と、ｈ）前記第３ドライフィルムを積層し、前記露出された銅箔をエッチング液によって除去して回路を形成する段階と、ｉ）前記第３ドライフィルムを剥離液によって除去する段階と、ｊ）ソルダーレジストを所定の部位に塗布し、これを露光、現像及び乾燥させてソルダーボールパッドを形成する段階と、ｋ）前記ソルダーボールパッドの表面にＯＳＰ（ＯｒｇａｎｉｃＳｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）薬品を塗布し、前記ソルダーボールパッドを表面処理する段階とを含んでなる。
【００１８】
ここで、前記第１及び第３ドライフィルムはエッチングレジストとして使用されたことを特徴とし、前記第２ドライフィルムは電解金メッキレジストとして使用されることを特徴とする。
【００１９】
さらに、前記電解金メッキされる厚さは０．５〜１．５μｍであることが好ましい。
【００２０】
一方、前記目的を達成するための他の手段として、本発明に係るメッキリード線なしでメッキされるパッケージ基板の製造方法は、ａ）絶縁材からなる基板の両面に銅箔が積層された銅積層板上に複数の導通孔が形成されているベース基板の全面を銅メッキする段階と、
ｂ）前記銅メッキされた複数の導通孔の上部に第１ドライフィルムを積層し、これを現像する段階と、ｃ）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔及び前記銅メッキをエッチングによって除去し、前記ベース基板の上部に回路を形成する段階と、ｄ）前記第１ドライフィルムを剥離し、電解金メッキされる上部面のみ露出されるように前記ベース基板に第２ドライフィルムを塗布、露光及び現像する段階と、ｅ）電解金メッキ端子を前記ベース基板の下部側の面であるソルダーボールパッド面の前記銅メッキに接地させ、前記導通孔を介して前記ｄ）の段階において露出させたワイヤボンディングパッドに電解金メッキを施す段階と、ｆ）前記電解金メッキの後、前記第２ドライフィルムを剥離液によって除去する段階と、ｇ）前記ソルダーボールパッド面に回路を形成するために第３ドライフィルムを塗布、露光及び現像する段階と、ｈ）前記第３ドライフィルムが積層された部分以外の露出された銅箔をエッチング液によって除去して回路を形成する段階と、ｉ）前記第３ドライフィルムを剥離液によって除去する段階と、ｊ）ソルダーレジストを所定の部位に塗布し、これを露光、現像及び乾燥させる段階と、ｋ）無電解金メッキされるソルダーボールパッド部位のみ露出されるように前記ベース基板に第４ドライフィルムを塗布、露光及び現像する段階と、１）前記ソルダーボールパッドを無電解金メッキする段階と、ｍ）前記無電解金メッキの後、第４ドライフィルムを剥離液によって除去する段階とを含んでなる。
【００２１】
ここで、前記第１及び第３ドライフィルムはエッチングレジストとして使用されることを特徴とし、前記第２ドライフィルムは電解金メッキレジストとして使用されることを特徴とする。また、前記第４ドライフィルムは無電解金メッキレジストとして使用されることを特徴とする。
さらに、前記電解金メッキされる厚さは０．５〜１．５μｍであることが好ましく、前記無電解金メッキされる厚さは０．０３〜０．２５μｍであることが好ましい。
【００２２】
【００２３】
【００２６】
本発明によれば、メッキリード線なしでワイヤボンディングパッドに電解金メッキを施し、ソルダーボールパッドにＯＳＰ表面処理を施し或いは薄く無電解金メッキ処理を施すことができる。メッキリード線を使用しないパッケージ基板を製造することが可能となるため、パッケージ基板製品の回路配線密集度を向上させることができ、またメッキリード線が除去されるため、ノイズの発生を抑制することができる。
【００２７】
【発明の実施の形態】
以下、各図に基づいて、本発明の実施例に係る、メッキリード線なしでメッキされるパッケージ基板及びその製造方法について具体的に説明する。
【００２８】
第１実施例
図６（ａ）ないし図７（ｍ）は、本発明の第１実施例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。本発明に係る、メッキリード線なしでメッキされるパッケージ基板及びその製造方法は、次の通りである。
【００２９】
まず、銅積層板（３１＋３２）のベース基板上に複数の導通孔３３を加工し（図６（ａ）参照）、前記ベース基板の表面と前記導通孔の内壁に銅メッキ層３４を形成する。（図６（ｂ）参照）。
【００３０】
より詳細には、パッケージ基板は多数のＣＣＬ（３１＋３２）が積層される多層基板から構成されるが、前記ＣＣＬ（３１＋３２）はエポキシからなる基板に導電性接着剤によって銅箔が一体に接合されて通常「銅張積層板」と言われている。ここで、図面符号３１は絶縁材、３２は前記絶縁材３１の上、下部に積層された銅箔である。前記ＣＣＬ（３１＋３２）にはフィルムエッチング工程によって内層回路が形成される。この際、内層回路は大抵設置パターンまたは信号処理パターンから構成される。前記導通孔３３は回路を電気的に導通させるために形成される。このような導通孔３３が形成された後に、回路を電気的に連結するために銅メッキ作業によって導通孔３３の内部を導通させる銅メッキ層３４が形成される。
【００３１】
次に、パッケージ基板製品のワイヤボンディングパッド面に回路を形成するために、ベース基板にドライフィルム３５を塗布、露光及び現像して回路をパターニングする（図６（ｃ）参照）。ここで、図面符号３６は前記銅箔及び前記銅メッキの除去された状態を示す。
その後、前記ドライフィルム３５をエッチングレジストとして、露出された銅をエッチング液によって除去して回路を形成する（図６（ｄ）参照）。このようなエッチングの後、エッチングレジストとして使用した前記ドライフィルム３５を剥離液によって除去する（図６（ｅ）参照）。
【００３２】
前記ドライフィルム３５のエッチング工程は、銅箔上にエッチングレジストとして用いられるドライフィルムを塗布するフィルム接合作業の後、前記エッチングレジストの一部領域をブロッキングした状態で光を照射して硬化させ、その後前記エッチングレジストに現像液を作用させて未硬化のエッチングレジストを除去する現像作業が行われた後に、添加剤を用いてエッチングレジストの除去された領域の銅箔をエッチングし、剥離する作業でなされる。
【００３３】
その後、電解金メッキすべきワイヤボンディングパッド部位のみ露出されるように基板に電解金メッキレジストとしてのドライフィルム３７を塗布、露光及び現像する（図６（ｆ）参照）。
【００３４】
次いで、電解メッキ端子をソルダーボールパッド面に接地して導通孔を介してワイヤボンディングパッドに厚さ０．５〜１．５μｍ程度に電解金メッキ層３８を形成する（図７（ｇ）参照）。
【００３５】
さらに、電解金メッキ層３８の形成後、メッキレジストとして用いたドライフィルム３７を剥離液によって除去し（図７（ｈ）参照）、パッケージ基板製品のソルダーボールパッド面に回路を形成するために基板にドライフィルム９３を塗布、露光及び現像する（図７（ｉ）参照）。
次に、前記ドライフィルム３９をエッチングレジストとして、露出された銅をエッチング液によって除去して回路を形成する（図８（ｊ）参照）。前記エッチングの後、エッチングレジストとして用いたドライフィルム３９を剥離液によって除去する（図７（ｋ）参照）。ここで、図面符号４０はエッチング部位を示す。
最後に、ソルダーレジスト４１を塗布し、これを露光、現像及び乾燥させてソルダーボールパッドを形成し（図７（ｌ）参照）、ソルダーボールパッドの表面にＯＳＰ薬品を塗布してソルダーボールパッド４２を表面処理（ＯＳＰ）する（図７（ｍ）参照）。
【００３６】
従って、本発明に係る第１実施例では、ワイヤボンディングパッドは電解金メッキし、ソルダーボールパッドはＯＳＰ表面処理する。
【００３７】
第２実施例
図８（ａ）ないし図８（ｃ）は、本発明の第２実施例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【００３８】
図８（ａ）は前述した図６（ａ）ないし図７（ｌ）の直後段階を示す。図８（ａ）の以前段階は前述した図６（ａ）ないし図７（ｌ）を参照し、詳細な説明を省略する。
従って、図７（ｌ）に示すようにソルダーレジス４１を塗布、露光、現像及び乾燥させた状態で、無電解金メッキすべきソルダーボールパッド部位のみ露出されるように基板に無電解金メッキレジストとしてのドライフィルム４３を塗布、露光及び現像する（図８（ａ）参照）。
その後、前記ソルダーボールパッドに０．０３〜０．２５μｍ程度の厚さに無電解金メッキ４４を行い（図８（ｂ）参照）、無電解金メッキ４４の後、メッキレジストとして使用したドライフィルム４３を剥離液によって除去する（図８（ｃ）参照）。
【００３９】
よって、前述した第１実施例を第２実施例と比較すると、本発明に係る第１実施例ではメッキリード線の役割をする下部面の露出されたソルダーボールのパッドにＯＳＰを使用して表面処理を行うが、第２実施例では薄く無電解金メッキ処理を行う。第２実施例は、第１実施例と同様に、メッキリード線を外部に形成することなくメッキを行うことができるので、メッキリード線の部位を後で切断する必要がない。
【００４０】
一方、図５は、本発明に係る、メッキリード線なしでメッキされたパッケージ基板の平面図である。本発明に係るパッケージ基板は、従来の技術に係る図２のパッケージ基板と比較すると、ソルダーボールのパッド２０に連結されるメッキリード線が使用されていないことを例示している。
【００４１】
参考例
図９（ａ）ないし図１０（ｍ）は、それぞれ参考例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【００４２】
まず、銅積層板（５１＋５２）のベース基板上に複数の導通孔５３を加工し（図９（ａ）参照）、前記ベース基板の表面と前記導通孔の内壁に銅メッキを施して銅メッキ層５４を形成する（図９（ｂ）参照）。前記銅メッキは、前記ベース基板の表面と導通孔の内壁に無電解メッキを施し、その後電解銅メッキを施すことによりなされることを特徴とする。
【００４３】
より詳細には、パッケージ基板は多数のＣＣＬ（５１＋５２）が積層される多層基板から構成される。ここで、図面符号５１は絶縁材、５２は前記絶縁材５１の上、下部に積層された銅箔を示す。前記ＣＣＬ（５１＋５２）にはフィルムエッチング工程によって内層回路を形成する。この際、前記内層回路は大抵接地パターンまたは信号処理パターンから構成される。前記導通孔５３は回路を電気的に導通させるために形成される。このような導通孔５３が形成された後に、回路を電気的に連結するために銅メッキ作業によって導通孔５３の内部を導通させる銅メッキ層５４が形成される。前記銅メッキは前記ベース基板の表面と導通孔の内壁に無電解銅メッキを施し、その後電解銅メッキを施すことによりなされる。
【００４４】
次に、パッケージ基板製品のワイヤボンディングパッド面に回路を形成するために、ベース基板にドライフィルム５５を塗布、露光及び現像して回路を形成する（図９（ｃ）参照）。
その後、前記ドライフィルム５５をエッチングレジストとして、露出された銅をエッチング液によって除去して回路を形成する（図９（ｄ）参照）。ここで、図面符号５６は前記銅箔が除去された状態を示す。このようなエッチングの後、エッチングレジストとして用いた前記ドライフィルム５５を剥離液によって除去する（図９（ｅ）参照）。
次いで、前記ベース基板の表面と前記導通孔の内壁を無電解銅メッキする（図９（ｆ）参照）。前記無電解銅メッキされる銅の厚さは０．３〜０．５μｍであることが好ましい。
その後、電解金メッキされる上部面のみ露出されるように前記ベース基板に第２ドライフィルムを塗布、露光及び現像する（図１０（ｇ）参照）。
次に、前記第２ドライフィルムで覆われていない無電解銅箔をフラッシュエッチングで除去する（図１０（ｈ）参照）。
【００４５】
さらに、前記ベース基板の表面にメッキされた無電解銅箔をメッキリード線として用いてワイヤボンディングパッドに電解金メッキする（図１０（ｉ）参照）。ここで、前記電解金メッキされる金の厚さは０．５〜１．５μｍであることが好ましい。
【００４６】
前記電解金メッキの後、前記第２ドライフィルムを剥離液によって除去し（図１０（ｊ）参照）、前記ベース基板の表面に無電解メッキされた銅箔をフラッシュエッチングで除去する（図１０（ｋ）参照）。
最後に、ソルダーレジストを所定の部位に塗布し、これを露光、現像及び乾燥させ（図１０（ｌ）参照）、前記ソルダーボールパッドの表面にＯＳＰ薬品を塗布して前記ソルダーボールパッドを表面処理する（図１０（ｍ）参照）。
【００４７】
前述した第１実施例では、ワイヤボンディングパッドは電解金メッキし、ソルダーボールパッドはＯＳＰ表面処理した。第２実施例では、ワイヤボンディングパッドは電解金メッキし、ソルダーボールパッドは薄く無電解金メッキ処理した。また、参考例では、ベース基板表面にメッキされた無電解銅箔をメッキリード線として用いてワイヤボンディングパッドには電解金メッキを施し、ソルダーボールパッドにはＯＳＰ表面処理を施した。すなわち、前記第１及び第２実施例、並びに参考例は全てメッキリード線のない状態でソルダーボールパッドをメッキした。
【００４８】
一方、図１１は本発明に係るメッキリード線の在る場合と無い場合のパッケージ基板が表面処理された断面を比較した図である。本発明に係るメッキリード線のない場合に、ボンドフィンガーは図面符号６３のようである。ここで、図面符号６２はＮｉ／Ａｕメッキ層、６４は従来の金メッキ層、６５は本発明によってＯＳＰ表面処理されたものをそれぞれ示す。
【００４９】
図１２は、本発明に係るパッケージ基板の性能を比較して示す図である。図１２に示すように、本発明によってリード線のないＯＳＰボールパッドを使用する場合とリード線のない無電解金メッキされたボールパッドを使用する場合は、従来のリード線のある場合と比較すると、電気的性能と線密集度の面において優れ、信頼性が良好であることが分る。
【００５０】
図１３（ａ）及び図１３（ｂ）は従来の技術及び本発明に係る回路の密集度を例示する図である。図１３（ａ）に示すように、パッケージ基板７１上に形成されたソルダーボールパッド７２ａは、それぞれのソルダーボールパッド中心間のボールパッドピッチがＡで表示される。この際、図面符号７３はメッキリード線を示す。また、図１３（ｂ）に示すように、本発明に係るパッケージ基板７１上に形成されたソルダーボールパッド７２ｂは、それぞれのソルダーボールパッド中心間のボードパッドピッチがＢで表示されるが、前記ボールパッドピッチＡに比べて約０．１〜０．１５ｍｍ減っている。すなわち、図１３（ａ）のメッキリード線７３が除去されたため、同じ面積のパッケージ基板上により多くのソルダーボールパッドを形成することができ、回路密集度が向上したことが分る。
【００５１】
結局、本発明は、ＢＧＡ及びＣＳＰなどのパッケージ基板の電解金メッキの際に、メッキリード線なしで金メッキして信号ノイズの発生を防止することにより、パッケージ基板の電気的特性を向上させることができる。
また、本発明は、メッキリード線の不要による回路設計の自由度が向上し、ボールパッドピッチを従来の技術に係るボールパッドピッチに比べて約０．１〜０．１５ｍｍ減らすことができるので、高密集回路製品を製作することができる。
【００５２】
本発明は、特定の実施例によって説明したが、特許請求の範囲に設けられる本発明の精神または分野から逸脱しない限度内で本発明が様々に改造及び変化できることを当業者が容易に理解しえることは言うまでもない。
【００５３】
【発明の効果】
本発明によれば、電解金メッキ用リード線の残留による信号ノイズの発生を防止することにより、パッケージ基板の電気的特性を向上させることができる。
また、本発明によれば、メッキリード線の不要による回路設計の自由度（柔軟性）が向上し、高密集回路製品の製作に有利である。
さらに、本発明によれば、ソルダーボールパッドの表面処理をワイヤボンディングパッドとは異にして、ソルダーボールパッドとソルダーボール間の接合の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の技術に係るＢＧＡパッケージ基板を例示する断面図である。
【図２】従来の技術に係る、メッキリード線によってメッキされたパッケージ基板の平面図である。
【図３】それぞれ従来の技術に係る、メッキリード線によってメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図４】それぞれ従来の技術に係る、メッキリード線によってメッキされるパッケージ基板の他の製造工程を示す工程断面図である。
【図５】本発明に係る、メッキリード線なしでメッキされたパッケージ基板の平面図である。
【図６】それぞれ本発明の第１実施例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図７】それぞれ本発明の第１実施例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図８】それぞれ本発明の第２実施例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図９】それぞれ本発明の参考例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図１０】それぞれ本発明の参考例に係る、メッキリード線なしでメッキされるパッケージ基板の製造工程を示す工程断面図である。
【図１１】本発明に係る、メッキリード線の在る場合と無い場合のパッケージ基板を比較するための図である。
【図１２】本発明に係るパッケージ基板の性能を比較して示す図である。
【図１３】従来および本発明の技術に係る回路の密集度を対比する図である。
【符号の説明】
３１ ＣＣＬの絶縁材
３２ ＣＣＬの銅箔
３３ 導通孔
３４ 第１メッキ層
３５ 第１ドライフィルム
３７ 第２ドライフィルム
３８ 金メッキ層
３９ 第３ドライフィルム
４１ ソルダーレジスタ
４２ ソルダーボールパッド

Claims (10)

  1. ａ）絶縁材からなる基板の両面に銅箔が積層された銅積層板上に複数の導通孔が形成されているベース基板の全面を銅メッキする段階と、
    ｂ）前記銅メッキされた複数の導通孔の上部に第１ドライフィルムを積層し、これを現像する段階と、
    ｃ）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔及び前記銅メッキをエッチングによって除去して前記ベース基板の上部に回路をパターニングする段階と、
    ｄ）前記第１ドライフィルムを剥離し、電解金メッキされる上部面のみ露出されるように前記ベース基板に第２ドライフィルムを塗布、露光及び現像する段階と、
    ｅ）電解金メッキ端子を前記ベース基板の下部側の面であるソルダーボールパッド面の前記銅メッキに接地させ、前記導通孔を介して前記ｄ）の段階において露出させたワイヤボンディングパッドに電解金メッキを施す段階と、
    ｆ）前記第２ドライフィルムを剥離液によって除去する段階と、
    ｇ）前記ソルダーボールパッド面に回路を形成するために第３ドライフィルムを塗布、露光及び現像する段階と、
    ｈ）前記第３ドライフィルムを積層し、前記露出された銅箔をエッチング液によって除去して回路を形成する段階と、
    ｉ）前記第３ドライフィルムを剥離液によって除去する段階と、
    ｊ）ソルダーレジストを所定の部位に塗布し、これを露光、現像及び乾燥させてソルダーボールパッドを形成する段階と、
    ｋ）前記ソルダーボールパッドの表面にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）薬品を塗布し、前記ソルダーボールパッドを表面処理する段階とを含んでなるメッキリード線なしでメッキされるパッケージ基板の製造方法。
  2. 前記第１及び第３ドライフィルムがエッチングレジストとして使用されることを特徴とする請求項１記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  3. 前記第２ドライフィルムが電解金メッキレジストとして使用されることを特徴とする請求項１記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  4. 前記電解金メッキされる厚さが０．５〜１．５μｍであることを特徴とする請求項１記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  5. ａ）絶縁材からなる基板の両面に銅箔が積層された銅積層板上に複数の導通孔が形成されているベース基板の全面を銅メッキする段階と、
    ｂ）前記銅メッキされた複数の導通孔の上部に第１ドライフィルムを積層し、これを現像する段階と、
    ｃ）前記第１ドライフィルムが積層された部分以外の部分の前記銅箔及び前記銅メッキをエッチングによって除去し、前記ベース基板の上部に回路を形成する段階と、
    ｄ）前記第１ドライフィルムを剥離し、電解金メッキされる上部面のみ露出されるように前記ベース基板に第２ドライフィルムを塗布、露光及び現像する段階と、
    ｅ）電解金メッキ端子を前記ベース基板の下部側の面であるソルダーボールパッド面の前記銅メッキに接地させ、前記導通孔を介して前記ｄ）の段階において露出させたワイヤボンディングパッドに電解金メッキを施す段階と、
    ｆ）前記電解金メッキの後、前記第２ドライフィルムを剥離液によって除去する段階と、
    ｇ）前記ソルダーボールパッド面に回路を形成するために第３ドライフィルムを塗布、露光及び現像する段階と、
    ｈ）前記第３ドライフィルムが積層された部分以外の露出された銅箔をエッチング液によって除去して回路を形成する段階と、
    ｉ）前記第３ドライフィルムを剥離液によって除去する段階と、
    ｊ）ソルダーレジストを所定の部位に塗布し、これを露光、現像及び乾燥させる段階と、
    ｋ）無電解金メッキされるソルダーボールパッド部位のみ露出されるように前記ベース基板に第４ドライフィルムを塗布、露光及び現像する段階と、
    １）前記ソルダーボールパッドを無電解金メッキする段階と、
    ｍ）前記無電解金メッキの後、第４ドライフィルムを剥離液によって除去する段階とを含んでなるメッキリード線なしでメッキされるパッケージ基板の製造方法。
  6. 前記第１及び第３ドライフィルムがエッチングレジストとして使用されたことを特徴とする請求項５記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  7. 前記第２ドライフィルムが電解金メッキレジストとして使用されることを特徴とする請求項５記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  8. 前記第４ドライフィルムが無電解金メッキレジストとして使用されることを特徴とする請求項５記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  9. 前記電解金メッキされる厚さが０．５〜１．５μｍであることを特徴とする請求項５記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
  10. 前記無電解金メッキされる厚さが０．０３〜０．２５μｍであることを特徴とする請求項５記載のメッキリード線なしでメッキされるパッケージ基板の製造方法。
JP2003157618A 2002-12-30 2003-06-03 メッキリード線を使用しないパッケージ基板の製造方法 Expired - Fee Related JP3895303B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087414A KR100499006B1 (ko) 2002-12-30 2002-12-30 도금 인입선이 없는 패키지 기판의 제조 방법

Publications (2)

Publication Number Publication Date
JP2004214595A JP2004214595A (ja) 2004-07-29
JP3895303B2 true JP3895303B2 (ja) 2007-03-22

Family

ID=32768491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003157618A Expired - Fee Related JP3895303B2 (ja) 2002-12-30 2003-06-03 メッキリード線を使用しないパッケージ基板の製造方法

Country Status (4)

Country Link
US (1) US6872590B2 (ja)
JP (1) JP3895303B2 (ja)
KR (1) KR100499006B1 (ja)
TW (1) TWI246753B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
KR100548612B1 (ko) * 2003-09-29 2006-01-31 삼성전기주식회사 도금 인입선이 없는 인쇄회로기판 및 그 제조 방법
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
KR100641851B1 (ko) 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
KR100651518B1 (ko) * 2004-12-02 2006-11-29 삼성전기주식회사 Ｏｓｐ를 이용한 ｂｇａ 기판의 제작방법
KR100601493B1 (ko) 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
JP4146864B2 (ja) 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100722635B1 (ko) 2005-09-27 2007-05-28 삼성전기주식회사 와이어 본딩 패드면과 볼패드면의 회로층이 다른 두께를갖는 반도체 패키지 기판 및 그 제조방법
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
KR100731819B1 (ko) * 2006-02-22 2007-06-22 (주)인터플렉스 다층 연성인쇄회로기판의 제조방법
KR100694668B1 (ko) * 2006-03-27 2007-03-14 삼성전기주식회사 도금 인입선 없는 패키지 기판 제조방법
KR100764164B1 (ko) * 2006-04-04 2007-10-09 엘지전자 주식회사 인쇄회로기판과 이를 사용한 패키지 및 이들의 제조방법
US7552534B2 (en) * 2006-05-11 2009-06-30 Eastman Kodak Company Method of manufacturing an integrated orifice plate and electroformed charge plate
KR100826360B1 (ko) * 2007-04-18 2008-05-02 삼성전기주식회사 반도체 패키지용 인쇄회로기판의 제조방법
JP2009295958A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
KR101006887B1 (ko) * 2008-09-18 2011-01-12 주식회사 코리아써키트 인쇄 회로 기판의 제조 방법
US7906377B2 (en) * 2008-12-24 2011-03-15 Via Technologies, Inc. Fabrication method of circuit board
KR101070098B1 (ko) * 2009-09-15 2011-10-04 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR101114260B1 (ko) * 2009-11-25 2012-02-27 주식회사 심텍 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법
TWI425681B (zh) * 2010-11-15 2014-02-01 Advanced Optoelectronic Tech 發光二極體製造方法
US8114712B1 (en) * 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
CN104470234A (zh) * 2014-11-28 2015-03-25 广东依顿电子科技股份有限公司 一种阶梯镀铜的pcb生产方法
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
CN109561602B (zh) * 2017-09-27 2020-08-21 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
US10375826B2 (en) * 2017-12-29 2019-08-06 China Petroleum & Chemical Corporation High temperature drilling electronics
CN110719698A (zh) * 2019-11-28 2020-01-21 苏州晶鼎鑫光电科技有限公司 一种用于5g光模块中基于覆铜板上制作预制金锡的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606787A (en) 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001291802A (ja) * 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法

Also Published As

Publication number Publication date
US20040150080A1 (en) 2004-08-05
TW200411869A (en) 2004-07-01
KR100499006B1 (ko) 2005-07-01
TWI246753B (en) 2006-01-01
US6872590B2 (en) 2005-03-29
KR20040061257A (ko) 2004-07-07
JP2004214595A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7226807B2 (en) Method of production of circuit board utilizing electroplating
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
JP3577421B2 (ja) 半導体装置用パッケージ
KR20060132247A (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
TWI393229B (zh) 封裝基板的製作方法及其結構
JP2007324568A (ja) パッケージ基板の製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR100545071B1 (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
US6649506B2 (en) Method of fabricating vias in solder pads of a ball grid array (BGA) substrate
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
JPH08316360A (ja) Ｉｃ実装構造
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR20010005136A (ko) 패키지 기판 제조방법
JP2001185650A (ja) リードフレーム
JP2000349206A (ja) 配線部材とその製造方法、及び半導体装置
JP2006210769A (ja) 半導体素子搭載用基板の製造方法及び半導体素子搭載用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees