KR100641851B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100641851B1
KR100641851B1 KR1020040085483A KR20040085483A KR100641851B1 KR 100641851 B1 KR100641851 B1 KR 100641851B1 KR 1020040085483 A KR1020040085483 A KR 1020040085483A KR 20040085483 A KR20040085483 A KR 20040085483A KR 100641851 B1 KR100641851 B1 KR 100641851B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
pattern
forming
resistant film
Prior art date
Application number
KR1020040085483A
Other languages
English (en)
Other versions
KR20060036310A (ko
Inventor
이성규
이광태
남상혁
윤성호
명복식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040085483A priority Critical patent/KR100641851B1/ko
Publication of KR20060036310A publication Critical patent/KR20060036310A/ko
Application granted granted Critical
Publication of KR100641851B1 publication Critical patent/KR100641851B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 절연층(31)의 표면에 패턴(33,35,37)을 형성하는 제1단계와, 상기 패턴(33,35)중 일부를 마스킹하고 나머지 패턴(37)의 표면에 도금층(43)을 형성하여 단자부(44)를 형성하는 제2단계와, 상기 단자부(44)를 내열성필름(45)으로 마스킹하고 남은 패턴(35)에 도금층(47)을 형성하는 제3단계와, 상기 단자부(44)를 내열성필름(45)으로 마스킹한 상태로 이후의 공정을 수행하는 제4단계를 포함하여 구성된다. 상기 내열성필름(45)은 PET원단에 점착층이 형성되어 구성되는 것으로, 상기 내열성필름의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도이다. 상기 내열성필름(45)은 외부로 노출되는 단자부에 제조공정중 발생되는 손상을 방지하는 보호필름으로 사용됨과 동시에 패턴의 도금시 도금레지스트로도 사용된다. 이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 제조공정중에 완성된 단자부의 손상이 최소화되고, 인쇄회로기판의 생산성이 보다 높아지며, 인쇄회로기판의 제조수율이 높아지는 이점이 있다.
인쇄회로기판, 도금, 내열성 필름, 투명

Description

인쇄회로기판의 제조방법{Making method of printed circuit board}
도 1은 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 공정도.
도 2는 종래 기술에 의한 인쇄회로기판의 제조방법의 순서도.
도 3은 종래 기술의 문제점을 보여주는 단면도.
도 4는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예의 공정을 순차적으로 보인 공정도.
도 5는 본 발명 실시예의 제조방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
31: 절연층 33: 회로패턴
35: 본딩패턴 37: 단자패턴
39: 포토솔더레지스트 41: 드라이필름
43: 금도금층 44: 단자부
45: 내열성필름 47: 금도금층
48: 본딩부 49: 칩
50: 와이어
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 회로패턴, 단자패턴 및 본딩패턴 등이 구비되고 부분 금도금이 수행되는 인쇄회로기판의 제조방법에 관한 것이다.
최근 휴대용 디지털 오디오 재생장치, 디지털 카메라, 디지털 캠코더, 휴대폰, PDA등의 휴대용 디지털 기기에서 데이터의 저장 및 다른 장치로의 데이터 이동을 위해 스마트카드의 사용이 일반화되어 있다. 현재 이러한 스마트카드의 종류에는 멀티미디어 카드(Multimedia card), 컴팩트 플래시 카드(Compact flash card), 스마트 미디어 카드(Smart media card), 시큐어 디지털 카드(Secure digital card), XD 픽쳐카드(XD picture card)등이 사용되고 있다. 상기 스마트카드는 기기와의 연결을 위한 단자부가 노출된 상태로 구비되고, 상기 스마트카드를 구성하는 인쇄회로기판에 저장소재인 반도체 메모리를 실장한 후 밀봉하고, 인쇄회로기판 일측에 구비되는 상기 단자부가 기기와의 연결을 수행한다.
인쇄회로기판은 절연층상에 금속패턴이 형성되어 구성되는 것으로, 하나의 절연층에 금속패턴이 형성되는 것과 여러 층으로 적층된 절연층에 금속패턴이 형성되어 구성되는 것 등, 그 용도에 따라 다양한 것이 있다.
그리고, 예를 들어, 다른 장치와의 전기적 접촉을 위한 단자부가 상대적으로 넓게 노출되어 형성되는 인쇄회로기판도 있는데, 상기 단자부는 단자패턴의 표면에는 금도금층이 형성되어 만들어진다. 도 1과 도 2에는 이와 같이 외부기기와의 전 기적 연결을 위한 단자부가 넓게 노출되어 형성되는 인쇄회로기판을 제조하는 공정이 순차적으로 도시되어 있다.
이에 따르면, 먼저, 절연층(1)의 양면에 금속층이 구비된 동장적층판에서 금속층을 선택적으로 제거하여, 도 1a에 도시된 바와 같이, 회로패턴(3), 본딩패턴(5) 및 단자패턴(7)이 형성된다.(S10) 상기 회로패턴(3)은 회로를 형성하는 것으로 본딩패턴(5)이나 단자패턴(7)과의 전기적 연결도 수행한다. 본딩패턴(5)은 인쇄회로기판상에 실장되는 소자와의 전기적 연결을 위한 부분이고, 단자패턴(7)은 인쇄회로기판과 외부기기와의 전기적 연결을 위한 것이다.
다음으로, 도면상 절연층(1)의 상면에 형성된 회로패턴(3)을 덮도록 포토솔더레지스트(9)를 도포한다. 이때, 도 1b에 도시된 바와 같이, 본딩패턴(5)과 단자패턴(7)은 노출시킨다.(S11)
상기 회로패턴(3)을 포토솔더레지스트(9)로 덮은 후에는 상기 절연층(1)의 상면, 즉 상기 본딩패턴(5)과 포토솔더레지스트(9)가 덮어진 부분을 드라이필름(11)으로 마스킹한다.(S12)
상기와 같은 상태에서 상기 단자패턴(7)의 표면에 금도금층(13)을 형성한다. 상기 금도금층(13)은 도금공정을 통해 형성된다. 상기 금도금층(13)은 이후에 설명할 상기 본딩패턴(5)상에 형성되는 금도금층보다 상대적으로 경도가 높게 형성되는데, 이를 하드(hard) 금도금층이라 한다. 이때 회로패턴(3)과 본딩패턴(5)이 형성된 절연층(1)의 상면은 상기 드라이필름(11)으로 마스킹되어 있어 금도금이 이루어지지 않는다. 이와 같이 단자패턴(7)에 금도금층(13)을 형성함에 의해 외부기기와 의 전기적 접촉을 위한 단자부(14)가 형성된다.(S13) 이와 같은 상태가 도 1c에 도시되어 있다.
상기 금도금층(13)의 형성시에 절연층(1)의 상면 쪽을 마스킹한 드라이필름(11)을 금도금층(13)의 형성후에 제거하고, 이번에는 별도의 드라이필름(15)으로 상기 단자부(14)의 금도금층(13)을 마스킹한다.(S14)(도 1d)
상기 단자부(14)를 드라이필름(15)이 마스킹한 상태에서, 상기 본딩패턴(5)상에 금도금층(17)을 형성한다. 이때 상기 회로패턴(3)에는 포토솔더레지스트(9)가 도포되어 있고, 상기 절연층(1)의 하면에는 드라이필름(15)이 마스킹되어 있으므로 상기 본딩패턴(5)에만 금도금층(17)이 형성된다. 이와 같이 본딩패턴(5)에 금도금층(17)이 형성되면 본딩부(18)가 완성된다.(S15) 상기 본딩부(18)는 인쇄회로기판에 실장되는 메모리소자와의 전기적 연결을 위한 부분이다.(도 1e 참고) 상기 금도금층(17)은 이후에 와이어등으로 상기 메모리소자와 연결되므로 상기 금도금층(13)보다 상대적으로 경도가 낮은 소프트(soft) 금도금층이다.
다음으로 상기 절연층(1)의 하면의 상기 드라이필름(15)을 제거하고(S16), 도 1f에 도시된 바와 같이, 일점쇄선으로 표시한 바와 같이 회로기판을 하나의 제품을 위한 크기로 잘라내거나 메모리소자의 탑재를 위한 패키징 공정에서 필요한 회로기판의 크기로 잘라내는 라우팅작업을 수행한다.(S17) 즉, 전체 회로기판에는 하나의 제품에 필요한 단위 인쇄회로기판이 다수개 형성되어 있다.
라우팅작업 후에는 이물질 등의 제거를 위한 세정작업을 실시한다.(S18) 상기 세정작업이 마쳐진 후에는 라우팅작업에 의해 소정의 크기로 잘라진 단위 인쇄 회로기판을 간지(도시되지 않음)를 삽입하여 여러층으로 적층한다.(S19) 상기 간지는 적층된 단위 인쇄회로기판이 서로 직접 접촉되는 것을 방지한다. 참고로 상기 간지는 먼지가 발생하지 않는 종이를 사용한다.
다음으로는 각각의 단위 인쇄회로기판이 제대로 만들어 졌는지를 검사하는 작업이 수행된다.(S20) 상기 검사를 통해 제대로 만들어진 단위 인쇄회로기판만을 사용하여 나머지는 불량 처리한다. 검사를 끝낸 후에는 간지를 제거한다.(S21)
검사 후에는 최종수세(S22)를 실시한다. 최종적으로 수세된 단위 인쇄회로기판은 간지를 삽입한 상태로 적층된다.(S23) 이와 같이 적층된 단위 인쇄회로기판은 경화공정을 거친다. 경화공정은 N2가스를 사용하여 125℃ 정도에서 소정시간 동안 이루어진다. 이는 인쇄회로기판에 함유된 습기를 제거하는 것으로, 완전히 경화됨에 의해 인쇄회로기판이 주변 환경에 노출되더라도 반응성이 없도록 하기 위함이다.(S24)
상기와 같이 경화공정을 거친 후에는 이후의 공정에서 인쇄회로기판의 단자부(14)에 스크래치 등의 손상이 발생하지 않도록 간지를 삽입한다. 즉, 여러장의 인쇄회로기판을 적층하여 취급할 때, 그 사이사이에 간지를 삽입하는 것이다.(S25)
경화공정을 거친 단위 인쇄회로기판에는, 도 1g에 도시된 바와 같이, 칩(19)이 실장된다. 상기 칩(19)은 상기 본딩부(18)와 금와이어(20)에 의해 전기적으로 연결된다. 상기 금와이어(20)는 일단부가 상기 본딩부(18)에 부착되고, 타단부가 상기 칩(19)에 부착되어 이들 사이의 전기적 연결을 수행한다.(S26)
한편, 상기 단자부(14)는 실제 제품의 사용시에 외부로 노출되므로 출하시에는 별도의 보호필름을 부착하여 운송과정에서 손상되는 것을 방지한다.(S27)
그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
종래의 인쇄회로기판 제조방법에서는 다수회에 걸쳐 간지를 사용하는데, 이는 이미 형성된 단자부(14)에, 도 3에 점선원으로 표시된 영역에 도시된 바와 같은 스크래치가 발생하는 것을 방지하기 위함이다. 상기 스크래치는 라우팅시에 발생된 절연층, 동박 등의 가루가 완전히 제거되지 않은 상태에서 검사, 수세등의 공정시에 단자부(14)의 표면을 긁어 발생하거나 적층 및 공정 이동중에 단자부(14)가 긁혀 발생한다. 또한 긁힘이 심할 경우 단자패턴(7)이 단락되는 현상이 발생되어 치명적인 손상이 발생할 수도 있다.
한편, 종래 기술에 의한 인쇄회로기판의 제조방법에서는, 인쇄회로기판을 제조하는 과정에서 여러번에 걸쳐 간지를 삽입하고 제거하는 과정을 거쳐야 한다. 하지만, 상기 간지의 삽입과 제거는 수동으로 이루어지므로, 인쇄회로기판의 생산성이 저하되고 간지에 의해 단자부(14)의 표면에 스크래치가 발생하는 문제점도 있다.
그리고, 상기 간지는 경화과정에서 열에 의해 변형된다. 이와 같은 간지의 변형은 그 상하에 적층되어 있는 인쇄회로기판을 변형시킨다. 즉, 상기 인쇄회로기판이 휘게 되는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 제조공정중에 이미 완성된 부분을 보다 효과적으로 보호하는 것이다.
본 발명의 다른 목적은 인쇄회로기판의 제조공정중에 이미 완성된 부분을 한번의 조치로 인쇄회로기판의 제조가 끝날 때까지 보호할 수 있도록 하는 것이다.
본 발명의 또 다른 목적은 경화공정시에 열에 의한 휨이 발생하지 않는 인쇄회로기판의 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연층의 표면에 패턴을 형성하는 제1단계와, 상기 패턴중 일부의 표면에 도금층을 형성하여 단자부를 형성하는 제2단계와, 상기 단자부를 내열성필름으로 마스킹하고 남은 패턴중 일부의 표면에 도금층을 형성하는 제3단계를 포함하여 구성되고, 상기 단자부를 내열성 필름으로 마스킹한 상태로 이후의 공정을 수행한다.
상기 단자부를 내열성필름으로 마스킹한 상태에서 진행되는 단계는, 각각의 인쇄회로기판으로 절단하는 라우팅단계 혹은, 인쇄회로기판의 습기를 제거하도록 소정의 온도 분위기에서 경화를 수행하는 경화단계 혹은, 각각의 단위 인쇄회로기판에 칩을 실장하는 단계중의 어느 하나 이상의 단계이다.
상기 내열성필름은 PET원단에 점착층이 형성되어 구성된다.
상기 내열성필름의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도이다.
상기 제2단계에서 일부의 패턴의 마스킹을 위해 사용된 것은 상기 내열성필 름의 부착후에 제거된다.
상기 내열성필름은 칩이 실장된 인쇄회로기판이 패키징되기 전에 제거된다.
삭제
본 발명의 다른 특징에 따르면, 본 발명은 외부로 노출되는 패턴을 갖는 인쇄회로기판의 제조방법에 있어서, 절연층의 상면에 회로패턴과 본딩패턴을 형성하는 제1단계와, 상기 절연층의 하면에 상기 회로패턴 또는 본딩패턴과 전기적으로 연결된 단자패턴을 형성하는 제2단계와, 상기 단자패턴에 도금층을 형성하여 외부로 노출되며 외부기기와 접촉되어 전기적으로 연결되는 단자부를 형성하는 제3단계와, 상기 단자부를 보호필름으로 마스킹하는 제4단계를 포함하여 구성되고, 상기 단자부를 보호필름으로 마스킹한 상태로 이후의 공정을 수행한다.
상기 제5단계 이후에 진행되는 단계는, 상기 보호필름을 도금레지스트로 하여 상기 본딩패턴에 도금층을 형성하여 본딩부를 형성하는 단계 혹은, 소정의 크기로 인쇄회로기판으로 절단하는 라우팅단계 혹은, 인쇄회로기판을 검사하거나 수세하는 단계 혹은, 인쇄회로기판의 습기를 제거하도록 소정의 온도분위기에서 경화를 수행하는 경화단계 혹은, 인쇄회로기판에 칩을 실장하는 단계중의 어느 하나 이상의 단계이다.
상기 보호필름은 PET원단에 점착층이 형성되어 구성되는 것으로, 상기 보호 필름의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도이다.
상기 보호필름은 인쇄회로기판의 습기를 제거하도록 경화를 수행하는 경화단계의 온도보다 높은 내열온도를 갖는다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 제조공정중에 완성된 단자부의 손상이 최소화되고, 인쇄회로기판의 생산성이 보다 높아지며, 인쇄회로기판의 제조수율이 높아지는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 4에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예가 순차적으로 도시되어 있고, 도 5에는 본 발명 실시예의 제조방법의 순서도가 도시되어 있다.
이들 도면에 도시된 바에 따르면, 절연층(31)의 양면에 금속층이 구비된 동장적층판에서 금속층을 선택적으로 제거하여, 도 4a에 도시된 바와 같이, 상기 절연층(31)의 상면에 회로패턴(33), 본딩패턴(35)을 형성하고, 상기 절연층(31)의 하면에 단자패턴(37)을 형성한다.(S110) 상기 회로패턴(33)은 회로를 형성하는 것으로 본딩패턴(35)이나 단자패턴(37)과의 전기적 연결도 수행한다. 본딩패턴(35)은 인쇄회로기판상에 실장되는 메모리소자와의 전기적 연결을 위한 부분이고, 단자패턴(37)은 인쇄회로기판과 외부기기와의 전기적 연결을 위한 것이다.
본 실시예에서는 하나의 절연층(31)의 표면에 패턴(33,35,37)이 형성된 것이 도시되어 있으나, 다수개의 절연층(31)에 패턴(33,35,37)이 형성된 다층 인쇄회로기판에도 본 발명이 적용될 수 있다.
다음으로, 회로패턴(33)을 덮도록 포토솔더레지스트(PSR)(39)를 도포한다. 이때, 도 4b에 도시된 바와 같이, 본딩패턴(35)과 단자패턴(37)은 노출시킨다.(S111) 상기 회로패턴(33)을 포토솔더레지스트(39)로 덮은 후에는 상기 본딩패턴(35)과 포토솔더레지스트(39)가 형성된 절연층(31)의 상면 부분을 드라이필름(41)으로 마스킹한다.(S112) 보다 정확하게는 상기 드라이필름(41)으로 상기 단자패턴(37)을 제외한 부분을 마스킹하는 것이다.
이와 같은 상태에서 상기 단자패턴(37)의 표면에 금도금층(43)을 형성한다. 상기 금도금층(43)은 도금공정을 통해 형성된다. 이때 회로패턴(33)과 본딩패턴(35)이 형성된 절연층(31)의 상면은 상기 드라이필름(41)으로 마스킹되어 있어 금도금층이 형성되지 않는다. 상기 금도금층(43)은 상대적으로 경도가 높게 형성되는데, 이를 하드(hard) 금도금층이라 한다. 상기 하드 금도금층은 금(Au)의 순도가 99.7%정도이고 미량의 코발트(Co)가 공석되어 표면경도가 높아지도록 한다. 대체로 경도가 160~210Hv수준이다. 이와 같이 단자패턴(37)에 금도금층(43)을 형성함에 의해 외부기기와의 전기적 접촉을 위한 단자부(44)가 형성된다.(S113)
상기 금도금층(43)의 형성시에 본딩패턴(35) 쪽을 마스킹한 드라이필름(41)을 금도금층(43)의 형성후에 제거한다.(S114) 그리고, 상기 단자부(44)의 표면에는, 도 4d에 도시된 바와 같이, 보호필름인 내열성필름(45)이 부착된다. 즉, 상기 단자부(44)를 내열성필름(45)이 마스킹한다.(S115) 물론 상기 내열성필름(45)을 먼 저 금도금층(43)에 부착한 후에, 상기 본딩패턴(35)쪽을 마스킹하던 드라이필름(41)을 제거할 수도 있다.
여기서, 보호필름인 상기 내열성필름(45)에 대해 살펴본다. 상기 내열성필름(45)은 PET원단을 사용하며 점착층은 실리콘이나 아크릴 계열을 사용한다. 내열성필름(45)의 내열온도는 190℃정도이다. 상기 내열성필름(45)은 일단 드라이필름 라미네이터(Laminator)를 사용하여 상기 단자부(44)에 부착한다.
상기 내열성필름(45)의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도이다. 이와 같은 내열성필름(45)은 상기 금도금층(43)의 표면을 덮어 아래의 도금공정에서 단자부(44)를 통해 전류는 흐르도록 유지시키면서 전해도금액이 닿는 것은 차단하는 역할을 한다. 또한 아래의 경화공정에서는 내열성이 있는 PET원단이 점착제로 부착되었으므로 단자부(44)에 완전히 밀착된 상태에서 경화공정을 거치므로 열에 의해 휘는 현상이 발생하지 않는다. 또한 공정간의 이동시나 검사, 수세등의 공정에서 상기 금도금층(43)이 외부에 노출되어 스크래치 등이 발생하는 것을 방지하고, 라우팅 공정등에서 발생되는 외부 이물이 상기 금도금층(43)에 부착되는 것을 방지한다.
상기 단자부(44)를 내열성필름(45)으로 마스킹한 상태에서, 상기 본딩패턴(35)상에 금도금층(47)을 형성한다. 이때, 상기 회로패턴(33)에는 포토솔더레지스트(39)가 도포되어 있고, 상기 절연층(31)의 하면에는 내열성필름(45)이 마스킹되어 있으므로 상기 본딩패턴(35)에만 금도금층(37)이 형성된다. 상기와 같은 내열성필름(45)이 단자부(44)에 부착된 상태에서 본딩패턴(35)에 금도금층(37)을 형성한 상태가 도 4e에 도시되어 있다.(S116) 이와 같이 본딩패턴(35)에 금도금층(47)이 형성되면 본딩부(48)가 완성된다.(S15) 상기 본딩부(18)는 인쇄회로기판에 실장되는 메모리소자와의 전기적 연결을 위한 부분이다.(도 1e 참고) 상기 금도금층(17)은 상대적으로 경도가 낮은 소프트(soft) 금도금층이다.
다음으로 도 4f에 일점쇄선으로 표시한 바와 같이, 회로기판을 하나의 제품을 위한 크기로 잘라내거나 메모리소자의 탑재를 위한 패키징공정에서 필요한 회로기판의 크기로 잘라내는 라우팅작업을 수행한다.(S117) 즉, 전체 회로기판에는 하나의 제품에 필요한 단위 인쇄회로기판이 다수개 형성되어 있다.
라우팅작업 후에는 이물질 등의 제거를 위한 세정작업을 실시하고, 인쇄회로기판이 제대로 만들어졌는지를 검사한다.(S118) 이와 같은 과정에서 상기 내열성필름(45)은 라우팅공정에서 발생되는 이물과 검사공정에서 취급시에 발생되는 스크래치가 단자부(44)에서 발생되는 것을 방지하여, 상기 단자부(44)가 손상되는 것을 방지한다. 인쇄회로기판의 검사가 마쳐지면, 다시 한번 수세작업을 한다.(S119)
상기 세정작업이 마쳐진 후에는 경화공정을 수행한다. 경화공정은 N2가스를 사용하여 125℃ 정도에서 소정시간 동안 이루어진다. 이는 인쇄회로기판에 함유된 습기를 제거하는 것으로, 완전히 경화됨에 의해 인쇄회로기판이 주변 환경에 노출되더라도 반응성이 없도록 하기 위함이다.(S120) 상기 경화공정은 다수개의 인쇄회로기판을, 도 4g에 도시된 바와 같이 적층한 상태에서 수행할 수도 있다. 참고로 상기 경화공정의 온도는 125℃이고, 내열성필름(45)의 내열온도는 190℃정도 이므 로 상기 내열성필름(45)은 경화공정에서 열에 의해 변형되지 않는다.
경화공정을 거친 단위 인쇄회로기판은 패키징공정으로 이동하여, 도 4h에 도시된 바와 같이, 메모리소자인 반도체칩(49)이 실장된다. 이때 상기 인쇄회로기판은 적층된 상태로 이동되면 상기 내열성필름(45)이 상기 단자부(44)를 보호하고 있음에 따라 적층된 인쇄회로기판은 직접 접촉되는 것이 방지되어 마찰에 의한 스크래치 발생이 방지된다. 또한 취급시에 상기 단자부(44)가 외부로 노출되는 것이 방지된다.
상기 칩(49)은 상기 본딩부(48)와 금와이어(50)에 의해 전기적으로 연결된다. 상기 금와이어(50)는 일단부가 상기 본딩부(48)에 부착되고, 타단부가 상기 칩(49)에 부착되어 이들 사이의 전기적 연결을 수행한다.(S121)
다음으로, 상기 내열성필름(45)을 제거한다.(S122) 물론 상기 내열성필름(45)은 칩(49)이 실장된 인쇄회로기판을 패키징하는 공정 바로 전에 제거하는 것이 가장 바람직하다.
그러나, 상기 내열성필름(45)을 칩(49)이 실장된 후에 제거하거나, 칩(49)이 실장된 후 칩(49)을 플라스틱재료로 덮는 몰딩공정 전후에 제거하는 등 필요한 공정에서 제거하는 것도 가능하다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 효과를 얻을 수 있다.
본 발명에서는 일단 완성된 단자부에 다른 공정에서 도금층이 형성되는 것을 방지하기 위해 내열성필름을 사용하였고, 이를 제품의 완성시까지 계속하여 사용하면서 단자부가 손상되는 것을 방지하고 있다.
따라서, 한번 부착된 내열성필름을 계속적으로 이용할 수 있어 인쇄회로기판의 제조에 사용되는 시간을 최소화할 수 있고 인쇄회로기판의 제조원가를 낮출 수 있다.
그리고, 내열성필름에 의해 인쇄회로기판 제조공정중에 이미 완성된 단자부를 보다 효과적으로 보호하여 제조공정중에 단자부가 훼손되는 것을 방지하여 인쇄회로기판의 제조수율이 높아지는 효과도 있다.
또한, 본 발명에서 단자부를 보호하기 위한 내열성필름이 그 점착층에 의해 인쇄회로기판의 단자부에 확실하게 밀착되어 있고 그 자체의 특성 때문에 경화공정에서 내열성필름이 열에 의해 휘지 않게 되어 인쇄회로기판이 경화공정에서 손상되는 것을 방지할 수 있게 되는 효과도 있다.

Claims (11)

  1. 절연층의 표면에 패턴을 형성하는 제1단계와,
    상기 패턴중 일부의 표면에 도금층을 형성하여 단자부를 형성하는 제2단계와,
    상기 단자부를 내열성필름으로 마스킹하고 남은 패턴중 일부의 표면에 도금층을 형성하는 제3단계를 포함하여 구성되고,
    상기 단자부를 내열성 필름으로 마스킹한 상태로 이후의 공정을 수행하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 단자부를 내열성필름으로 마스킹한 상태에서 진행되는 단계는,
    각각의 인쇄회로기판으로 절단하는 라우팅단계 혹은,
    인쇄회로기판의 습기를 제거하도록 소정의 온도 분위기에서 경화를 수행하는 경화단계 혹은,
    각각의 단위 인쇄회로기판에 칩을 실장하는 단계중의 어느 하나 이상의 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 내열성필름은 PET원단에 점착층이 형성되어 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 3 항에 있어서, 상기 내열성필름의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도임을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 제2단계에서 일부의 패턴의 마스킹을 위해 사용된 것은 상기 내열성필름의 부착후에 제거됨을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서, 상기 내열성필름은 칩이 실장된 인쇄회로기판이 패키징되기 전에 제거됨을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 삭제
  8. 외부로 노출되는 패턴을 갖는 인쇄회로기판의 제조방법에 있어서,
    절연층의 상면에 회로패턴과 본딩패턴을 형성하는 제1단계와,
    상기 절연층의 하면에 상기 회로패턴 또는 본딩패턴과 전기적으로 연결된 단자패턴을 형성하는 제2단계와,
    상기 단자패턴에 도금층을 형성하여 외부로 노출되며 외부기기와 접촉되어 전기적으로 연결되는 단자부를 형성하는 제3단계와,
    상기 단자부를 보호필름으로 마스킹하는 제4단계를 포함하여 구성되고,
    상기 단자부를 보호필름으로 마스킹한 상태로 이후의 공정을 수행함을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 8 항에 있어서, 상기 제5단계 이후에 진행되는 공정은,
    상기 보호필름을 도금레지스트로 하여 상기 본딩패턴에 도금층을 형성하여 본딩부를 형성하는 단계 혹은,
    소정의 크기로 인쇄회로기판으로 절단하는 라우팅단계 혹은,
    인쇄회로기판을 검사하거나 수세하는 단계 혹은,
    인쇄회로기판의 습기를 제거하도록 소정의 온도분위기에서 경화를 수행하는 경화단계 혹은,
    인쇄회로기판에 칩을 실장하는 단계중의 어느 하나 이상의 단계인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제 8 항에 있어서, 상기 보호필름은 PET원단에 점착층이 형성되어 구성되는 것으로, 상기 보호필름의 두께는 PET원단이 25에서 50㎛이고 점착층이 20~25㎛로 대략 45에서 75㎛정도임을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 제 8 항에 있어서, 상기 보호필름은 인쇄회로기판의 습기를 제거하도록 경화를 수행하는 경화단계의 온도보다 높은 내열온도를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020040085483A 2004-10-25 2004-10-25 인쇄회로기판의 제조방법 KR100641851B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040085483A KR100641851B1 (ko) 2004-10-25 2004-10-25 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085483A KR100641851B1 (ko) 2004-10-25 2004-10-25 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20060036310A KR20060036310A (ko) 2006-04-28
KR100641851B1 true KR100641851B1 (ko) 2006-11-03

Family

ID=37144553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085483A KR100641851B1 (ko) 2004-10-25 2004-10-25 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100641851B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734234B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001048A (ko) * 2002-06-26 2004-01-07 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
KR20040024381A (ko) * 2002-09-14 2004-03-20 엘지전자 주식회사 인쇄회로기판의 도금방법
JP2004214595A (ja) 2002-12-30 2004-07-29 Samsung Electro Mech Co Ltd メッキリード線を使用しないパッケージ基板及びその製造方法
KR20040067774A (ko) * 2003-05-30 2004-07-30 엘지전자 주식회사 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001048A (ko) * 2002-06-26 2004-01-07 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
KR20040024381A (ko) * 2002-09-14 2004-03-20 엘지전자 주식회사 인쇄회로기판의 도금방법
JP2004214595A (ja) 2002-12-30 2004-07-29 Samsung Electro Mech Co Ltd メッキリード線を使用しないパッケージ基板及びその製造方法
KR20040067774A (ko) * 2003-05-30 2004-07-30 엘지전자 주식회사 인쇄회로기판의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040067774 *

Also Published As

Publication number Publication date
KR20060036310A (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
JP4150396B2 (ja) リジッドフレキシブル基板の製造方法
JP4306795B2 (ja) 配線基板、半導体パッケージ、電子機器及び配線基板の製造方法
JP5578704B2 (ja) 半導体素子搭載用基板及びその製造方法
US9629248B2 (en) Embedded printed circuit board
US9236364B2 (en) Package carrier and manufacturing method thereof
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
KR20010110436A (ko) 반도체 장치 및 그 제조 방법 및 전자 장치
KR100641851B1 (ko) 인쇄회로기판의 제조방법
JP4746847B2 (ja) 半導体装置の製造方法
US20070120240A1 (en) Circuit substrate and method of manufacture
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
KR101428086B1 (ko) 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법
KR20080024492A (ko) 오버 몰딩된 ic 패키지의 휨을 줄이는 방법
KR101204124B1 (ko) 보호필름 필링장치 및 필링방법
KR101992263B1 (ko) 반도체 패키지 재활용 방법 및 재활용 반도체 패키지
KR20050096656A (ko) 연성회로기판의 감광성커버레이의 성막방법
TWI786542B (zh) 無線通訊裝置
GB2429842A (en) Process for producing semiconductor device and semiconductor device
KR100981201B1 (ko) 메모리카드용 인쇄회로기판의 제조방법
KR20060027600A (ko) 캐리어를 사용하지 않는 박형 인쇄회로기판
JP2008207884A (ja) フィルムの剥離方法とそれに用いる剥離装置
KR100797668B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20160122439A (ko) 임베디드 인쇄회로기판
KR100473378B1 (ko) 자외선감응접착테이프가부착된테이프배선기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 14