KR20040001048A - 인쇄회로기판의 미세회로패턴 제조방법 - Google Patents

인쇄회로기판의 미세회로패턴 제조방법 Download PDF

Info

Publication number
KR20040001048A
KR20040001048A KR1020020036108A KR20020036108A KR20040001048A KR 20040001048 A KR20040001048 A KR 20040001048A KR 1020020036108 A KR1020020036108 A KR 1020020036108A KR 20020036108 A KR20020036108 A KR 20020036108A KR 20040001048 A KR20040001048 A KR 20040001048A
Authority
KR
South Korea
Prior art keywords
resin layer
plating layer
insulating material
circuit pattern
metal plating
Prior art date
Application number
KR1020020036108A
Other languages
English (en)
Other versions
KR100487812B1 (ko
Inventor
이성규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0036108A priority Critical patent/KR100487812B1/ko
Priority to US10/456,565 priority patent/US6849294B2/en
Publication of KR20040001048A publication Critical patent/KR20040001048A/ko
Application granted granted Critical
Publication of KR100487812B1 publication Critical patent/KR100487812B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Abstract

본 발명은 인쇄회로기판의 미세회로패턴 제조방법에 관한 것이다. 본 발명에서는 인쇄회로기판(50)을 제작함에 있어서, 절연재(30)의 표면에 미리 레진층(33)을 형성하고, 회로패턴(37), 연결패드(39) 및 통홀(31) 부분과 대응되는 상기 레진층(33)을 선택적으로 제거한 후, 금속도금층(35)을 도금으로 형성한다. 이때, 상기 금속도금층(35)은 레진층(33)의 표면과 레진층(33)이 제거되어 노출된 절연재(30)의 표면 전체에 형성된다. 상기 금속도금층(35)은 적어도 상기 레진층(33)의 표면이 드러날 정도까지 연마되어 제거된다. 이때, 상기 레진층(33)의 사이에 남게 되는 금속도금층(35)이 회로패턴(37), 연결패드(39) 등을 형성하게 된다. 따라서, 상기 회로패턴(37)과 연결패드(39)의 측면은 상기 레진층(33)에 의해 차폐된다. 그리고 연마작업에 의해 상기 레진층(33)과 회로패턴(37) 및 연결패드(39)의 표면이 일정한 평탄도를 가지도록 형성된다. 다음으로, 상기 회로패턴(37)과 레진층(33)의 표면에 솔더레지스트(38)를 도포하고, 상기 연결패드(39)에 금도금층(40)을 형성하면 인쇄회로기판이 완성된다.

Description

인쇄회로기판의 미세회로패턴 제조방법{PCB having a fine pitch circuit pattern making method}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 보다 미세한 회로패턴을 형성할 수 있는 인쇄회로기판의 미세회로패턴 제조방법에 관한 것이다.
도 1a에서 도 1j에는 종래 기술에 의한 인쇄회로기판의 제조방법이 도시되어 있다.
먼저 도 1a에 도시된 바와 같이, 중간에 절연재(11)가 구비되고 상하면이 동박(12,12')으로 덮혀진 모재(10)를 적당한 형상과 면적으로 재단한다. 도면에서는 도시의 편의를 위해 몇개의 통홀(through hole)(13)을 형성할 수 있을 정도의 크기로 재단한 것을 보이고 있다.
다음으로 상기 모재(10)에 통홀(13)을 천공하는 작업을 한다. 즉 도 1b에 도시된 바와 같이, 모재(10)를 상하로 관통하도록 드릴이나 레이저를 이용하여 통홀(13)을 천공한다. 이와 같은 통홀(13)은 회로설계에 따라 다양한 크기 및 개수로 형성된다.
상기와 같이 통홀(13)을 천공한 후에는 구리도금층(14)을 형성한다. 상기 구리도금층(14)은 상기 모재(10)의 상하면 뿐만 아니라 상기 통홀(13) 내부에도 형성된다. 따라서 상기 통홀(13)에 형성된 구리도금층(14)에 의해 상기 상하층의 동박(12,12')이 전기적으로 연결된다. 이와 같은 상태가 도 1c에 도시되어 있다.
그리고는 상기 모재(10)에 에칭레지스트(etching resist)(15)를 도포하여 아래에서 설명될 에칭공정에서 동박(12,12')이 제거되는 것을 방지한다. 즉 도 1d에 도시된 바와 같이, 에칭레지스트(15)를 모재(10)에 고르게 도포한다.
다음으로는 상기 에칭레지스트(15)에 노광하는 공정을 수행한다. 노광공정에서는 모재(10)의 표면에 노광마스크(16)를 적층한 후, 자외선을 조사하여 선택적으로 노광되게 한다. 이때 상기 노광마스크(16)의 빗금친 부분은 자외선이 투과하지 못하고 이외 부분은 자외선이 투과하여 자외선이 모재(10) 표면의 에칭레지스트(15)에 조사된다. 이와 같이 노광이 이루어지는 과정이 도 1e에 도시되어 있다.
현상공정을 진행하여 노광된 부분의 에칭레지스트(15)를 제거하여 상기 구리도금층(14)이 선택적으로 노출되게 한다. 이때 자외선이 조사된 부분의 에칭레지스트(15)는 제거되어 구리도금층(14)이 노출되고, 조사되지 않은 부분의 에칭레지스트(15)는 남아있게 되어 구리도금층(14)은 에칭레지스트(15)에 의해 노출되지 않은 상태로 된다. 이와 같은 상태가 도 1f에 도시되어 있다.
그리고, 다음으로는 에칭공정을 수행한다. 에칭공정을 통해 상기 선택적으로 노출되어 있는 구리도금층(14)과 이에 대응되는 동박(12,12')을 제거한다.(도 1g 참고) 에칭공정이 완료되고 나면 남아있는 상기 에칭레지스트(15)를 제거한다. 상기 에칭레지스트(15)가 제거되고 상기 절연재(11)의 표면에 남은 것이 회로패턴(17)이다.(도 1h 참고)
다음으로는 상기 통홀(13)과 회로패턴(17)의 사이 영역에 레진(resin)(18)을 채운다.(Resin plugging) 그리고 최종적으로 만들어지는 인쇄회로기판(20)에서 일정영역의 회로패턴(17)은 외부와의 전기적 연결을 위한 연결패드(pad)(19)로 이용되고 상기 연결패드(19)를 제외한 부분에 포토레지스트(photo resist)(19')를 도포한다. 이와 같은 상태가 도 1i에 도시되어 있다.
그리고, 상기 연결패드(19) 부분에 금도금층(19a)을 형성한다. 상기 금도금층(19a)은 상기 연결패드(19)에 골드와이어(gold wire)를 연결하거나 솔더볼(solder ball)을 형성시에 보다 확실하게 접착될 수 있도록 한다.(도 1j 참고)
한편, 근래에는 플립칩 패키지(Flip chip package) 또는 CSP(Chip scale package)등과 같이 그 크기가 반도체칩과 거의 동일한 인쇄회로기판이 요구되고 있으며, 인쇄회로기판은 반도체칩이 점점 고밀도화 됨에 따라 연결패드의 수도 급격하게 증가되고, 이에 따라 반도체칩과의 신호전달을 위해 동일 면적에 많은 회로패턴을 형성하기 위해 회로패턴의 폭 및 두께가 미세화되고 회로패턴간의 간격도 미세화되고 있다.
도 2에는 회로패턴(17)사이의 간격인 피치가 미세하고, 회로패턴(17) 자체도 미세하게 형성되는 인쇄회로기판(20')이 도시되어 있다. 이와 같은 경우에 상기 포토레지스트(19')를 인접한 상기 회로패턴(17)간의 공간 부분에 채우는 것이 어렵다. 이는 상기 회로패턴(17)사이의 피치가 작아 포토레지스트(19')가 회로패턴(17)사이에 정확하게 채워지지 않기 때문이다.
상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
먼저, 에칭법을 사용하여 회로패턴(17)이나 연결패드(19) 등을 형성하게 되면, 도 3에 도시된 바와 같이 회로패턴(17)이나 연결패드(19)의 단면이 정확하게 4각형으로 되지 않고 상단의 폭이 상대적으로 좁고, 하단의 폭이 상대적으로 넓은 사다리꼴 형상으로 된다. 이는 표면에서부터 에칭액이 침투함에 따라 상단은 하단보다 에칭액에 노출되는 시간이 길게 되어 상단이 상대적으로 더 제거되어 발생되는 현상이다. 따라서 회로패턴(17) 또는 연결패드(19)의 두께와 폭을 미세하게 형성하는 데에는 한계가 있다. 이와 같이 연결패드(19)의 단면이 사다리꼴 형상으로 형성되면 연결패드(19)의 상면 표면적이 상대적으로 작아지게 되어 골드와이어나 솔더볼의 부착이 어렵게 된다.
그리고, 회로패턴(17)과 연결패드(19) 등을 먼저 형성하고 레진(18)이나 솔더레지스트(19')를 도포하게 되면 돌출형성되어 있는 회로패턴(17)과 연결패드(19)의 존재에 의해 솔더레지스트(19')의 표면 평탄도가 떨어지게 된다. 이와 같이 표면평탄도가 떨어지면 솔더레지스트(19')가 열충격에 의해 크랙이 발생할 가능성이 커지고 인쇄회로기판(20,20')에 반도체칩을 실장하고 몰딩할 때, 몰딩컴파운드의 흐름이 좋지 않게 된다.
한편, 도 2의 인쇄회로기판(20')에서는 연결패드(19)의 노출된 3면 모두에 구리도금층(14)과 금도금층(19a)이 형성되어지므로, 금도금영역이 상대적으로 넓고 연결패드(19)의 양측면의 하부로 금도금층(19a)이 길게 늘어지게 되어 인접한 연결패드(19)사이의 절연에 많은 문제가 발생하게 되며, 측면에 형성되는 구리도금층(14)과 금도금층(19a)의 두께를 고려하면 피치를 미세하게 하는 것이 어렵게 된다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 보다 미세한 회로패턴을 형성할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 인쇄회로기판의 표면평탄도를 높이는 것이다.
본 발명의 또 다른 목적은 회로패턴 사이의 피치를 미세하게 형성하는 것이다.
도 1a에서 도 1j는 종래 기술에서 통홀의 내부를 도금함에 의해 상하층을 연결하여 인쇄회로기판을 제조하는 과정을 순차적으로 보인 작업공정도.
도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 사시도.
도 3은 종래 기술에 의한 인쇄회로기판의 본딩패드의 구성을 보인 단면도.
도 4a에서 도 4h는 본 발명에 의한 인쇄회로기판의 미세회로패턴 제조방법의 바람직한 실시예를 순차적으로 보인 작업공정도.
도 5는 본 발명 실시예에 의해 제조된 인쇄회로기판의 요부 구성을 보인 사시도.
도 6은 본 발명 실시예의 인쇄회로기판에 형성되는 연결패드의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 절연재31: 통홀
33: 레진층35: 금속도금층
37: 회로패턴38: 솔더레지스트
39: 연결패드40: 금도금층
50: 인쇄회로기판
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연재를 준비하는 제1단계와, 상기 제1단계에서 제공된 절연재의 표면에 레진층을 형성하는 제2단계와, 상기 제2단계에서 형성된 레진층을 회로패턴, 연결패드에 대응되는 부분만 선택적으로 제거하는 제3단계와, 최소한 상기 레진층이 제거되어 노출된 절연재의 표면에 금속도금층을 형성하는 제4단계와, 적어도 상기 레진층의 표면이 노출되도록 상기 금속도금층을 평탄하게 제거하는 제5단계와, 제5단계에서 평탄하게 형성된 금속도금층과 레진층의 표면에 솔더레지스트를 도포하는 제6단계를 포함하여 구성된다.
상기 제6단계 후에 상기 연결패드에 대응되는 위치에 형성된 금속도금층의 표면에 금도금층을 형성하는 제7단계를 더 포함하여 구성된다.
상기 제5단계에서는 연마작업에 의해 금속도금층을 평탄하게 제거한다.
본 발명의 다른 특징에 따르면, 본 발명은 절연재를 준비하는 제1단계와, 상기 제1단계에서 제공된 절연재의 표면에 레진층을 형성하는 제2단계와, 상기 제2단계에서 형성된 레진층을 회로패턴 또는 연결패드에 대응되는 부분만 선택적으로 제거하는 제3단계와, 최소한 상기 레진층이 제거되어 노출된 절연재의 표면에 금속도금층을 형성하는 제4단계와, 상기 노출된 연결패드에 대응되는 표면에 금도금층을 형성하는 제5단계를 포함하여 구성된다.
상기 제4단계는 레진층의 표면에 금속도금층을 형성한다.
상기 제4단계 이후에 적어도 상기 레진층과 금속도금층의 높이가 동일하게 되도록 표면을 연마하는 단계가 추가로 포함된다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다
도 4에는 본 발명의 바람직한 실시예의 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 이에 따르면, 먼저, 도 4a에 도시된 바와 같은 절연재(30)가 준비된다. 상기 절연재(30)는 소정의 두께와 면적으로 절단된다. 상기 절연재(30)는 최종적으로 만들어지는 인쇄회기판(50)의 뼈대역할을 한다.
상기 절연재(30)에 통홀(through hole)(31)을 천공한다. 상기 통홀(31)에는 나중의 공정에서 절연재(30)의 양측 표면에 형성되는 회로패턴(37)을 전기적으로 연결하기 위한 구성이 구비된다. 이와 같은 통홀(31)은 화학적방법이나 기계적방법으로 형성될 수 있다. 상기와 같이 통홀(31)이 형성된 절연재(30)는 4b에 도시되어 있다.
다음으로 상기 절연재(30)의 양측 표면에 레진(resin)을 도포하여레진층(resin layer)(33)을 형성한다. 상기 레진층(33)이 형성된 절연재(30)가 도 4c에 도시되어 있다. 이때, 상기 레진층(33)은 통홀(31) 내에는 형성되지 않는다.
다음으로 상기 레진층(33)을 선택적으로 제거하는 공정이 진행된다. 즉, 회로패턴(37)이 형성되어야 할 부분과 통홀(31)에 해당되는 부분의 레진층(33)을 선택적으로 제거하는 것이다. 이때 상기 레진층(33)을 제거하는 방법은 여러가지가 있을 수 있다. 예를 들면, 자외선을 노광하고 현상하여 제거하는 방법, 레이저를 사용하는 방법, 기계적 라우팅방법 등이 있다.(도 4d참고)
상기와 같이 레진층(33)을 선택적으로 제거하고 난 후에는, 외부로 노출된 절연재(30)의 표면과 레진층(33)의 표면 및 통홀(31)의 내부까지 금속도금층(35)을 형성한다. 상기 금속도금층(35)은 구리도금에 의해 형성하는 것이 좋지만 이에 한정하지는 않는다. 이와 같이 금속도금층(35)이 형성되어 있는 상태가 도 4e에 잘 도시되어 있다. 여기서 상기 금속도금층(35)의 두께는 덜 정밀하게 관리된다. 이는 아래의 연마공정에서 불필요한 부분을 제거하기 때문이다.
다음으로 상기 레진층(33)이 선택적으로 제거된 부분에 형성된 금속도금층(35)을 제외하고 상기 레진층(33)표면에 형성된 금속도금층(35)을 제거하게 된다. 이때, 표면 전체의 평탄도를 일정하게 하기 위해, 상기 레진층(33)이 선택적으로 제거된 부분에 형성된 금속도금층(35)도 소정 깊이 함께 제거할 수 있다.
상기 레진층(33)의 표면에 형성된 금속도금층(35)은 연마(Abrasion)를 통해 제거할 수 있다. 하지만 연마 외의 다른 방법을 통해 제거하여도 상관없다. 상기와같이 레진층(33)의 표면에 형성된 금속도금층(35)을 제거하면, 상기 절연재(30)의 표면에 형성된 것만이 남아 회로패턴(37) 또는 연결패드(39)가 된다. 물론 상기 통홀(31)의 내부에 형성된 금속도금층(35)은 그대로 남아 절연재(30)의 상하 표면에 형성되는 회로패턴(37)을 전기적으로 연결하게 된다. 이와 같은 상태가 도 4f에 도시되어 있다.
그리고는 도 4g에 도시된 바와 같이, 외부로 노출되어 있는 회로패턴(37)과 레진층(33)의 표면에 솔더레지스트(38)를 도포한다. 그리고 상기 통홀(31)의 내부에도 솔더레지스트(38)를 충진한다. 여기서 상기 솔더레지스트(38)는 포토솔더레지스트(Photo solder resistor)가 바람직하다. 이때, 외부와의 전기적 연결을 위한 본딩패드나 볼패드 등의 연결패드(39)부분은 그대로 노출시켜 준다.
다음으로는 상기 연결패드(39)의 표면에 금도금층(40)을 형성한다. 상기 금도금층(40)은 상기 연결패드(39)에 연결와이어나 솔더볼이 보다 확실하게 부착되어 전기적 연결이 정확하게 되도록 하기 위함이다. 이때, 본 실시예에서는 상기 연결패드(39)의 사이에 레진층(33)이 형성되어 있어, 연결패드(39)의 상면만이 외부로 노출된다. 따라서, 연결패드(39)의 상면에만 금도금층(40)이 형성된다. 이와 같이 연결패드(39)의 표면에 금도금층(40)을 형성하고 나면 인쇄회로기판(50)이 완성된다.
참고로 도 5에는 본 발명 실시예에 의해 제조된 인쇄회로기판(50)의 요부가 사시도로 도시되어 있으며, 도 6에는 그 단면도를 도시하고 있다. 이에 따르면, 다수개의 연결패드(39)가 연속하여 형성되고 상기 연결패드(39)의 사이에 레진층(33)이 완전하게 충진되어 형성되어 있는 것을 볼 수 있으며, 표면에 도포된 솔더레지스트(38)와 동시에 연마되어 동일한 평탄도를 가지는 상기 연결패드(39) 및 레진층(33)의 표면이 노출되어 있어 전체적으로 표면 평탄도가 높음을 알 수 있다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.
본 발명에서는 레진층(33)을 먼저 절연재(30) 표면에 도포하여 회로패턴(37)이나 연결패드(39)가 형성되는 부분만을 남기고 제거한 후, 상기 레진층(33)과 노출된 절연재(30)의 표면에 금속도금층(35)을 형성한다. 그리고, 상기 금속도금층(35)중에서 회로패턴(37)과 연결패드(39)가 되는 부분을 제외한 나머지 부분은 연마작업으로 제거한다.
따라서, 일반적인 에칭작업시에 발생할 수 있는 회로패턴(37)과 연결패드(39)의 상단과 하단 사이의 폭차이를 없앨 수 있다. 즉, 예를 들어 연결패드(39)의 단면이 도 6에 도시된 바와 같이 거의 4각형을 형성할 수 있게 된다. 이와 같이 되면 상대적으로 회로패턴(37)이나 연결패드(39)를 미세하게 형성할 수 있게 된다.
그리고, 상기 연결패드(39)에 금도금층(40)을 형성하기 전에 이미 연결패드(39)의 측면이 레진층(33)에 의해 차폐되어 있어, 실제 금도금 작업시에는 연결패드(39)의 상면에만 금도금이 이루어진다. 따라서 상기 연결패드(39)의 측면에는 금속도금층(39)과 금도금층(40)이 형성되지 않아 연결패드의 폭이 상대적으로 줄어들게 되어, 연결패드(39)사이의 간격이 금속도금과 금도금작업에 의해 줄어들지 않게 되므로 연결패드(39)의 형성시에 연결패드(39)사이의 피치를 상대적으로 좁게 형성할 수 있다.
다음으로, 상기 회로패턴(37)과 회로패턴(37) 사이에 형성되는 레진층(33)의 표면은 동시에 연마되므로 그 평탄도가 일정하게 된다. 따라서, 그 위에 도포되는 솔더레지스트(38)의 평탄도가 상대적으로 높게 형성된다. 이는 인쇄회로기판(50)의 표면평탄도가 좋아지는 것을 의미하는 것으로, 인쇄회로기판(50)에 칩 실장 후 몰딩작업시에 몰딩컴파운드의 흐름이 보다 원활하게 되어 몰드갭의 발생이 줄어 들게 된다.
또한, 본 발명에서는 레진층(33)과 레진층(33)이 제거되어 노출되는 절연재(30)의 표면에 금속도금층(35)을 형성할 때, 그 형성되는 두께 등에 크게 신경을 쓰지 않아도 된다. 이는 상기 금속도금층(35)을 형성한 후에 연마작업을 통해 불필요한 부분을 제거할 수 있기 때문이다. 따라서 금속도금층을 형성하는 작업이 매우 용이하게 이루어진다.
마지막으로 본 발명에서는 회로패턴(37)과 연결패드(39) 등의 형성을 위한 도금작업시에 금속도금층의 두께편차가 없어 특별한 기술이 필요하지 않고, 노광 및 현상 공정의 횟수가 상대적으로 줄어들게 되어 공정불량이 없어지게 된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 인쇄회로기판에서 회로패턴을 형성함에 있어서, 먼저 회로패턴이 형성되지 않는 부분의 레진층을 먼저 형성하고 회로패턴이 형성되는 부분과 레진층 표면에 동시에 금속도금층을 형성한다. 그리고, 회로패턴이 되는 부분의 금속도금층을 남기고 연마작업으로 불필요한 금속도금층을 제거한다. 이와 같이 함에 의해 미세한 회로패턴의 형성이 가능하게 된다.
그리고, 금속도금층을 연마하여 회로패턴을 형성하고 그 표면에 솔더레지스트를 도포하므로 인쇄회로기판의 표면평탄도가 높아지는 효과를 얻을 수 있고, 따라서 이후의 공정시 불량발생이 줄어들게 된다.
또한, 연결패드의 측면을 레진층이 단단하게 지지하므로 연결패드에 골드와이어나 솔더볼 등의 부착작업시에 고온에 노출되어도 연결패드의 손상이 방지된다.
마지막으로, 본 발명에서는 연결패드의 상면에만 금도금층을 형성하므로 금도금면적이 최소화되고 연결패드 사이의 피치를 상대적으로 미세하게 형성하는 것이 가능하게 된다.

Claims (6)

  1. 절연재를 준비하는 제1단계와,
    상기 제1단계에서 제공된 절연재의 표면에 레진층을 형성하는 제2단계와,
    상기 제2단계에서 형성된 레진층을 회로패턴, 연결패드에 대응되는 부분만 선택적으로 제거하는 제3단계와,
    최소한 상기 레진층이 제거되어 노출된 절연재의 표면에 금속도금층을 형성하는 제4단계와,
    적어도 상기 레진층의 표면이 노출되도록 상기 금속도금층을 평탄하게 제거하는 제5단계와,
    제5단계에서 평탄하게 형성된 금속도금층과 레진층의 표면에 솔더레지스트를 도포하는 제6단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 제6단계 후에 상기 연결패드에 대응되는 위치에 형성된 금속도금층의 표면에 금도금층을 형성하는 제7단계를 더 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 제5단계에서는 연마작업에 의해 금속도금층을 평탄하게 제거함을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 절연재를 준비하는 제1단계와,
    상기 제1단계에서 제공된 절연재의 표면에 레진층을 형성하는 제2단계와,
    상기 제2단계에서 형성된 레진층을 회로패턴 또는 연결패드에 대응되는 부분만 선택적으로 제거하는 제3단계와,
    최소한 상기 레진층이 제거되어 노출된 절연재의 표면에 금속도금층을 형성하는 제4단계와,
    상기 노출된 연결패드에 대응되는 표면에 금도금층을 형성하는 제5단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서, 상기 제4단계는 레진층의 표면에 금속도금층을 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 4 항에 있어서, 상기 제4단계 이후에 적어도 상기 레진층과 금속도금층의 높이가 동일하게 되도록 표면을 연마하는 단계가 추가로 포함되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR10-2002-0036108A 2002-06-26 2002-06-26 인쇄회로기판의 미세회로패턴 제조방법 KR100487812B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0036108A KR100487812B1 (ko) 2002-06-26 2002-06-26 인쇄회로기판의 미세회로패턴 제조방법
US10/456,565 US6849294B2 (en) 2002-06-26 2003-06-09 Method for fabricating circuit pattern of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0036108A KR100487812B1 (ko) 2002-06-26 2002-06-26 인쇄회로기판의 미세회로패턴 제조방법

Publications (2)

Publication Number Publication Date
KR20040001048A true KR20040001048A (ko) 2004-01-07
KR100487812B1 KR100487812B1 (ko) 2005-05-06

Family

ID=29774950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0036108A KR100487812B1 (ko) 2002-06-26 2002-06-26 인쇄회로기판의 미세회로패턴 제조방법

Country Status (2)

Country Link
US (1) US6849294B2 (ko)
KR (1) KR100487812B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641851B1 (ko) * 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법
KR100759513B1 (ko) * 2006-03-08 2007-09-18 (주)엘텍써키트 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법
KR100759519B1 (ko) * 2006-03-08 2007-09-18 타우텍주식회사 Dvd 로더 센서 모듈에 적용하는 인쇄회로기판 제조 방법
KR100797704B1 (ko) * 2006-01-25 2008-01-23 삼성전기주식회사 플립칩 패키지 기판 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569331B2 (en) * 2005-06-01 2009-08-04 Hewlett-Packard Development Company, L.P. Conductive patterning
TW200948238A (en) * 2008-05-13 2009-11-16 Unimicron Technology Corp Structure and manufacturing process for circuit board
TW201240058A (en) * 2011-03-28 2012-10-01 Universal Scient Ind Shanghai Electromagnetic interference shielding structure for integrated circuit substrate and method for fabricating the same
AU2012271297B2 (en) * 2011-06-17 2016-08-04 Materia, Inc. Adhesion promoters and gel-modifiers for olefin metathesis compositions
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
CN109041414B (zh) * 2017-06-09 2022-05-10 同泰电子科技股份有限公司 线路板结构及其制法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476985A (ja) * 1990-07-18 1992-03-11 Cmk Corp プリント配線板の製造法
JP3165464B2 (ja) * 1991-07-23 2001-05-14 シャープ株式会社 フレキシブルプリント基板の製造方法
JPH08279682A (ja) * 1995-04-05 1996-10-22 Asahi Denka Kogyo Kk 多層回路基板の製造方法
US5705430A (en) * 1995-06-07 1998-01-06 Advanced Micro Devices, Inc. Dual damascene with a sacrificial via fill
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
KR19990064553A (ko) * 1999-04-09 1999-08-05 구자홍 인쇄회로기판 및 그 제조방법
TW490718B (en) * 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641851B1 (ko) * 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법
KR100797704B1 (ko) * 2006-01-25 2008-01-23 삼성전기주식회사 플립칩 패키지 기판 제조방법
KR100759513B1 (ko) * 2006-03-08 2007-09-18 (주)엘텍써키트 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법
KR100759519B1 (ko) * 2006-03-08 2007-09-18 타우텍주식회사 Dvd 로더 센서 모듈에 적용하는 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
US20040001914A1 (en) 2004-01-01
US6849294B2 (en) 2005-02-01
KR100487812B1 (ko) 2005-05-06

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US5875100A (en) High-density mounting method and structure for electronic circuit board
US7337535B2 (en) Hole plugging method for printed circuit boards, and hole plugging device
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US7208349B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7726016B2 (en) Manufacturing method of printed circuit board
JP3934104B2 (ja) ボールグリッドアレイ基板の作製方法
KR100487812B1 (ko) 인쇄회로기판의 미세회로패턴 제조방법
KR20200107200A (ko) 전자 소자 모듈 및 그 제조 방법
KR20010078779A (ko) Bga패키지를 이용한 반도체장치 및 그 제조방법
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
KR100584966B1 (ko) 패키지 기판 및 그 제조 방법
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법
KR101044154B1 (ko) 절연층 아래로 매립된 최외각 회로층을 갖는 인쇄회로기판 및 그 제조방법
KR100341530B1 (ko) 볼 그리드 어레이 타입 인쇄회로기판의 솔더볼 패드형성방법
KR100425728B1 (ko) 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR100759519B1 (ko) Dvd 로더 센서 모듈에 적용하는 인쇄회로기판 제조 방법
KR100759513B1 (ko) 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법
KR101039329B1 (ko) 인쇄회로기판 제조방법
KR20060014642A (ko) 인쇄회로기판의 제조방법
KR20100066936A (ko) 인쇄회로기판 및 그의 제조방법
JP2006013395A (ja) 配線基板の製造方法および連結配線基板
KR20040018617A (ko) 자체 정열 접합 패드를 갖는 인쇄 회로 기판
KR20090036947A (ko) 패키지용 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee