KR20040024381A - 인쇄회로기판의 도금방법 - Google Patents

인쇄회로기판의 도금방법 Download PDF

Info

Publication number
KR20040024381A
KR20040024381A KR1020020055977A KR20020055977A KR20040024381A KR 20040024381 A KR20040024381 A KR 20040024381A KR 1020020055977 A KR1020020055977 A KR 1020020055977A KR 20020055977 A KR20020055977 A KR 20020055977A KR 20040024381 A KR20040024381 A KR 20040024381A
Authority
KR
South Korea
Prior art keywords
plating
layer
electrolyte layer
printed circuit
circuit board
Prior art date
Application number
KR1020020055977A
Other languages
English (en)
Inventor
양유석
이성규
장용순
김형근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020055977A priority Critical patent/KR20040024381A/ko
Priority to US10/644,036 priority patent/US20040050708A1/en
Priority to CNB031593828A priority patent/CN1306856C/zh
Publication of KR20040024381A publication Critical patent/KR20040024381A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/054Continuous temporary metal layer over resist, e.g. for selective electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

본 발명은 인쇄회로기판의 도금방법에 관한 것이다. 본 발명에서는 본딩패드, 볼패드 등의 연결패드와 연결되며 인쇄회로기판의 회로를 구성하는 회로패턴을 이용하여 연결패드에 전원을 공급하여 연결패드에 금도금층을 형성하는 방법에 관한 것이다. 즉, 본 발명에서는 금도금이 이루어져야 하는 연결패드(40,40')가 구비되는 반대면 전체에 전해질층(60)을 형성하고, 상기 전해질층(60)과 스루홀(36) 및 연결패턴(42)을 통해 연결패드(40,40')로 전원을 공급한다. 이때, 상기 전해질층(60) 표면에는 내도금성 레지스트(70)를 형성하여 전해질층(60)에 금도금이 수행되지 않도록 한다. 상기 전해질층(60)과 내도금성 레지스트(70)는 금도금작업 후에 완전히 제거되어 인쇄회로기판에 남아 있지 않게 된다. 이와 같은 본 발명에 의하면 연결패드(40,40') 등의 주변에 불필요한 전도성층이 남지 않게 되어 인쇄회로기판의 품질이 향상되는 이점이 있다.

Description

인쇄회로기판의 도금방법{Plating method for PCB}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 연결패드 표면에 전기전도성을 높이기 위한 도금을 수행하는 방법에 관한 것이다.
도 1 및 도 2에는 종래 기술에 의한 인쇄회로기판의 도금용 전원공급구조가 도시되어 있다. 제시된 도면에서는 다수개의 단위인쇄회로기판(1a,1b)을 하나의 인쇄회로기판(1)에 형성하여 최종적으로 인접한 단위인쇄회로기판(1a,1b)을 분리하여 완성하는 것이 도시되어 있다. 그리고, 도 1은 상기와 같이 다수개의 단위인쇄회로기판(1a,1b)이 인접하는 부분의 일부 및 그 표면 구성의 요부를 보인 것이다.
도면들에 도시된 바에 따르면, 상기 인쇄회로기판(1)에는 그에 장착되는 반도체칩(도시되지 않음)과의 전기적 연결을 위한 와이어가 연결되는 본딩패드(3)가 형성된다. 그리고 상기 인쇄회로기판(1)에는 다른 인쇄회로기판과의 연결을 위한 솔더볼이 형성되는 볼패드(4)도 형성된다. 이와 같은 본딩패드(3)와 볼패드(4)를 통틀어 연결패드라고도 한다. 그리고 상기 인쇄회로기판(1)의 내부에는 단일층 또는 다층으로 회로패턴이 형성된다.
상기 본딩패드(3), 볼패드(4) 및 회로패턴들은 구리재료를 에칭등의 방법으로 가공하여 형성하는데, 상기 본딩패드(3)와 볼패드(4)와 같은 연결패드에는 골드와이어나 솔더볼 등과의 전기전도성을 높이기 위해 표면에 금도금처리를 한다. 이와 같은 금도금처리는 인쇄회로기판(1)의 내외부에 회로패턴을 형성한 후에 실시하는 것이 일반적이다.
한편, 상기 본딩패드(3)와 볼패드(4)에 금도금을 위한 전원을 공급하기 위해상기 인쇄회로기판(1)에는 전원선(5)과 인입선(6)이 형성된다. 상기 전원선(5)은 단위인쇄회로기판(1a,1b)의 사이를 따라 소정의 폭으로 길게 형성되고, 상기 인입선(6)은 상기 전원선(5)과 상기 각각의 본딩패드(3)와 볼패드(4)를 연결하도록 상기 전원선(5)에서 상기 본딩패드(3)와 볼패드(4)를 향해 연장되어 형성된다. 상기 전원선(5)은 상기 인입선(6)에 비해 많은 전류가 동시에 흐르므로 인입선(6)보다 그 폭이 크게 형성된다.
이와 같이 인입선(6)과 전원선(5)을 형성하여 상기 전원선(5)과 인입선(6)을 통해 전기를 상기 본딩패드(3)와 볼패드(4)로 공급하여 금도금을 수행한다.
그리고, 인쇄회로기판(1)의 제조가 완성되면 각각의 단위인쇄회로기판(1a,1b)으로 분리하는 작업을 하게 되는데, 이는 라우터(router)라는 장비를 사용한다. 즉, 상기 라우터의 톱날이 가상의 라우터절단선(7)을 통과하도록 하여 인쇄회로기판(1)을 각각의 단위인쇄회로기판(1a,1b)으로 분리한다. 상기 라우터절단선(7) 즉, 라우터 톱날의 폭은 전원선(5)의 폭보다 크므로 절단 작업시에 상기 전원선(5)은 제거되고, 좌,우측의 인입선(6)과 상하의 인입선은 전기적으로 단락된 상태로 된다.
그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
단위인쇄회로기판(1a,1b)의 완성 후에도 상기 인입선(6)은 본딩패드(3)나 볼패드(4)에서 완전히 제거되지 않고 소정의 길이만큼 잔류되어 있다. 이와 같은 인입선(6)은 단위인쇄회로기판(1a,1b)이 사용될 때, 주변회로와의 간섭을 일으키거나 전류소모를 증가시키고 신호의 흐름을 저해하는 요소로 작용한다.
이를 해소하기 위해, 종래에는 본딩패드(3)나 볼패드(4)에 금도금을 수행한 후 본딩패드(3)나 볼패드(4)에 연결된 인입선(6)을 에칭등의 방법으로 제거한다. 하지만 인입선(6)의 제거시에 에칭액이 상기 본딩패드(3)나 볼패드(4) 영역까지 침입하여 본딩패드(3)나 볼패드(4)가 제거되는 것을 방지하기 위해 도 3에 도시된 바와 같이 본딩패드(3)나 볼패드(4)에서 일정 길이만큼 잔류인입선(6')을 두고 인입선(6)을 제거한다.
따라서, 종래 기술에서는 인입선(6)을 제거하더라도 상기 잔류인입선(6')이 남아 여전히 상기한 바와 같은 문제점이 정도의 차이는 있으나 존재하게 된다.
그리고, 종래 기술에서는 인입선(6)의 제거 작업이 회로공정 후에 실시되어 솔더 리지스트 처리작업이 어렵게 되는 문제점이 발생하게 된다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 잔류인입선의 발생이 없는 인쇄회로기판의 도금방법을 제공하는 것이다.
도 1은 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 평면도.
도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 단면도.
도 3은 종래 기술에 의한 인쇄회로기판의 전원공급구조의 문제점을 설명하기 위한 평면도.
도 4a에서 도 4l은 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 순차적으로 보인 부분단면도.
도 5a에서 도 5e는 본 발명 실시예의 도금방법을 주요공정을 보인 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 기재31,32: 회로패턴
34: 금속층36: 스루홀
40: 본딩패드40': 볼패드
42: 연결패턴45,45': 전원연결부
50: 포토레지스트60: 전해질층
70: 마스크80: 금도금층
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 인쇄회로기판의 회로를 구성하며 연결패드에 연결된 회로패턴을 금도금층을 형성하기 위한 전원공급선으로 사용하는 방법을 제시하는 것으로, 다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 표면에 구비하는 인쇄회로기판에 있어서, 회로패턴이 형성된 기재의 표면중 적어도 연결패드와 전원공급을 위한 전원연결부를 제외한 부분에 포토리지스트를 도포하는 단계와, 도금층이 형성된연결패드가 구비되는 반대면에 전해질층을 형성하는 단계와, 상기 전해질층을 내도금성 레지스트로 마스킹하는 단계와, 상기 전해질층에 전원을 공급하여 상기 전해질층이 형성된 반대면의 연결패드에 도금층을 형성하는 단계와, 상기 내도금성 레지스트와 전해질층을 제거하는 단계를 포함하여 구성된다.
상기 전해질층은 기재의 양측 표면 전체에 동시에 형성되고, 도금층이 형성될 연결패드가 구비된 표면의 전해질층은 상기 내도금성 레지스트의 도포후에 제거된다.
상기 전원연결부는 상기 연결패드에 도금층을 형성하고 내도금성 레지스트를 제거한 후에 포토레지스트로 차폐된다.
상기 도금층이 형성된 반대면의 연결패드에 도금층을 형성하기 위해 전해질층을 도포하는 단계부터 내도금성 레지스트와 전해질층을 제거하는 단계를 반복한다.
상기 전해질층은 무전해 도금법에 의해 연결패드와 포토레지스트 표면에 형성된다.
상기 무전해 도금법에 의해 형성된 전해질층상에 전해도금법을 사용하여 전해질층의 두께를 원하는 두께로 형성한다.
본 발명의 다른 특징에 따르면, 본 발명은 다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 일측표면에 구비하는 인쇄회로기판에 있어서, 상기 회로패턴을 기재에 형성된 전원연결부와 전기적으로 연결시키는 단계와, 상기 연결패드를 제외한 부분을 금도금 레지스트로 덮어 차폐하는 단계와, 상기 전원연결부에 전원을 공급하여 상기 연결패드에 금도금층을 형성하는 단계와, 상기 회로패턴과 상기 전원연결부를 전기적으로 단락시키는 단계를 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 도금방법에 의하면 전기전도성 향상을 위해 금도금이 되는 연결패드에 불필요한 도전성층이 구비되지 않아 인쇄회로기판의 품질이 좋아지는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 도금방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 4에는 본 발명 실시예의 인쇄회로기판의 도금방법이 순차적으로 도시되어 있다.
먼저, 기재(30)는 하나의 절연층(31)이거나 적어도 하나 이상의 절연층(31)과 회로패턴(32)이 구비된 회로패턴층으로 구성된다. 예를 들어 기재(30)의 내부에 다수개의 회로패턴층이 형성되는 것을 다층 인쇄회로기판이라 한다. 상기 기재(30)의 표면에도 회로패턴(32)이 형성된다. 본 실시예에서는 설명의 편의를 위해 동장적층판(CCL)을 사용하여 몇단계을 공정을 거쳐 내부에 다수개의 회로패턴층이 형성된 기재(30)를 도 4a에 도시하고 있다.
상기 기재(30)의 표면에는 아직 회로패턴(32)이 형성되지 않은 금속층(34)이 구비되어 있고, 기재(30) 내부의 회로패턴(31)과 이후에 형성될 표면의 회로패턴(32)의 전기적 연결을 위해 스루홀(36)이 형성된다.
다음으로 상기 스루홀(36)의 내면과 상기 금속층(34)의 표면에 도금을 통해 도금층(38)을 형성한다. 이와 같이 도금층(38)이 형성된 기재(30)가 도 4b에 잘 도시되어 있다. 상기 금속층(34)과 도금층(38)은 이후의 공정을 통해 회로패턴(32)을 형성한다.
상기 금속층(34)과 도금층(38)을 선택적으로 노광, 에칭하는 공정을 통해 기재(30)의 표면에 회로패턴(32)을 형성한다. 이와 같이 회로패턴(32)이 형성된 상태가 도 4c에 도시되어 있다. 상기 기재(30)의 표면에 형성된 회로패턴(32)중에는 본딩패드(40)가 있다. 상기 본딩패드(40)는 인쇄회로기판에 실장되는 반도체칩과의 전기적인 연결을 위한 골드와이어의 일측이 연결되는 부분이다. 한편, 상기 본딩패드(40)와 스루홀(36)에 형성된 도금층(38)과는 연결패턴(42)을 통해 전기적으로 연결된다. 상기 연결패턴(42)도 회로패턴(32)의 일종이다.
한편, 일반적으로 본딩패드(40)가 형성되는 면의 반대쪽 면에는 볼패드(40')가 형성된다. 상기 볼패드(40')는 별도의 인쇄회로기판과의 전기적 연결을 위한 솔더볼이 구비되는 부분이다. 이와 같은 본딩패드(40)와 볼패드(40')를 통틀어 연결패드라 칭하기로 한다. 이와 같은 연결패드 들은 전기전도성이 좋아야 하므로 그 표면에 금도금층을 형성하는 것이 일반적이다. 상기 볼패드(40')와 스루홀(36)에 형성된 도금층(38)은 역시 연결패턴(42)에 의해 전기적으로 연결된다. 이와 같은 상태가 도 4c에 잘 도시되어 있다.
다음으로 상기 기재(30)의 표면에는 포토리지스트(50)가 도포된다. 상기 포토리지스트(50)는 상기 회로패턴(32)(연결패턴(42)포함)을 보호하는 역할을 한다. 이때 상기 포토리지스트(50)는 연결패드(40,40')에는 도포되지 않는다. 일반적으로 상기 포토리지스트(50)를 기재(30)의 표면 전체에 도포하고 상기 본딩패드(40)와볼패드(40')부분의 것을 별도로 제거하는 방식으로 작업이 진행된다. 그리고, 상기 연결패드(40,40')의 표면에 금도금층(80)을 형성하기 위한 전원연결부(45,45')가 각각의 표면에 구비된다. 상기 전원연결부(45,45')는 상기 포토리지스트(50)의 일부를 제거하여 상기 회로패턴(32)이 외부로 드러나게 한 것이다. 본 실시예에서는 상기 스루홀(36) 근처의 회로패턴(32)이 일부 드러나게 형성된다. 이와 같은 상태가 도 4d에 도시되어 있다.
다음으로, 상기 기재(30)의 표면에 전해질층(60)을 형성한다. 상기 전해질층(60)은 무전해 도금법으로 형성된다. 상기 전해질층(60)은 동으로 형성되는 것이 바람직하다. 여기서 무전해 도금법으로 전해질층(60)을 형성하는 것은 포토리지스트(50)의 표면에도 전해질층(60)이 잘 형성되도록 하기 위함이다. 한편, 상기 전해질층(60)을 형성함에 있어서, 무전해 도금법으로 일정 두께를 형성하고, 나머지는 전해도금법으로 형성할 수 있다.
또한 상기 전해질층(60)은 스퍼터링 방식으로 형성하는 것도 가능하다. 상기 전해질층(60)은 이후의 공정에서 제거되므로 제거의 용이함을 위해 가능한 얇은 두께로 형성하는 것이 바람직하다. 여기서 상기 무전해 도금법으로 형성되는 전해질층(60)의 두께는 0.3 ~ 0.7㎛이다. 도 4e에는 상기 전해질층(60)의 기재(30)의 양 표면에 형성된 것이 도시되어 있다. 그리고 도 5a에는 본딩패드(40)가 구비된 표면 전체에 전해질층(60)이 형성된 상태가 도시되어 있다.
상기 본딩패드(40)의 표면에 금도금층(80)을 형성하는 것을 설명한다. 이를 위해 상기 본딩패드(40)가 형성되는 반대면에 내도금성 레지스트(70)로 마스킹을한다. 이와 같은 상태가 도 4f에 도시되어 있다.
그리고, 금도금층(80)이 형성되는 본딩패드(40)가 구비된 쪽 표면의 전해질층(60)을 에칭등의 방법으로 제거한다. 이때 볼패드(40')가 형성된 면의 전해질층(60)은 내도금성 레지스트(70)로 덮여 있어 제거되지 않는다. 이와 같은 상태가 도 4g 및 도 5b에 도시되어 있다. 여기서 상기 전해질층(60)을 금도금층(80)이 형성되는 면에는 형성하지 않는 방법도 있다. 이와 같이 되면 전해질층(60)을 한면에만 형성하면 되고 금도금층(80)이 형성되는 면의 전해질층(60)을 제거하는 작업을 하지 않아도 된다.
상기와 같은 상태에서 외부로부터 상기 전원연결부(45)를 통해 전원(P)을 공급하면 상기 전해질층(60), 스루홀(36), 연결패드(42)을 거쳐 본딩패드(40)로 전기가 공급되고, 상기 본딩패드(40)의 표면에 금도금층(80)이 형성된다. 상기 볼패드(40')가 형성된 면은 내도금성 레지스트(70)로 덮여 있어 금도금층이 형성되지 않는다.
이와 같이 본딩패드(40)에 금도금층(80)을 형성하고 나면 기재(30)의 하면에 형성된 상기 내도금성 레지스트(70)와 전해질층(60)을 제거하고, 상기 전원연결부(45)로 작용한 회로패턴을 포토레지스트(50)로 덮어 노출되지 않게 한다.(도 4i 참고) 여기서 도 5c에는 도 4i 상태에서 기재(30)의 본딩패드(40)가 구비되는 면의 평면도가 도시되어 있고, 도 5d에는 본딩패드(40)가 구비되는 면의 반대면의 평면도가 도시되어 있다.
다음으로 상기 볼패드(40')에 금도금층(80)을 형성하는 과정을 설명한다. 상기 볼패드(40')에 금도금층(80)을 형성하기 위해서는 다시 전해질층(60)을 기재(30)의 양 표면에 형성한다. 따라서, 상기 본딩패드(40)가 형성된 면은 전원연결부(45')에 전해질층(60)이 형성됨에 따라 하면의 볼패드(40')가지 전기적으로 연결된다. 그리고 볼패드(40')가 구비되는 반대쪽 면(즉, 본딩패드(40)가 형성된 면)의 전해질층(60)을 내도금성 레지스트(70)로 도포한다. 이와 같은 상태가 도 4j에 도시되어 있다. 물론, 여기서도 상기 내도금성 레지스트(70)를 도포 한 후에, 상기 볼패드(40')가 구비되는 면의 전해질층(60)을 에칭등의 방법으로 제거한다. 이때, 상기 볼패드(40')가 구비되는 면에는 미리 전해질층(60)을 형성하지 않을 수도 있따.
상기와 같은 상태에서 외부의 전원(P)으로부터 상기 전해질층(60), 전원연결부(45'), 스루홀(36) 및 연결패드(42)을 거쳐 볼패드(40')로 전원을 공급하여 상기 볼패드(40')의 표면에 금도금층(80)을 형성한다. 이와 같이 금도금층(80)을 형성하는 단계가 도 4k에 도시되어 있다.
다음으로, 상기 내도금성 레지스트(70)와 전해질층(60)을 제거하고, 전원연결부(45')를 포토레지스트(50)로 덮어 외부로 노출되지 않게 한다. 이와 같은 상태가 도 4l에 도시되어 있다. 그리고, 도 4l의 상태에 대응되는 상기 볼패드(40')가 형성된 면의 평면도가 도 5e에 도시되어 있다.
본 발명의 실시예에서는 본딩패드(33)에 한정하여 설명하고 있으나, 실제로 본 발명은 볼패드나 연결단자 등 전기전도성의 향상을 위해 금도금이 이루어져야 하는 부분에는 어디라도 적용될 수 있다.
위에서 상세히 설명한 바와 같이, 본 발명에 의한 인쇄회로기판의 도금방법에서는 표면에 형성된 회로패턴을 보호하는 포토리지스트를 도포한 상태에서 금도금층이 형성되는 반대면에 전해질층을 형성하여 전원을 공급하여 연결패드에 금도금작업을 수행하도록 하였다.
그리고, 상기 전해질층은 금도금작업이 끝나고 나면 완전히 제거하게 되므로 연결패드에 금도금층을 형성하기 위해 인쇄회로기판의 회로를 구성하며 연결패드에 연결된 회로패턴을 이용하여 전원을 공급하여 별도의 전원공급을 위한 인입선이 필요없게 되고, 금도금층 형성후에 인쇄회로기판에 불필요하게 남아 있는 금속층이 없어지게 되어 인쇄회로기판의 품질이 좋아지는 효과를 얻을 수 있다.

Claims (7)

  1. 다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 표면에 구비하는 인쇄회로기판에 있어서,
    회로패턴이 형성된 기재의 표면중 적어도 연결패드와 전원공급을 위한 전원연결부를 제외한 부분에 포토리지스트를 도포하는 단계와,
    도금층이 형성된 연결패드가 구비되는 반대면에 전해질층을 형성하는 단계와,
    상기 전해질층을 내도금성 레지스트로 마스킹하는 단계와,
    상기 전해질층에 전원을 공급하여 상기 전해질층이 형성된 반대면의 연결패드에 도금층을 형성하는 단계와,
    상기 내도금성 레지스트와 전해질층을 제거하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 도금방법.
  2. 제 1 항에 있어서, 상기 전해질층은 기재의 양측 표면 전체에 동시에 형성되고, 도금층이 형성될 연결패드가 구비된 표면의 전해질층은 상기 내도금성 레지스트의 도포후에 제거됨을 특징으로 하는 인쇄회로기판의 도금방법.
  3. 제 1 항에 있어서, 상기 전원연결부는 상기 연결패드에 도금층을 형성하고 내도금성 레지스트를 제거한 후에 포토레지스트로 차폐됨을 특징으로 하는 인쇄회로기판의 도금방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 도금층이 형성된 반대면의 연결패드에 도금층을 형성하기 위해 전해질층을 도포하는 단계부터 내도금성 레지스트와 전해질층을 제거하는 단계를 반복함을 특징으로 하는 인쇄회로기판의 도금방법.
  5. 제 4 항에 있어서, 상기 전해질층은 무전해 도금법에 의해 연결패드와 포토레지스트 표면에 형성됨을 특징으로 하는 인쇄회로기판의 도금방법.
  6. 제 5 항에 있어서, 상기 무전해 도금법에 의해 형성된 전해질층상에 전해도금법을 사용하여 전해질층의 두께를 원하는 두께로 형성함을 특징으로 하는 인쇄회로기판의 도금방법.
  7. 다수개의 연결패드가 구비되고 연결패드에 연결되는 회로패턴을 기재의 일측표면에 구비하는 인쇄회로기판에 있어서,
    상기 회로패턴을 기재에 형성된 전원연결부와 전기적으로 연결시키는 단계와,
    상기 연결패드를 제외한 부분을 금도금 레지스트로 덮어 차폐하는 단계와,
    상기 전원연결부에 전원을 공급하여 상기 연결패드에 금도금층을 형성하는단계와,
    상기 회로패턴과 상기 전원연결부를 전기적으로 단락시키는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 도금방법.
KR1020020055977A 2002-09-14 2002-09-14 인쇄회로기판의 도금방법 KR20040024381A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020055977A KR20040024381A (ko) 2002-09-14 2002-09-14 인쇄회로기판의 도금방법
US10/644,036 US20040050708A1 (en) 2002-09-14 2003-08-20 Plating method for PCB
CNB031593828A CN1306856C (zh) 2002-09-14 2003-09-11 印制电路板的电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020055977A KR20040024381A (ko) 2002-09-14 2002-09-14 인쇄회로기판의 도금방법

Publications (1)

Publication Number Publication Date
KR20040024381A true KR20040024381A (ko) 2004-03-20

Family

ID=31987440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020055977A KR20040024381A (ko) 2002-09-14 2002-09-14 인쇄회로기판의 도금방법

Country Status (3)

Country Link
US (1) US20040050708A1 (ko)
KR (1) KR20040024381A (ko)
CN (1) CN1306856C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641851B1 (ko) * 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310297C (zh) * 2004-06-22 2007-04-11 威盛电子股份有限公司 无电镀条的封装基板及其制作方法
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业(深圳)有限公司 一种印刷电路板设计方法及印刷电路板
US20070111491A1 (en) * 2005-11-13 2007-05-17 Hsu Jun C Process for electroplating metal layer without plating lines after the solder mask process
CN101437357B (zh) * 2007-11-14 2010-07-14 英业达股份有限公司 印刷电路板的焊垫结构及其形成方法
CN102268718B (zh) * 2011-07-13 2013-07-10 番禺得意精密电子工业有限公司 输入设备、电镀装置及利用该电镀装置进行电镀的方法
CN103046031B (zh) * 2012-12-11 2014-08-13 胜宏科技(惠州)股份有限公司 一种线路板电镀金方法
CN114883252B (zh) * 2022-05-26 2024-02-23 业成光电(深圳)有限公司 基板电镀方法、基板、显示面板、显示装置及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335594A (ja) * 1989-07-03 1991-02-15 Matsushita Electric Works Ltd 多層プリント配線板の加工方法
JPH04110491A (ja) * 1990-08-31 1992-04-10 Sony Corp 配線基板
US5567295A (en) * 1994-01-11 1996-10-22 Dell Usa L.P. Method and apparatus for making staggered blade edge connectors
US6268016B1 (en) * 1996-06-28 2001-07-31 International Business Machines Corporation Manufacturing computer systems with fine line circuitized substrates
GB2321908B (en) * 1996-08-09 2000-08-30 Matsushita Electric Works Ltd Process of plating on isolated conductor circuit
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP4129665B2 (ja) * 1999-10-12 2008-08-06 日本サーキット工業株式会社 半導体パッケージ用基板の製造方法
JP2002158423A (ja) * 2000-11-21 2002-05-31 Oki Electric Ind Co Ltd プリント配線板の構造および電解メッキ処理方法
JP2002232154A (ja) * 2001-02-07 2002-08-16 Mitsumi Electric Co Ltd 金めっき基板のめっき用引出し線配線方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641851B1 (ko) * 2004-10-25 2006-11-03 엘지전자 주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN1494369A (zh) 2004-05-05
US20040050708A1 (en) 2004-03-18
CN1306856C (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US8383950B1 (en) Metal etch stop fabrication method and structure
US7226807B2 (en) Method of production of circuit board utilizing electroplating
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
KR102464950B1 (ko) 회로기판
US6801438B1 (en) Electrical circuit and method of formation
KR20040024381A (ko) 인쇄회로기판의 도금방법
JP2010232579A (ja) プリント配線板の製造方法
US6896173B2 (en) Method of fabricating circuit substrate
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
KR100476409B1 (ko) 인쇄회로기판의 도금방법
JP3357875B1 (ja) 電解メッキ方法及びプリント配線基板の製造方法
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP2001358257A (ja) 半導体装置用基板の製造方法
JP2000091722A (ja) プリント配線板及びその製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
KR20140029241A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
TWI764317B (zh) 電路板與其製造方法
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR101091243B1 (ko) 인쇄회로기판의 제조방법
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법
CN114364146A (zh) 电路板与其制造方法
JP4556536B2 (ja) テープキャリアの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid