KR20040067774A - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20040067774A KR20040067774A KR1020030034920A KR20030034920A KR20040067774A KR 20040067774 A KR20040067774 A KR 20040067774A KR 1020030034920 A KR1020030034920 A KR 1020030034920A KR 20030034920 A KR20030034920 A KR 20030034920A KR 20040067774 A KR20040067774 A KR 20040067774A
- Authority
- KR
- South Korea
- Prior art keywords
- protective layer
- circuit pattern
- printed circuit
- circuit board
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000011810 insulating material Substances 0.000 claims abstract description 4
- 239000011241 protective layer Substances 0.000 claims description 44
- 238000005498 polishing Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 60
- 238000004519 manufacturing process Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 절연재(31)에 회로패턴(33,35)이 구비되게 인쇄회로기판(30)을 형성하는 단계와, 상기 인쇄회로기판(30)의 표면에 형성된 회로패턴(35)을 덮도록 제1보호층(39)을 도포하는 단계와, 상기 표면에 형성된 회로패턴(35)중 패드부(43)가 형성될 부분을 노출시키도록 상기 제1보호층(39)을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 제1보호층(39)의 표면을 평탄하게 연마하는 단계와, 상기 회로패턴(35)이 노출되도록 상기 제1보호층(39)의 표면에 제2보호층(41)을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 인쇄회로기판(30)의 제조 작업성, 제조수율 및 제품의 품질이 향상되는 이점이 있다.
Description
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 인쇄회로기판의 표면평탄도를 높인 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판이 다양한 형태로 사용되면서, 인쇄회로기판의 표면 평탄도도 인쇄회로기판을 사용한 제품의 중요한 품질요소중 하나가 되었다. 특히 인쇄회로기판의 표면이 제품의 외부로 노출되는 경우에는 인쇄회로기판의 표면평탄도가 제품외관에 많은 영향을 미치게 된다.
도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 이에 도시된 바에 따르면, 인쇄회로기판(10)은 절연층(11)에 내층회로패턴(12)과 외층회로패턴(13)이 다층으로 형성되어 구성된다. 이와 같이 다층으로 패턴을 형성하는 것은, 절연층(11) 상에 형성된 금속층을 노광 및 에칭 등의 방법으로 제거하여 내층회로패턴(12)을 만들고, 상기 내층회로패턴(12) 상에 다시 절연층(11)을 형성하고 금속층을 만들어 노광 및 에칭 등의 방법으로 제거하는 과정을 거치면 된다. 상기 내층회로패턴(12)과 외층회로패턴(13)은 통홀(14)을 통해 서로 전기적으로 연결된다.
상기와 같이 다층으로 내층회로패턴(12)과 외층회로패턴(13)을 형성한 후에는 외층회로패턴(13)을 보호하기 위해 제1표면보호층(15)을 형성한다. 상기 제1표면보호층(15)은 수지나 잉크계열의 물질을 사용하는데 외층회로패턴(13)이 구비되는 표면 전체에 도포된다. 이와 같은 상태가 도 1a에 도시되어 있다.
상기 제1표면보호층(15)은 인쇄회로기판(10)의 표면에 형성되었을 때, 함몰부(15')를 발생시킨다. 상기 함몰부(15')는 외층회로패턴(13)과 외층회로패턴(13)의 사이에 많이 발생된다. 이는 외층회로패턴(13)이 절연층(11)의 표면보다 돌출되어 형성되고, 상기 외층회로패턴(13)의 사이에 절연층(11)의 표면은 빈공간을 형성하므로 이 부분에 도포되는 제1표면보호층(15)의 높이는 외층회로패턴(13)상에 도포되는 제1표면보호층(15)의 높이보다 낮게 되기 때문이다.
따라서, 상기 제1표면보호층(15)의 표면을 편평하게 하기 위해 다음 공정으로 상기 함몰부(15')를 제거하고 외층회로패턴(13)을 노출시키기 위해 연마공정을 수행한다. 연마공정에서는 상기 제1표면보호층(15)을 연마하여 함몰부(15')가 남지 않도록 하고 전체 표면을 편평하게 하는 것이다. 이와 같은 상태가 도 1b에 도시되어 있다. 여기서 상기 제1표면보호층(15)의 연마는 상기 외층회로패턴(13)이 노출될 때까지 하는 것이 바람직하다.
다음으로, 연마가 이루어진 인쇄회로기판(10)의 표면에 제2표면보호층(16)을 도포한다. 상기 제2표면보호층(16)은 상기 제1표면보호층(15)과 일반적으로 동일한 재료를 사용한다. 상기 제2표면보호층(16)은 인쇄회로기판(10)의 표면 전체에 형성되고, 나중에 패드부(17)나 단자부가 형성될 부분의 외층회로패턴(13)을 통상의 노광공정으로 노출시킨다. 이와 같은 상태가 도 1c에 도시되어 있다.
그리고, 상기 노출된 외층회로패턴(13)상에 금도금을 실시하여 패드부(17)를 형성하면 도 1d에 도시된 상태의 인쇄회로기판(10)이 된다. 이후에는 후처리공정을 통해 인쇄회로기판(10)을 완성한다.
그러나, 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
즉, 상기 제1표면보호층(15)을 연마하여 외층회로패턴(13)을 노출시키고 함몰부(15')를 제거하는 과정에서, 도 1b에 도시된 바와 같이, 연마가 정확하게 이루어져야 한다. 하지만, 실제의 제조공정중에서는, 도 2a에 도시된 바와 같이 연마량이 불충분하여 패드부(17)가 형성될 외층회로패턴(13)이 노출되지 않게 될 수 있다. 이와 같이 되면 패드부(17)가 외층회로패턴(13)과 전기적으로 연결되지 않아 인쇄회로기판(10)이 동작이 수행되지 않는 불량이 발생한다.
그리고, 도 2b에 도시된 바와 같이, 연마량이 과도한 경우에는, 외층회로패턴(13)까지도 연마가 이루어져 외층회로패턴(13)의 두께가 얇아지게 된다. 이와 같이 되면 인쇄회로기판(10)의 성능이 저하되는 문제점이 발생한다.
따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 인쇄회로기판의 표면평탄도를 높이면서도 제조수율을 높이는 것이다.
본 발명의 다른 목적은 인쇄회로기판의 표면평탄도를 높이면서도 최적의 성능을 유지하도록 하는 것이다.
도 1a에서 도 1d는 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 제조공정도.
도 2a는 종래 기술에 의한 인쇄회로기판의 제조방법에서 제1표면보호층의 연마부족상태를 보인 단면도.
도 2b는 종래 기술에 의한 인쇄회로기판의 제조방법에서 제1표면보호층의 과연마상태를 보인 단면도.
도 3a에서 도 3e는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 제조공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
30: 인쇄회로기판 31: 절연층
33: 내층패턴 35: 외층패턴
37: 통홀 39: 제1표면보호층
39': 함몰부 41: 제2표면보호층
43: 패드부
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연재에 회로패턴이 구비되게 인쇄회로기판을 형성하는 단계와, 상기 인쇄회로기판의 표면에 형성된 회로패턴을 덮도록 제1보호층을 도포하는 단계와, 상기 표면에 형성된 회로패턴중 패드부가 형성될 부분을 노출시키도록 상기 제1보호층을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와, 상기 제1보호층의 표면을 평탄하게 연마하는 단계와, 상기 회로패턴이 노출되도록 상기 제1보호층의 표면에 제2보호층을 형성하는 단계를 포함하여 구성된다.
상기 제1보호층은 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성된다.
상기 제1보호층의 연마는 상기 제1보호층의 표면에 형성된 함몰부의 최고깊이 만큼 수행된다.
상기 제2보호층은 연마된 제1보호층의 표면 전체에 형성되고, 상기 패드부가 형성될 부분을 노광 및 에칭공정으로 제거한다.
상기 제2보호층의 완성후에는 노출된 회로패턴에 도금을 수행하여 패드부를 형성한다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 인쇄회로기판의 표면평탄도를 높이면서도 인쇄회로기판의 수율과 성능을 높일 수 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 3에는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예의 제조공정도가 순차적으로 도시되어 있다. 도면에 도시된 바에 따르면, 본 발명 실시예에 의해 제조되는 인쇄회로기판(30)은 절연층(31)에 회로패턴(33,35)이 다층으로 형성된다. 이를 위해 절연층(31)의 상하면에 금속층이 구비된 것을 사용하여 노광과 에칭공정을 수행하여 금속층으로 내층회로패턴(33)을 형성한다.
그리고, 상기 내층회로패턴(33)이 형성된 표면에 다시 절연층(31)과 금속층이 구비되게 하고, 노광과 에칭공정을 통해 금속층을 선택적으로 제거하여 외층회로패턴(35)을 형성한다. 물론, 도면에는 회로패턴(33,35)이 4개의 층으로 형성된 것이 도시되어 있으나, 더 많거나 적은 층으로 형성될 수 있다.
상기와 같이 회로패턴(33,35)이 다층으로 형성되는 경우에, 서로 다른 층에 있는 회로패턴(33,35)들은 통홀(37)을 통해 전기적으로 연결된다. 즉, 상기 통홀(37)의 내벽에 금속층이 형성되어 다른 층의 회로패턴(33,35)을 전기적으로 연결한다. 상기 통홀(37)의 내부는 절연재에 의해 충진된다.
상기와 같이 회로패턴(33,35)을 다수개의 층으로 형성하고 전기적으로 연결한 후에는, 인쇄회로기판(30)의 표면에 제1표면보호층(39)을 도포한다. 상기 제1표면보호층(39)은 감광성재료로 형성된다. 바람직하기로는 상기 제1표면보호층(39)은 감광성의 잉크(Ink)나 수지(Resin)로 형성되고, 본 실시예에서는 자외선 반응형 잉크나 수지를 사용한다. 상기 제1표면보호층(39)은 상기 인쇄회로기판(30)의 표면 전체에 도포된다.
일반적으로 상기 제1표면보호층(39)에는 함몰부(39')가 형성된다. 상기 함몰부(39')는 대개 외층회로패턴(35)의 사이에 노출되어 있는 절연층(31)의 표면에 해당되는 부분에 형성된다. 이와 같은 상태가 도 3a에 도시되어 있다.
다음으로, 상기 제1표면보호층(39)에 선택적으로 자외선을 이용하여 노광하고 에칭하여, 아래에서 설명될 패드부(43)가 형성될 부분을 제거한다. 상기 패드부(43)가 형성되는 부분은 대개 외층회로패턴(35)에 해당되는 부분이다. 이는 도 3b에 잘 도시되어 있다.
다음으로는 상기 제1표면보호층(39)을 연마하는 공정을 수행한다. 상기 제1표면보호층(39)의 연마는 상기 함몰부(39')가 제거될 때까지 수행된다. 이는 상기 함몰부(39')를 완전히 제거하여 인쇄회로기판(30)의 표면평탄도를 높이기 위해서이다. 본 실시예에서는 도 3c에 도시된 바와 같이, 상기 외층회로패턴(35)의 표면보다 높이가 높게 제1표면보호층(39)을 연마하여 상기 외층회로패턴(35)을 상기 제1표면보호층(39)이 덮고 있는 상태로 하고 있다. 하지만 반드시 그러한 것은 아니고, 상기 외층회로패턴(35)과 제1표면보호층(39)의 높이가 같게 되도록 연마를 할 수도 있다. 물론 생산성을 높이기 위해서는 표면이 편평하게 되도록 상기 함몰부(39')가 제거될 때까지만 연마작업을 하는 것이 바람직하다.
상기와 같이 연마공정을 하고 난 후에는, 제2표면보호층(41)을 형성한다. 상기 제1표면보호층(39)과 상기 노출되어 있는 외층회로패턴(35) 전체를 덮도록 제2표면보호층(41)을 형성한다. 상기 제2표면보호층(41)은 일반적인 감광성재질인 포토솔더레지스트(PSR)를 이용하여 형성하는 것이 바람직하다. 상기 제2표면보호층(41)을 일반적인 포토솔더레지스트를 사용하는 것은 그 표면이 광택이 있어 사용자에게 미관상 미려함을 주기 위함이다. 따라서 상기 제2표면보호층(41)의 표면은 편평한 상태로 유지된다.
그리고나서, 상기 제2표면보호층(41)중 아래에서 설명될 패드부(43)가 형성될 부분을 선택적으로 제거한다. 즉, 노광과 에칭공정을 통해 상기 제2표면보호층(41)을 선택적으로 제거하면 된다. 이와 같은 상태가 도 3d에 도시되어 있다.
다음으로 상기 제1및 제2표면보호층(39,41)이 제거되어 외층회로패턴(35)이 노출된 부분에 도금층을 형성하여 패드부(43)를 형성한다. 상기 패드부(43)의 상면은 상기 제2표면보호층(41)의 표면과 적어도 같은 높이가 되도록 하는 것이 바람직하고, 상기 패드부(43)에 소자의 실장이나 연결이 보다 잘 되도록 도금층을 금으로 형성하는 것이 바람직하다. 이와 같은 상태가 도 3e에 도시되어 있다. 참고로 상기 패드부(43)는 연결패드와 단자패드로 나눌 수 있는데, 대체로 상면에 형성되는 것이 연결패드이고 하면에 형성되는 것이 단자패드이다.
상기와 같이 패드부(43)의 형성이 끝나면, 상기 인쇄회로기판(30)의 제조가 완성되고, 필요에 따라 추가의 작업이 더 진행될 수도 있다. 그리고, 인쇄회로기판(30)이 사용되는 용도에 따라 반도체칩이 상기 패드부(43)와 연결되게 실장되기도 하고, 인쇄회로기판(30)의 표면에 필요한 문자를 인쇄하는 작업도 수행될 수 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
예를 들면 상기 제1표면보호층(39)을 형성하고, 노광 및 에칭을 하지 않고 연마를 수행한 후에 바로 제2표면보호층(41)을 도포한다. 상기 제2표면보호층(41)은 상기 제1표면보호층(39)과 동일한 재질인 자외선 반응성 재료를 사용한다. 그리고 나서 패드부(43)가 형성될 부분의 상기 제1표면보호층(39)과 제2표면보호층(41)을 선택적으로 동시에 제거하는 자외선을 이용한 노광 및 에칭공정을 수행할 수도있다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 다음과 같은 효과를 기대할 수 있다.
본 발명에서는 인쇄회로기판을 제조함에 있어 표면보호층을 감광성 재료로 형성하고 패드부나 단자부가 형성되는 부분을 노광 및 에칭을 통해 선택적으로 제거하도록 하였으므로, 표면보호층의 평탄화를 위한 연마작업이 함몰부가 제거될 때까지만 수행되면 되므로 외층패턴이 연마작업에 의해 손상되는 등의 문제가 발생하지 않고 인쇄회로기판의 제조공정이 효율적으로 되는 효과를 얻을 수 있다.
따라서, 본 발명에 의하면 인쇄회로기판을 제조함에 있어 외층패턴과 패드부나 단자부 사이의 전기적 연결이 확실하게 되어 인쇄회로기판의 제조수율이 높아짐과 동시에 외층패턴의 두께가 설계된 대로 유지될 수 있어 인쇄회로기판의 성능이 설계된 대로 얻어질 수 있다.
Claims (5)
- 절연재에 회로패턴이 구비되게 인쇄회로기판을 형성하는 단계와,상기 인쇄회로기판의 표면에 형성된 회로패턴을 덮도록 제1보호층을 도포하는 단계와,상기 표면에 형성된 회로패턴중 패드부가 형성될 부분을 노출시키도록 상기 제1보호층을 노광 및 현상공정을 통해 선택적으로 제거하는 단계와,상기 제1보호층의 표면을 평탄하게 연마하는 단계와,상기 회로패턴이 노출되도록 상기 제1보호층의 표면에 제2보호층을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
- 제 1 항에 있어서, 상기 제1보호층은 자외선 반응형 잉크(Ink)나 수지(Resin)로 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제1보호층의 연마는 상기 제1보호층의 표면에 형성된 함몰부의 최고깊이 만큼 수행됨을 특징으로 하는 인쇄회로기판의 제조방법.
- 제 1 항에 있어서, 상기 제2보호층은 연마된 제1보호층의 표면 전체에 형성되고, 상기 패드부가 형성될 부분을 노광 및 에칭공정으로 제거함을 특징으로 하는인쇄회로기판의 제조방법.
- 제 1 항 또는 제 4 항에 있어서, 상기 제2보호층의 완성후에는 노출된 회로패턴에 도금을 수행하여 패드부를 형성함을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0034920A KR100520961B1 (ko) | 2003-05-30 | 2003-05-30 | 인쇄회로기판의 제조방법 |
US10/855,557 US7208341B2 (en) | 2003-05-30 | 2004-05-28 | Method for manufacturing printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0034920A KR100520961B1 (ko) | 2003-05-30 | 2003-05-30 | 인쇄회로기판의 제조방법 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055392A Division KR100555830B1 (ko) | 2005-06-25 | 2005-06-25 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040067774A true KR20040067774A (ko) | 2004-07-30 |
KR100520961B1 KR100520961B1 (ko) | 2005-10-17 |
Family
ID=33448318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0034920A KR100520961B1 (ko) | 2003-05-30 | 2003-05-30 | 인쇄회로기판의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7208341B2 (ko) |
KR (1) | KR100520961B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641851B1 (ko) * | 2004-10-25 | 2006-11-03 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101854771A (zh) * | 2005-06-30 | 2010-10-06 | 揖斐电株式会社 | 印刷线路板 |
CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
US8318407B2 (en) | 2006-11-01 | 2012-11-27 | State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Solution processed thin films and laminates, devices comprising such thin films and laminates, and method for their use and manufacture |
JP2010508560A (ja) * | 2006-11-01 | 2010-03-18 | ステイト オブ オレゴン アクティング バイ アンド スルー ザ ステイト ボード オブ ハイヤー エデュケーション オン ビハーフ オブ オレゴン ステイト ユニバーシティー | 溶液処理薄膜および積層体、薄膜および積層体を備えた装置、その使用および製造方法 |
JP2008140886A (ja) | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2008205132A (ja) * | 2007-02-19 | 2008-09-04 | Nec Corp | プリント配線板及びこれとフレキシブルプリント基板とのはんだ接続構造並びに方法 |
KR101036091B1 (ko) * | 2008-11-24 | 2011-05-19 | 삼성에스디아이 주식회사 | 이차 전지용 회로기판 및 이를 구비하는 이차 전지 |
KR101006603B1 (ko) * | 2009-01-09 | 2011-01-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US9176377B2 (en) | 2010-06-01 | 2015-11-03 | Inpria Corporation | Patterned inorganic layers, radiation based patterning compositions and corresponding methods |
US9281207B2 (en) | 2011-02-28 | 2016-03-08 | Inpria Corporation | Solution processible hardmasks for high resolution lithography |
EP2689438B1 (en) | 2011-03-23 | 2022-11-16 | Mespilus Inc. | Polarized electrode for flow-through capacitive deionization |
US9310684B2 (en) | 2013-08-22 | 2016-04-12 | Inpria Corporation | Organometallic solution based high resolution patterning compositions |
KR20230156842A (ko) | 2014-10-23 | 2023-11-14 | 인프리아 코포레이션 | 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법 |
CN105043828B (zh) * | 2015-06-03 | 2018-06-29 | 洛阳伟信电子科技有限公司 | 一种pcb金相切片精确磨抛到位的方法 |
JP6805244B2 (ja) | 2015-10-13 | 2020-12-23 | インプリア・コーポレイションInpria Corporation | 有機スズオキシドヒドロキシドのパターン形成組成物、前駆体およびパターン形成 |
CN109803481B (zh) * | 2017-11-17 | 2021-07-06 | 英业达科技有限公司 | 多层印刷电路板及制作多层印刷电路板的方法 |
CN109152235A (zh) * | 2018-10-09 | 2019-01-04 | 珠海杰赛科技有限公司 | 一种电路板的印制方法 |
WO2021087649A1 (zh) * | 2019-11-04 | 2021-05-14 | 京东方科技集团股份有限公司 | 触控屏及其制作方法、触控显示装置 |
JP2021090030A (ja) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
JPH01290291A (ja) | 1988-05-18 | 1989-11-22 | Mitsubishi Electric Corp | 印刷配線板の製造方法 |
JPH02283095A (ja) | 1989-04-25 | 1990-11-20 | Furukawa Electric Co Ltd:The | 表面フラット回路基板の製造方法 |
JP3190251B2 (ja) * | 1995-06-06 | 2001-07-23 | 太陽インキ製造株式会社 | アルカリ現像型のフレキシブルプリント配線板用光硬化性・熱硬化性樹脂組成物 |
MY144574A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
-
2003
- 2003-05-30 KR KR10-2003-0034920A patent/KR100520961B1/ko not_active IP Right Cessation
-
2004
- 2004-05-28 US US10/855,557 patent/US7208341B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641851B1 (ko) * | 2004-10-25 | 2006-11-03 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US7208341B2 (en) | 2007-04-24 |
US20040241904A1 (en) | 2004-12-02 |
KR100520961B1 (ko) | 2005-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100520961B1 (ko) | 인쇄회로기판의 제조방법 | |
US6954985B2 (en) | Method for plugging holes in a printed circuit board | |
CN106658977A (zh) | 电路板的线路制作方法及利用该方法制作的电路板 | |
KR100555830B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20050075700A (ko) | 다층 배선 기판 제조 방법 | |
KR20040001048A (ko) | 인쇄회로기판의 미세회로패턴 제조방법 | |
CN103025068A (zh) | 制造印刷电路板的方法和使用该方法制造的印刷电路板 | |
KR100687791B1 (ko) | 인쇄회로기판의 제조방법 | |
US6675472B1 (en) | Process and structure for manufacturing plastic chip carrier | |
JP2005197418A (ja) | 多層配線基板及びその製造方法 | |
CN109216202A (zh) | 适于形成包括通孔的衬底结构的制作方法 | |
JP2003115662A (ja) | 半導体装置用基板の製造方法 | |
KR100425728B1 (ko) | 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법 | |
JP2008302567A (ja) | 印刷用メタルマスク | |
KR100630913B1 (ko) | 인쇄회로기판의 제조방법 | |
US20030215566A1 (en) | Fine patterning and fine solid via process for multi-layer substrate | |
KR100782403B1 (ko) | 회로기판 제조방법 | |
KR101063608B1 (ko) | 인쇄회로기판 및 그의 제조방법 | |
KR20140040468A (ko) | 인쇄회로기판의 제조방법 | |
KR100759513B1 (ko) | 단말기 안테나 모듈에 적용하는 인쇄회로기판 제조 방법 | |
KR100790350B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20170067180A (ko) | 회로기판 제조방법 | |
KR100981201B1 (ko) | 메모리카드용 인쇄회로기판의 제조방법 | |
JP2003324027A (ja) | 積層型電子部品の製造方法 | |
US20070148970A1 (en) | Method of fabricating circuitry without conductive circle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
G15R | Request for early publication | ||
A302 | Request for accelerated examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
A107 | Divisional application of patent | ||
A107 | Divisional application of patent | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |